KR100331268B1

KR100331268B1 - 커패시터의 전하저장전극 형성방법

Info

Publication number: KR100331268B1
Application number: KR1019990025515A
Authority: KR
Inventors: 신승우
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-06-29
Filing date: 1999-06-29
Publication date: 2002-04-06
Also published as: KR20010004796A

Abstract

본 발명은 커패시터에서 전하저장전극의 그레인 사이즈를 내,외측벽면에 동일하게 형성하는 방법에 관한 것으로서, 전하저장전극에 그레인돌기를 성장시키기 전에 실리콘층을 식각하는 식각물질(Etchant)을 사용하여 전하저장전극의 실린더(Cylinder) 내,외벽면을 같이 식각시켜 전하저장전극의 내,외벽면 표면의 포스포러스(Phosphrous) 농도를 유사하게 유지하므로 전하저장전극의 내,외벽면에 성장되는 그레인돌기의 크기를 균일하게 형성하여 커패시터의 전하저장량을 증대시키므로 반도체소자의 전기적인 특성을 향상시키도록 하는 발명에 관한 것이다.

Description

커패시터의 전하저장전극 형성방법 { Method For Forming The Charge Storage Electrode Of Capacitor }

본 발명은 전하저장전극의 전하저장량을 증대시키기 위한 방법에 관한 것으로서, 특히, 식각물질을 사용하여 전하저장전극의 실린더 내,외벽면을 같이 식각시켜 내,외벽면 표면의 포스포러스 농도를 유사하게 유지하므로 전하저장전극의 내,외벽면에 성장되는 그레인돌기의 크기를 균일하게 형성하여 전하저장량을 증대시키도록 하는 커패시터의 전하저장전극 형성방법에 관한 것이다.

일반적으로, 커패시터는 전하를 저장하고, 반도체소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체소자가 고집적화 되어짐에 따라 단위 셀(Cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가하는 것이 일반적인 경향 이다.

이와 같이, 반도체소자의 고집적화가 이루어짐에 따라 커패시터 역시 소형화될 것을 요구 되어지고 있으나 전하를 저장하는 데 한계에 부딪히게 되어 커패시터는 셀의 크기에 비하여 고집적화시킨 데 어려움이 표출되었다.

이러한 점을 감안하여 각 업체에서 커패시터의 전하를 저장하기 위한 구조를 다양하게 변화하기에 이르렀으며, 커패시터의 전하를 증가시키는 방법에는 유전상수가 큰 물질(ε)을 사용하는 방법, 유전물질의 두께(t)를 낮추는 방법 및 커패시터의 표면적(A)을 늘리는 방법등이 있으며, 최근에는 커패시터의 표면적을 증대시키는 방법이 주로 이용되고 있다.

이때, 커패시턴스(C)를 계산하는 수식을 살펴 보면, C = (ε₀×ε×A)/t 이라는 수식으로 표시되어지며, (여기서, C : 커패시터의 커패시턴스, ε: 유전체막의 유전상수, ε₀: 8.854 × 10^-14F/cm, t : 유전체막의 두께를 나타낸다 )

즉, 커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은좁은 평면적 위에 여러층을 쌓아서 넓은 커패시터의 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체기판에 일정한 깊이의 홈을 형성한 후에 그 부위에 커패시터를 형성하여 전하를 저장하도록 하는 홈 구조(Trench Structure)등으로 크게 대별되어지고 있다.

특히, 상기 적층구조(Stacked Structure)는 핀 형상으로 형성된 핀(Fin)타입과, 실린더와 같이 원통형상으로 형성되는 실린더 타입(Cylinder Type) 및 실린더 타입에 변형을 가미한 HSG(Hemispherical Shaped Grains)타입 및 벨로즈 타입 (Bellows Type)등과 같은 변형 커패시터구조등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.

상기한 구조중에서 캐비티(Cavity)를 갖는 HSG타입은 커패시터의 전하저장전극에 전하저장홀을 형성하고, 그 전하저장홀의 주변에 실리콘을 원형의 돌기형상으로 형성하여 전하를 저장하기 위한 전극의 면적을 증가시키는 구조이다.

상기 공정을 개략적으로 살펴 보면, 하부저장전극을 형성하기 위하여 폴리실리콘층의 상부면을 포토에칭공정으로 식각한 후 그 상부면에 입자의 성장 핵역할을 하는 씨드(Seed, 실리콘 원자임)를 형성하고, 그 후 어닐링공정으로 비정질폴리실리콘층의 실리콘을 표면으로 이동하도록 하여 실린더 형상의 전하저장홀의 벽면에 작은 그레인돌기를 형성하여 전하저장전극의 표면적을 증대시키도록 하였다.

그런데, 상기한 종래의 방식은 코어산화막 상부면과 측면부분에 비정질실리콘층을 적층하여 식각으로 측벽부분의 전하저장전극(Side Wall Storage Electrode)을 형성하고, 내부에 있는 코어산화막을 제거하여 전하저장전극을 형성하지만 전하저장전극의 내측벽 부분은 전하저장용 인-시튜(In-Situ) 도프트된 비정질실리콘 증착시 증착이 시작되는 박막 지역으로서 증착이 완료되는 박막 지역인 전하저장전극의 외측벽 부분보다 포스포러스 농도가 낮다. 그러므로, 전하저장전극 표면에 씨드인 실리콘 원자를 흡착시켜 그레인돌기를 형성할 때, 내벽면의 그레인 사이즈는 외벽면보다 크게 되어 양벽면의 그레인 사이즈가 균질하지 못하므로 전하의 저장용량을 극대화하지 못하는 문제점을 지니고 있었다.

본 발명의 목적은 전하저장전극에 그레인돌기를 성장시키기 전에 실리콘을 식각하는 식각물질을 사용하여 전하저장전극의 실린더 내,외벽면을 같이 식각시켜 내,외벽면 표면의 포스포러스 농도를 유사하게 유지하므로 전하저장전극의 내,외벽면에 성장되는 그레인돌기의 크기를 균일하게 형성하여 전하저장량을 증대시키는 것이 목적이다.

도 1 내지 도 6는 본 발명에 따른 커패시터의 전하저장전극 형성방법을 순차적으로 보인 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 반도체기판 20 : 절연막

30 : 폴리실리콘층 40 : 코어산화막

50 : 비정질폴리실리콘층 60 : 그레인돌기

A : 전하저장전극

이러한 목적은 반도체기판 상의 절연막에 폴리실리콘층 및 코어산화막을 적층하여 패터닝한 후 상기 결과물 상에 인이 도핑된 비정질실리콘층을 적층하는 단계와; 상기 결과물을 식각하여 코어산화막을 상부로 노출시킨후 식각하여 실린더 형상의 전하저장전극을 형성하는 단계와; 상기 전하저장전극의 표면에 실리콘을 도포한 후 성장하여 그레인돌기를 형성하는 단계를 포함한 커패패시터의 전하저장전극 형성방법에서, 상기 전하저장전극을 형성한 후 그레인돌기를 성장하기 전에 실리콘 식각물질을 사용하여 전하저장전극의 실린더 내,외벽면을 식각하여 내,외벽면 표면의 포스포러스 농도를 거의 동일하게 유지하도록 하는 커패시터의 전하저장전극 형성방법을 제공함으로써 달성된다.

그리고, 상기 전하저장전극을 식각할 때, 식각물질로서 HN₄OH, H₂O₂및 D.I 워터를 혼합한 혼합물질을 이용하여 습식식각(Wet Etch)으로 형성하도록 한다.

또한, 상기 전하저장전극을 식각할 때, 식각물질로서 HNO₃, 및 D.I워터를 혼합한 혼합물질을 이용하여 습식식각(Wet Etch)으로 형성할 수도 있다.

한편, 상기 전하저장전극을 식각할 때, 식각물질로서 Cl₂가스를 사용하여 등방성 건식식각(Dry Etch)으로 형성할수도 있다.

그리고, 상기 전하저장전극을 식각물질로 식각할 때, 40 ∼ 50 Å의 두께로 식각하도록 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.

도 1은 반도체기판(10)상의 절연막(20)에 폴리실리콘층(30) 및 코어산화막(40)을 적층한 후 식각으로 전하저장전극의 형성부위를 제외한 부위의 나머지 부분을 제거하는 상태를 도시하고 있다.

도 2는 상기 결과물 상에 포스포러스 이온이 도핑된 비정질실리콘층(Amorphous Silicon Layer)을 적층하는 상태를 도시하고 있는 것으로서, 상기 비정질실리콘층을 증착할 때, 550℃이하의 온도를 유지하여 SiH4 또는 Si2H6 가스와 동시에 PH3 가스를 함께 주입하여 필요한 두께 만큼을 적층하도록 한다.

그리고, 도 3은 상기 비정질실리콘층(50)을 식각하여서 코어산화막(40)의 상부면이 노출된 상태를 도시하고 있다.

도 4는 상기 단계 후 상부로 노출된 코어산화막(40)을 제거하여 실린더 형상의 전하저장전극(A)을 형성한 상태를 도시하고 있다.

도 5는 상기 전하저장전극(A)을 형성한 후 그레인돌기를 성장하기 전에 실리콘 식각물질(Etchant)을 사용하여 전하저장전극의 실린더(Cylinder)의 내,외벽면을 식각하여 내,외벽면 표면의 포스포러스(Phosphrous) 농도를 거의 동일하게 유지하도록 하는 상태를 도시하고 있다.

한편, 상기 전하저장전극을 식각할 때, 식각물질로서 HN₄OH, H₂O₂및 D.I 워터를 혼합한 혼합물질을 이용하여 습식식각으로 형성하도록 하거나 혹은, 식각물질로서 HNO₃, 및 D.I워터를 혼합한 혼합물질을 이용하여 습식식각으로 형성하도록 한다.

그리고, 상기 전하저장전극을 식각할 때, 식각물질로서 Cl₂가스를 사용하여 등방성 건식식각을 진행할 수도 있다.

상기 전하저장전극을 식각물질로 식각할 때, 40 ∼ 50 Å의 두께로 식각하여 자연산화막(Native Oxide)을 제거하도록 한다.

도 6은 상기 전하저장전극(A)의 표면에 실리콘(Si)원자를 도포하여 어닐링공정으로 비정질실리콘층(50)(60)에 있는 실리콘을 표면으로 이동시켜, 전하저장전극 (70)의 내,외벽면에 그레인(Grain)을 성장시켜 그레인돌기(60)를 형성시킨 상태를 도시하고 있다.

한편, 도 7은 종래의 방법에 의하여 전하저장전극을 형성한 상태와 본 발명에 의하여 전하저장전극을 형성시킨 상태로 인하여 일정한 전압을 가하였을 때, 전반적으로 커패시턴스(Capacitance)가 향상된 상태를 보여주고 있다.

상기한 바와 같이, 본 발명에 따른 전하저장전극 형성방법을 이용하게 되면, 전하저장전극에 그레인돌기를 성장시키기 전에 실리콘을 식각하는 식각물질을 사용하여 전하저장전극의 실린더 내,외벽면을 같이 식각시켜 내,외벽면 표면의 포스포러스 농도를 유사하게 유지하므로 전하저장전극의 내,외벽면에 성장되는 그레인돌기의 크기를 균일하게 형성하여 커패시터의 전하저장량을 증대시키므로 반도체소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Claims

반도체기판 상의 절연막에 폴리실리콘층 및 코어산화막을 적층하여 패터닝한 후 상기 결과물 상에 인이 도핑된 비정질실리콘층을 적층하는 단계와; 상기 결과물을 식각하여 코어산화막을 상부로 노출시킨후 식각하여 실린더 형상의 전하저장전극을 형성하는 단계와; 상기 전하저장전극의 표면에 실리콘을 도포한 후 성장하여 그레인돌기를 형성하는 단계를 포함한 커패시터의 전하저장전극을 형성방법에 있어서,

상기 전하저장전극을 형성한 후 그레인돌기를 성장하기 전에 실리콘 식각제를 사용하여 전하저장전극의 실린더 내,외벽면을 동시에 식각하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
제 1 항에 있어서, 상기 전하저장전극을 식각할 때, 식각제로서 HN₄OH, H₂O₂및 D.I 워터를 혼합한 혼합물질을 이용하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
제 1 항에 있어서, 상기 전하저장전극을 식각할 때, 식각물질로서 HNO₃, 및 D.I워터를 혼합한 혼합물질을 이용하여 습식식각으로 식각하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
제 1 항에 있어서, 상기 전하저장전극을 식각할 때, 식각제로서 Cl₂가스를 사용하여 등방성 건식식각으로 형성하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
제 1 항에 있어서, 상기 전하저장전극을 식각제로 식각할 때, 40 ∼ 50 Å의 두께로 식각하는 것을 특징으로 하는 커패시터의 전하저장전극 형성방법.
삭제