CN106684097A - 一种基板及其制作方法、显示面板 - Google Patents

一种基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN106684097A
CN106684097A CN201710002711.6A CN201710002711A CN106684097A CN 106684097 A CN106684097 A CN 106684097A CN 201710002711 A CN201710002711 A CN 201710002711A CN 106684097 A CN106684097 A CN 106684097A
Authority
CN
China
Prior art keywords
photoresist
substrate
area
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710002711.6A
Other languages
English (en)
Inventor
宫奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710002711.6A priority Critical patent/CN106684097A/zh
Publication of CN106684097A publication Critical patent/CN106684097A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本发明公开了一种基板及其制作方法、显示面板，用以对具有底切结构的过孔进行处理，从而避免由于底切结构的存在造成的断层现象。所述基板的制作方法，包括：在衬底基板上依次形成金属层、绝缘层的图形，所述绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；在所述绝缘层之上形成光刻胶层，使所述光刻胶层至少填平所述第一区域；去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。

Description

一种基板及其制作方法、显示面板
技术领域
本发明涉及显示面板的技术领域，尤其涉及一种基板及其制作方法、显示面板。
背景技术
目前，在形成阵列基板时，包括在衬底基板上形成薄膜晶体管(TFT)的图形，然后在薄膜晶体管的源漏金属层上方形成钝化层，且钝化层中包括贯穿钝化层的过孔，然后在钝化层之上形成像素电极(ITO)的图形，且像素电极通过钝化层中的过孔与源漏金属层电性相连。
一般地，钝化层的材质通常采用氮化硅SiNx进行制作，由于含有氮化硅的密度不同，钝化层包括三层结构，按照从下到上的顺序依次包括过渡层、主体层和顶层。其中，过渡层为了避免钝化层中的主体层与位于源漏金属层与过渡层之间的像素电极层直接相连造成的黑点不良现象，钝化层中的主体层为了作为刻蚀钝化层时的缓冲层，使刻蚀钝化层时过孔形成一定的坡度角和尺寸。一般地，过渡层的刻蚀速率大于主体层的刻蚀速率，顶层的刻蚀速率也大于主体层的刻蚀速率，因此，在采用活性等离子体对钝化层进行刻蚀时，顶层较疏松比较容易使等离子体进入，达到刻蚀的目的，但是当刻蚀到过渡层时由于刻蚀速率大于主体的刻蚀速率，使得过孔在过渡层形成底切结构，如图1所示。
参见图1，阵列基板包括衬底基板01，设置在衬底基板01上的源漏金属层02，设置在源漏金属层02之上的钝化层03，钝化层按照依次远离衬底基板的方向包括：过渡层031、主体层032和顶层033，其中，钝化层中包括过孔04，过孔具有底切结构041，阵列基板还包括设置在钝化层之上的像素电极05。从图1中可见，像素电极由于底切结构的存在，在过孔处形成断层，从而导致阵列基板不能正常显示，降低TFT产品的良率。
发明内容
本发明提供一种基板及其制作方法、显示面板，用以对具有底切结构的过孔进行处理，从而避免由于底切结构的存在造成的断层现象。
本发明实施例提供了一种基板的制作方法，包括：
在衬底基板上依次形成金属层、绝缘层的图形，所述绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；
在所述绝缘层之上形成光刻胶层，使所述光刻胶层至少填平所述第一区域；
去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。
在一种可能的实施方式中，本发明实施例提供的上述基板的制作方法中，在所述绝缘层之上形成光刻胶层之后且在去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶之前，该方法还包括：
对所述光刻胶层进行软烘处理。
在一种可能的实施方式中，本发明实施例提供的上述基板的制作方法中，所述软烘处理的温度为90°-100°。
在一种可能的实施方式中，本发明实施例提供的上述基板的制作方法中，所述软烘处理的时间为10-30min。
在一种可能的实施方式中，本发明实施例提供的上述基板的制作方法中，去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，包括：
采用等离子体刻蚀工艺对所述除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶进行刻蚀。
在一种可能的实施方式中，本发明实施例提供的上述基板的制作方法中，所述保留部分光刻胶的第一区域与水平方向的坡度角的大小由所述采用等离子体刻蚀的速率确定。
相应地，本发明实施例还提供了一种基板，包括：设置在衬底基板上的金属层；
设置在所述金属层之上的绝缘层，所述绝缘层中包括贯穿所述绝缘层的过孔，所述过孔具有第一区域，第一区域具有底切结构；
设置在所述第一区域被所述底切结构遮挡的光刻胶，且具有光刻胶的第一区域与水平方向的坡度角小于或等于90°。
在一种可能的实施方式中，本发明实施例提供的上述基板中，所述绝缘层为钝化层。
在一种可能的实施方式中，本发明实施例提供的上述基板中，所述基板还包括：
设置在所述钝化层之上的像素电极，所述像素电极通过所述过孔与所述金属层电性相连。
在一种可能的实施方式中，本发明实施例提供的上述基板中，所述金属层为有源层，所述绝缘层为栅极绝缘层和层间介质层。
在一种可能的实施方式中，本发明实施例提供的上述基板中，所述基板还包括：
设置在所述栅极绝缘层和层间介质层之上的源漏极，所述源漏极通过所述过孔与所述有源层电连接。
相应地，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种的基板。
本发明有益效果如下：
本发明实施例提供了一种基板及其制作方法、显示面板，所述基板的制作方法包括：在衬底基板上依次形成金属层、绝缘层的图形，绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；在绝缘层之上形成光刻胶层，使光刻胶层至少填平第一区域；去除除了第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。因此，本发明实施例提供的基板的制作方法中，通过采用光刻胶对具有底切结构的过孔进行填充处理后，再进行去除处理，使得过孔中具有光刻胶的第一区域与水平方向的坡度角小于或等于90°，从而避免了后续在该过孔处形成膜层后产生的断层现象。
附图说明
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种基板的制作方法的流程示意图；
图3(a)-图3(d)分别为本发明实施例提供的基板的制作方法在每步执行后的结构示意图；
图4为本发明实施例提供的一种基板的结构示意图；
图5为本发明实施例提供的第二种基板的结构示意图；
图6为本发明实施例提供的第三种基板的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供一种基板及其制作方法、显示面板，用以对具有底切结构的过孔进行处理，从而避免由于底切结构的存在造成的断层现象。
下面结合附图，对本发明实施例提供的基板及其制作方法、显示面板的具体实施方式进行详细地说明。
附图中各膜层的厚度和形状不反映真实比例，目的只是示意说明本发明内容。
参见图2，本发明实施例提供了一种基板的制作方法，包括：
S201、在衬底基板上依次形成金属层、绝缘层的图形，绝缘层中包括贯穿绝缘层的过孔，过孔包括第一区域，第一区域具有底切结构；
S202、在绝缘层之上形成光刻胶层，使光刻胶层至少填平第一区域；
S203、去除除了第一区域中被底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。
本发明实施例提供的一种基板的制作方法包括：在衬底基板上依次形成金属层、绝缘层的图形，绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；在绝缘层之上形成光刻胶层，使光刻胶层至少填平第一区域；去除除了第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。因此，本发明实施例提供的基板的制作方法中，通过采用光刻胶对具有底切结构的过孔进行填充处理后，再进行去除处理，使得过孔中具有光刻胶的第一区域与水平方向的坡度角小于或等于90°，从而避免了后续在该过孔处形成膜层后产生的断层现象。
本发明实施例中的过孔形成在绝缘层中，绝缘层包括钝化层，或者多个膜层组成的结构。如，当金属层为源漏金属层时，绝缘层为钝化层，钝化层的制作一般采用氮化硅，且在形成钝化层时包括三层不同密度的氮化硅的膜层，由于密度不同，刻蚀的速度不同，从而形成具有底切结构的过孔。当金属层为有源层时，绝缘层包括栅极绝缘层和层间介质层，在栅极绝缘层和层间介质层中形成贯穿栅极绝缘层和层间介质层的过孔，也会形成底切结构。因此，为了避免在具有底切结构的过孔中形成膜层后形成断层的现象，均可以采用本发明实施例提供的方法对过孔进行填充处理。
具体地，在对具有底切结构的过孔上形成光刻胶层时，先对具有底切结构过孔的基板进行清洗，然后在基板上形成光刻胶层，可以采用涂覆的工艺形成光刻胶层，或者采用其他工艺，在此不做具体限定。其中，光刻胶层的厚度可以为1um-2um。或者根据底切结构的厚度确定涂覆光刻胶层的厚度，保证光刻胶层的厚度大于底切结构的厚度，使得光刻胶至少填平底切结构。光刻胶一般采用有机溶剂、聚合物和光敏剂组成的溶液，且溶剂的含量一般为20％-30％。
在具体实施方式中，本发明实施例提供的上述基板的制作方法中，步骤S202在绝缘层之上形成光刻胶层之后且在步骤S203去除除了第一区域中被底切结构遮挡的光刻胶之外的光刻胶之前，该方法还包括：对光刻胶层进行软烘处理。具体地，为了使的光刻胶能够填满底切结构，可以对光刻胶层进行软烘处理，通过对光刻胶层的软烘处理，光刻胶具有更好的流动性。在对光刻胶层的软烘处理中，光刻胶中的溶剂蒸发，增强了光刻胶的光敏特性，而且还能通过光刻胶的回流特性使光刻胶层表面平坦化，消除轻微的缺陷。因此，本发明实施例中通过对光刻胶层进行软烘处理，进一步增加了光刻胶的流动性，使得光刻胶能够填充到底切结构的倒角内。
在具体实施方式中，本发明实施例提供的上述基板的制作方法中，软烘处理的温度为90°-100°。具体地，在对光刻胶层进行软烘处理时，如果软烘的温度过高，则光刻胶会因为气体挥发过快而固化，导致光刻胶的回流特性较差，若软烘的温度过低，则光刻胶会因为气体未挥发，导致光刻胶依然没有回流特性。因此，在对光刻胶层进行软烘处理时，需要将温度控制在一定范围内，使得光刻胶具有回流特性而又不能固化，软烘温度对光刻胶的回流特性的影响是一个比较重要的因素。本发明实施例提供了一个较佳的软烘处理的温度范围，但不限于仅能在90°-100°之间进行软烘处理，可以根据实际情况进行设定。
在具体实施方式中，本发明实施例提供的上述基板的制作方法中，软烘处理的时间为10-30min。具体地，在对光刻胶层进行软烘处理时，如果软烘的时间过长，则挥发的气体过多而导致光刻胶固化，导致光刻胶的回流特性较差，若软烘的时间过短，则挥发的气体过少而导致回流特性较差。因此，软烘处理的时间对光刻胶的回流特性也是非常重要的因素。本发明实施例提供了一个较佳的软烘处理的时间，但不限于仅能软烘10-30min，可以根据实际情况具体设置。在此不做具体限定。
在具体实施方式中，本发明实施例提供的上述基板的制作方法中，步骤S203去除除了第一区域中被底切结构遮挡的光刻胶之外的光刻胶，包括：采用等离子体刻蚀工艺对除了第一区域中被底切结构遮挡的光刻胶之外的光刻胶进行刻蚀。具体地，在对光刻胶进行刻蚀时，采用等离子体刻蚀，从而减少了采用对光刻胶的曝光、显影的过程，从而简化了工艺。且本发明实施例中对光刻胶层进行等离子体刻蚀时，由于底切结构的遮挡，使得底切结构中倒角内的光刻胶不会被刻蚀掉，从而使得底切结构中保留部分光刻胶。其中，在采用等离子体对光刻胶层进行刻蚀时，可以采用在氧气的环境下进行灰化，灰化的过程即是对光刻胶的刻蚀过程。由于采用等离子体刻蚀工艺，可以使得底切结构中倒角内的光刻胶形成一定坡度，从达到对底切结构的改善。
在具体实施方式中，本发明实施例提供的上述基板的制作方法中，保留部分光刻胶的第一区域与水平方向的坡度角的大小由采用等离子体刻蚀的速率确定。具体地，为了控制保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°，需要控制等离子体刻蚀光刻胶的速度，即控制等离子体灰化的参数进行控制，若速度越大，形成的坡度角越大，速度越小，形成的坡度角越小。
具体地，通过本发明实施例提供的方法对具有底切结构的过孔进行改善后，使得后续在改善后的过孔处形成像素电极，或者阳极金属层等膜层时，避免出现断层的现象，从而提高了产品的良率。
下面通过具体实施例详细描述本发明实施例提供的基板的制作方法。
本发明实施例提供的一种基板的制作方法，包括：
步骤一，在衬底基板01上依次形成源漏金属层02和钝化层03的图形，其中钝化层03按照依次远离衬底基板的方向包括过渡层031、主体层032和顶层033，其中，钝化层中包括过孔04，过孔具有底切结构041，底切结构形成在过渡层031，如图3(a)所示；
步骤二，在钝化层03上形成光刻胶层06，并对光刻胶层进行软烘处理，使得光刻胶层填平底切结构041，如图3(b)所示；
步骤三，采用等离子体刻蚀工艺对光刻胶层06进行刻蚀，使得被底切结构041遮挡的倒角内保留部分光刻胶061，且保留部分光刻胶的底切结构与水平方向的坡度角小于或等于90°，如图3(c)所示；
步骤四，在光刻胶之上形成像素电极07的图形，且像素电极07通过过孔与源漏金属层电连接，如图3(d)所示。
基于同一发明思想，参见图4，本发明实施例还提供了一种基板，包括：设置在衬底基板01上的金属层11；设置在金属层11之上的绝缘层12，绝缘层12中包括贯穿绝缘层的过孔04，过孔04具有第一区域，第一区域具有底切结构041；设置在第一区域被底切结构遮挡的光刻胶061，且具有光刻胶061的第一区域与水平方向的坡度角小于或等于90°。
需要说明的是，本发明实施例提供的基板可以用于实现显示的阵列基板，或者采用自发光结构的OLED显示面板中的基板。
本发明实施例提供的基板，包括设置在基板的绝缘层中形成的贯穿绝缘层的过孔，且过孔的第一区域具有底切结构，还包括设置在底切结构中的光刻胶，具有底切结构的过孔在被光刻胶填充，使得具有光刻胶061的第一区域与水平方向的坡度角小于或等于90°，从而避免了后续在该过孔处形成膜层后产生的断层现象。
在具体实施方式中，本发明实施例提供的上述基板中，绝缘层为钝化层。具体地，绝缘层为钝化层时，参见图5，本发明实施例中的基板包括：衬底基板01，设置在衬底基板上的源极021和漏极022，设置在源极021和漏极022之上的钝化层03，钝化层中包括过孔04，过孔具有底切结构的倒角处具有光刻胶061。
在具体实施方式中，本发明实施例提供的上述基板中，参见图5，基板还包括：设置在钝化层03之上的像素电极07，像素电极07通过过孔04与漏极022电性相连。具体地，针对OLED显示面板中基板，在钝化层之上形成与漏极电连接的阳极金属层。
在具体实施方式中，本发明实施例提供的上述基板中，金属层为有源层，绝缘层为栅极绝缘层和层间介质层。基板还包括：设置在栅极绝缘层和层间介质层之上的源漏极，源漏极通过过孔与有源层电连接。具体地，参见图6，基板包括衬底基板01，设置在衬底基板之上的有源层21，设置在有源层之上的栅极绝缘层22、栅极23、层间介质层24，在层间介质层和栅极绝缘层中形成贯穿层间介质层和栅极绝缘层的第一过孔041和第二过孔042，分别在第一过孔041和第二过孔042处形成源极021和漏极022的图形，其中由于形成第一过孔和第二过孔均是在两层膜层中形成，容易形成底切结构，因此，在第一过孔和第二过孔的底切结构的倒角处分别设置有光刻胶061，从而使得避免形成的源极和漏极出现断层的现象。
基于同一发明思想，本发明实施例还提供了一种显示面板，包括本发明实施例提供的上述任一种的基板。本发明实施例中的显示面板包括液晶显示面板和OLED显示面板。本发明实施例提供的显示面板的具体实施例，参见上述基板的和基板的制作方法的具体实施例，相同之处，在此不再赘述。
综上所述，本发明实施例提供基板的制作方法包括：在衬底基板上依次形成金属层、绝缘层的图形，绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；在绝缘层之上形成光刻胶层，使光刻胶层至少填平第一区域；去除除了第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。因此，本发明实施例提供的基板的制作方法中，通过采用光刻胶对具有底切结构的过孔进行填充处理后，再进行去除处理，使得过孔中具有光刻胶的第一区域与水平方向的坡度角小于或等于90°，从而避免了后续在该过孔处形成膜层后产生的断层现象。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种基板的制作方法，包括：
在衬底基板上依次形成金属层、绝缘层的图形，所述绝缘层中包括贯穿所述绝缘层的过孔，所述过孔包括第一区域，所述第一区域具有底切结构；
其特征在于，该方法还包括：
在所述绝缘层之上形成光刻胶层，使所述光刻胶层至少填平所述第一区域；
去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，使保留部分光刻胶的第一区域与水平方向的坡度角小于或等于90°。
2.根据权利要求1所述的方法，其特征在于，在所述绝缘层之上形成光刻胶层之后且在去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶之前，该方法还包括：
对所述光刻胶层进行软烘处理。
3.根据权利要求2所述的方法，其特征在于，所述软烘处理的温度为90°-100°。
4.根据权利要求2或3所述的方法，其特征在于，所述软烘处理的时间为10-30min。
5.根据权利要求1所述的方法，其特征在于，去除除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶，包括：
采用等离子体刻蚀工艺对所述除了所述第一区域中被所述底切结构遮挡的光刻胶之外的光刻胶进行刻蚀。
6.根据权利要求5所述的方法，其特征在于，所述保留部分光刻胶的第一区域与水平方向的坡度角的大小由所述采用等离子体刻蚀的速率确定。
7.一种基板，包括：设置在衬底基板上的金属层；
设置在所述金属层之上的绝缘层，所述绝缘层中包括贯穿所述绝缘层的过孔，所述过孔具有第一区域，第一区域具有底切结构；
其特征在于，所述基板还包括：
设置在所述第一区域被所述底切结构遮挡的光刻胶，且具有光刻胶的第一区域与水平方向的坡度角小于或等于90°。
8.根据权利要求7所述的基板，其特征在于，所述绝缘层为钝化层。
9.根据权利要求8所述的基板，其特征在于，所述基板还包括：
设置在所述钝化层之上的像素电极，所述像素电极通过所述过孔与所述金属层电性相连。
10.根据权利要求7所述的基板，其特征在于，所述金属层为有源层，所述绝缘层为栅极绝缘层和层间介质层。
11.根据权利要求10所述的基板，其特征在于，所述基板还包括：
设置在所述栅极绝缘层和层间介质层之上的源漏极，所述源漏极通过所述过孔与所述有源层电连接。
12.一种显示面板，其特征在于，包括权利要求7-11任一权项所述的基板。
CN201710002711.6A 2017-01-03 2017-01-03 一种基板及其制作方法、显示面板 Pending CN106684097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710002711.6A CN106684097A (zh) 2017-01-03 2017-01-03 一种基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710002711.6A CN106684097A (zh) 2017-01-03 2017-01-03 一种基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN106684097A true CN106684097A (zh) 2017-05-17

Family

ID=58849138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710002711.6A Pending CN106684097A (zh) 2017-01-03 2017-01-03 一种基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN106684097A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731679A (zh) * 2017-10-12 2018-02-23 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置
CN109390277A (zh) * 2017-08-11 2019-02-26 京东方科技集团股份有限公司 阵列基板及其制备方法
CN109560112A (zh) * 2018-11-30 2019-04-02 云谷（固安）科技有限公司 显示面板、显示装置及显示面板制备方法
CN109801848A (zh) * 2019-01-18 2019-05-24 合肥鑫晟光电科技有限公司 显示面板、阵列基板、过孔结构及其制备方法
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN111223411A (zh) * 2019-12-11 2020-06-02 京东方科技集团股份有限公司 一种用于微型led显示面板的基板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496951A (zh) * 2002-10-17 2004-05-19 三星电子株式会社 用于底切的金属布线方法
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
US9229283B2 (en) * 2011-12-12 2016-01-05 Samsung Display Co., Ltd. Display substrate including organic layer and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496951A (zh) * 2002-10-17 2004-05-19 三星电子株式会社 用于底切的金属布线方法
US9229283B2 (en) * 2011-12-12 2016-01-05 Samsung Display Co., Ltd. Display substrate including organic layer and method of manufacturing the same
CN104733475A (zh) * 2015-03-26 2015-06-24 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390277A (zh) * 2017-08-11 2019-02-26 京东方科技集团股份有限公司 阵列基板及其制备方法
CN109390277B (zh) * 2017-08-11 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制备方法
US11088181B2 (en) 2017-08-11 2021-08-10 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate, and display apparatus thereof
CN107731679A (zh) * 2017-10-12 2018-02-23 京东方科技集团股份有限公司 显示面板的制造方法、显示面板和显示装置
WO2019127636A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109560112A (zh) * 2018-11-30 2019-04-02 云谷（固安）科技有限公司 显示面板、显示装置及显示面板制备方法
CN109801848A (zh) * 2019-01-18 2019-05-24 合肥鑫晟光电科技有限公司 显示面板、阵列基板、过孔结构及其制备方法
CN111223411A (zh) * 2019-12-11 2020-06-02 京东方科技集团股份有限公司 一种用于微型led显示面板的基板及其制造方法
CN111223411B (zh) * 2019-12-11 2022-04-05 京东方科技集团股份有限公司 一种用于微型led显示面板的基板及其制造方法
US11942485B2 (en) 2019-12-11 2024-03-26 Beijing Boe Display Technology Co., Ltd. Substrate having dual edge connection line and method for manufacturing the same, display panel, and display apparatus

Similar Documents

Publication Publication Date Title
CN106684097A (zh) 一种基板及其制作方法、显示面板
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
EP2510546B1 (en) Electronic device
CN105097839B (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
JP2003100466A (ja) 有機エレクトロルミネセンス素子及びその製造方法
CN103489922A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
WO2016000399A1 (zh) 有机薄膜晶体管及其制备方法、阵列基板及其制备方法、显示装置
CN105702687A (zh) Tft基板及其制作方法
CN104916779B (zh) 半导体器件、其制造方法以及其制造装置
KR20200026186A (ko) 표시 소자의 봉지 구조 및 표시 장치
CN104952934B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN107946368A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN105679775B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
JP2021524047A (ja) アレイ基板、表示パネル及び表示装置
KR20140108791A (ko) 유기전계발광표시장치 및 그 제조방법
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN101140942A (zh) 显示装置及其制造方法
CN102709329A (zh) 薄膜晶体管及其制造方法
CN107680975B (zh) 显示面板的制造方法、显示面板和显示装置
KR20160140157A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN104078469A (zh) 一种阵列基板及其制备方法，显示面板、显示装置
CN106548979A (zh) 层叠无机膜的蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170517

RJ01 Rejection of invention patent application after publication