JP2022511899A - キャビティに表層を転写するプロセス - Google Patents
キャビティに表層を転写するプロセス Download PDFInfo
- Publication number
- JP2022511899A JP2022511899A JP2021532447A JP2021532447A JP2022511899A JP 2022511899 A JP2022511899 A JP 2022511899A JP 2021532447 A JP2021532447 A JP 2021532447A JP 2021532447 A JP2021532447 A JP 2021532447A JP 2022511899 A JP2022511899 A JP 2022511899A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- transfer process
- donor substrate
- process according
- carrier substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000008569 process Effects 0.000 title claims abstract description 68
- 239000002344 surface layer Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000005304 joining Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000003486 chemical etching Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021426 porous silicon Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 2
- 238000013518 transcription Methods 0.000 description 23
- 230000035897 transcription Effects 0.000 description 23
- 239000010410 layer Substances 0.000 description 20
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000012528 membrane Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000003631 wet chemical etching Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
- B81C1/00158—Diaphragms, membranes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00349—Creating layers of material on a substrate
- B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
- B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Silicates, Zeolites, And Molecular Sieves (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本発明は、キャビティ（２３）を含むキャリア基板（２０）に表層（１０）を転写するプロセスに関し、このプロセスは、
ドナー基板を用意するステップと、
キャリア基板（２０）を用意するステップであって、キャリア基板（２０）は、第１の面を有し、キャビティ（２３）を含み、各キャビティは、前記第１の面に開口し、底部と周壁とを有する、ステップと、
キャビティ（２３）のうちの少なくとも１つに少なくとも１つの仮の支柱（３０）を生成するステップであって、支柱（３０）は、キャリア基板（２０）の第１の面と同一平面上にある上面を有する、ステップと、
キャリア基板の第１の面を介してドナー基板とキャリア基板（２０）とを接合するステップと、
表層（１０）を形成するように、ドナー基板を薄化するステップと、
少なくとも１つの仮の支柱（３０）を除去するステップとを含む。
【選択図】 図２ｉ
ドナー基板を用意するステップと、
キャリア基板（２０）を用意するステップであって、キャリア基板（２０）は、第１の面を有し、キャビティ（２３）を含み、各キャビティは、前記第１の面に開口し、底部と周壁とを有する、ステップと、
キャビティ（２３）のうちの少なくとも１つに少なくとも１つの仮の支柱（３０）を生成するステップであって、支柱（３０）は、キャリア基板（２０）の第１の面と同一平面上にある上面を有する、ステップと、
キャリア基板の第１の面を介してドナー基板とキャリア基板（２０）とを接合するステップと、
表層（１０）を形成するように、ドナー基板を薄化するステップと、
少なくとも１つの仮の支柱（３０）を除去するステップとを含む。
【選択図】 図２ｉ
Description
本発明は、マイクロエレクトロニクス及びマイクロシステムの分野に関する。本発明は、特にキャビティのアレイを備えた基板に表層を転写するプロセスに関する。
ＭＥＭＳデバイス（ＭＥＭＳはＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ（微小電気機械システム）の頭字語である）は、多くの用途のための様々なセンサを製作するために広く使用されており、例えば、圧力センサ、マイクロホン、高周波スイッチ、電気音響トランスデューサ及び超音波トランスデューサ（例えば、圧電微細加工超音波トランスデューサ（ｐＭＵＴ：ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ））等に言及することができる。
これらのＭＥＭＳデバイスの多くは、キャビティに覆い被さった可撓性膜に基づいている。動作中、物理的パラメータ（例えばｐＭＵＴについては音波の伝播）に関連する膜の撓みが電気信号に変換される（又はデバイスがレシーバーモードにあるか、若しくはエミッターモードにあるかに応じて、逆もまた同様である）。
これらのオンキャビティ（ｏｎ－ｃａｖｉｔｙ）ＭＥＭＳデバイスの能力を向上させるためには、良好な結晶品質及び均一でよく制御された厚さを有する膜を用いることが有益であり得る。シリコンオンインシュレータ（ＳＯＩ：Ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板は、これらの基板が、膜を形成するための非常に高品質の表面層と、下にあるキャビティを収容するための埋め込み酸化物層（及び／又はキャリア基板）とをもたらすという点で、これらのデバイスの製作に特に適している。
Ｌｕ Ｙｉｐｅｎｇ及びＤａｖｉｄ Ａ． Ｈｏｒｓｌｅｙによる刊行物「Ｍｏｄｅｌｉｎｇ， ｆａｂｒｉｃａｔｉｏｎ， ａｎｄ ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ ａｒｒａｙｓ ｂａｓｅｄ ｏｎ ｃａｖｉｔｙ ＳＯＩ ｗａｆｅｒｓ．」（Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ ２４．４（２０１５年）第１１４２～１１４９頁）は、埋め込みキャビティを備えたＳＯＩ基板からのｐＭＵＴデバイスの製作の例と、これによって得られる利点とを示している。
実現されるデバイスの種類に応じて、キャビティの形状寸法（形状、側方寸法、深さ）、膜の形状寸法（厚さ）及びそれらの平面分布（キャビティ間距離）は異なるであろう。よって、特定の形状寸法及び分布構成において、複数のキャビティ上に配置された表層を備えた基板を製作すること、及び特にサイズの大きいキャビティに対して厚さの薄い表層を転写するのに適合した転写プロセスを定義することは、複雑になる可能性がある。
本発明は、前述の不都合のすべて又は一部を克服することを目標とする。本発明は、特に複数のキャビティを備えた基板に表層を転写するプロセスに関する。
本発明は、キャビティを含むキャリア基板に表層を転写するプロセスに関し、このプロセスは、
ドナー基板を用意するステップと、
キャリア基板を用意するステップであって、キャリア基板は、第１の面を有し、キャビティを含み、各キャビティは、前記第１の面に開口し、底部と周壁とを有する、ステップと、
キャビティのうちの少なくとも１つに少なくとも１つの仮の支柱を生成するステップであって、支柱は、キャリア基板の第１の面と同一平面上にある上面を有する、ステップと、
キャリア基板の第１の面を介してドナー基板とキャリア基板とを接合するステップと、
表層を形成するように、ドナー基板を薄化するステップと、
少なくとも１つの仮の支柱を除去するステップとを含む。
ドナー基板を用意するステップと、
キャリア基板を用意するステップであって、キャリア基板は、第１の面を有し、キャビティを含み、各キャビティは、前記第１の面に開口し、底部と周壁とを有する、ステップと、
キャビティのうちの少なくとも１つに少なくとも１つの仮の支柱を生成するステップであって、支柱は、キャリア基板の第１の面と同一平面上にある上面を有する、ステップと、
キャリア基板の第１の面を介してドナー基板とキャリア基板とを接合するステップと、
表層を形成するように、ドナー基板を薄化するステップと、
少なくとも１つの仮の支柱を除去するステップとを含む。
本発明の他の有利で限定されない特徴によれば、単独で又は任意の技術的に実現可能な組み合わせで、
ドナー基板を用意するステップは、ドナー基板の第１の部分であって、該部分は表層を形成するように意図されている、第１の部分と、ドナー基板の第２の部分であって、該部分はドナー基板の残部を形成するように意図されている、第２の部分との間に位置する埋め込み脆弱領域を形成するように、前記ドナー基板に軽い種（ｌｉｇｈｔ ｓｐｅｃｉｅｓ）を注入することを含む、
ドナー基板を薄化するステップは、埋め込み脆弱領域によって、ドナー基板の表面層をドナー基板の残部から分離することを含む、
ドナー基板の第１の部分は、０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）の厚さを有する、
少なくとも１つの支柱は、キャビティの周壁から離隔している、
支柱の上面は、円形、正方形、矩形、又は十字形の外形を有する、
少なくとも１つの支柱は、キャビティの少なくとも１つの周壁に接合する、
少なくとも１つの支柱の上面は、キャビティの周壁に接合した格子を形成する、
複数の支柱は、それらの端部においてキャビティの周壁に接合した平行な壁のアレイを形成する、
接合するステップは、一方ではドナー基板と、他方ではキャリア基板の第１の面及び少なくとも１つの支柱の上面とを直接結合すること（ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）を含む、
支柱を除去するステップは、表層を局所的にエッチングして、前記表層に貫通開口部を形成することと、前記開口部を介して支柱を化学的にエッチングすることとを含む、
支柱は、湿式エッチング又は乾式エッチングによって化学的にエッチングされる、
開口部は、支柱と鉛直に重なって（ｐｌｕｍｂ ｗｉｔｈ）形成される、
開口部は、支柱の上面の面積よりも小さいか、又はそれと等しい断面積を有する、
開口部は、支柱の上面の面積よりも大きい断面積を有する、
開口部は、少なくとも１つのキャビティに覆い被さっている領域の外側の表層に形成される、
支柱を除去するステップは、前記キャビティと連通する開口部を形成するために、キャリア基板の第２の面をキャビティまで局所的にエッチングすることと、前記開口部を介して支柱を化学的にエッチングすることとを含む、
支柱は、シリコン酸化物、シリコン窒化物、単結晶シリコン、ポリシリコン、非晶質シリコン及び多孔質シリコンから選択される少なくとも１種の材料を含む、
ドナー基板は、少なくとも１種の半導体材料又は圧電材料を含む、
ことが挙げられる。
ドナー基板を用意するステップは、ドナー基板の第１の部分であって、該部分は表層を形成するように意図されている、第１の部分と、ドナー基板の第２の部分であって、該部分はドナー基板の残部を形成するように意図されている、第２の部分との間に位置する埋め込み脆弱領域を形成するように、前記ドナー基板に軽い種（ｌｉｇｈｔ ｓｐｅｃｉｅｓ）を注入することを含む、
ドナー基板を薄化するステップは、埋め込み脆弱領域によって、ドナー基板の表面層をドナー基板の残部から分離することを含む、
ドナー基板の第１の部分は、０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）の厚さを有する、
少なくとも１つの支柱は、キャビティの周壁から離隔している、
支柱の上面は、円形、正方形、矩形、又は十字形の外形を有する、
少なくとも１つの支柱は、キャビティの少なくとも１つの周壁に接合する、
少なくとも１つの支柱の上面は、キャビティの周壁に接合した格子を形成する、
複数の支柱は、それらの端部においてキャビティの周壁に接合した平行な壁のアレイを形成する、
接合するステップは、一方ではドナー基板と、他方ではキャリア基板の第１の面及び少なくとも１つの支柱の上面とを直接結合すること（ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）を含む、
支柱を除去するステップは、表層を局所的にエッチングして、前記表層に貫通開口部を形成することと、前記開口部を介して支柱を化学的にエッチングすることとを含む、
支柱は、湿式エッチング又は乾式エッチングによって化学的にエッチングされる、
開口部は、支柱と鉛直に重なって（ｐｌｕｍｂ ｗｉｔｈ）形成される、
開口部は、支柱の上面の面積よりも小さいか、又はそれと等しい断面積を有する、
開口部は、支柱の上面の面積よりも大きい断面積を有する、
開口部は、少なくとも１つのキャビティに覆い被さっている領域の外側の表層に形成される、
支柱を除去するステップは、前記キャビティと連通する開口部を形成するために、キャリア基板の第２の面をキャビティまで局所的にエッチングすることと、前記開口部を介して支柱を化学的にエッチングすることとを含む、
支柱は、シリコン酸化物、シリコン窒化物、単結晶シリコン、ポリシリコン、非晶質シリコン及び多孔質シリコンから選択される少なくとも１種の材料を含む、
ドナー基板は、少なくとも１種の半導体材料又は圧電材料を含む、
ことが挙げられる。
本発明の他の特徴及び利点は、本発明の以下の詳細な説明から明らかになるであろう。説明は、添付された図に関連して与えられる。
本説明では、図中の同一の参照符は同種の要素に使用され得る。図は、読みやすくするために正確な縮尺ではない概略図である。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿ったそれらの層の側方寸法に対して正確な縮尺ではなく、また互いに対する層の相対的な厚さは、図において必ずしも重視されていない。
本発明は、キャビティ２３を含むキャリア基板２０に表層１０を転写するプロセス（図１）に関し、前記転写プロセスは、埋め込みキャビティ２３を備えた構造１００の製作をもたらす。
本発明によるプロセスは、キャリア基板２０に接合されるように意図された前面１１と、背面１２とを有するドナー基板１を用意するステップ（図２ａ）を含む。例として、限定されることなく、ドナー基板１は、少なくとも１種の半導体、例えばシリコン、シリコンカーバイド、窒化ガリウム等、又は少なくとも１種の圧電材料、例えばタンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、チタン酸ジルコン酸鉛（ＰＺＴ）等を含む可能性がある。
このプロセスはまた、キャリア基板２０を用意するステップ（図２ｂ）を含み、キャリア基板２０は、ドナー基板１に接合されるように意図された第１の面２１と、第２の面２２とを有する。限定されない例として、キャリア基板２０は、シリコン、ガラス、サファイア、等を含む可能性がある。キャリア基板２０は、第１の面２１に開口する複数のキャビティ２３を含む。キャビティ２３は、底部２３ａと周壁２３ｂとを有する。
目的とするＭＥＭＳデバイスによって決まる各キャビティ２３の形状寸法は、
キャリア基板２０の第１の面２１の平面（本説明の残部では主平面（ｘ、ｙ）と称する）におけるキャビティ２３の形状であって、円形、正方形、矩形、又は多角形である可能性があるキャビティ２３の形状と、
主平面（ｘ、ｙ）におけるキャビティ２３の側方寸法であって、数マイクロメートル（ミクロン）から数ミリメートルまで変化する可能性があるキャビティ２３の側方寸法と、
主平面（ｘ、ｙ）に垂直なｚ軸に沿ったキャビティ２３の深さであって、数十ナノメートルから数十マイクロメートル（ミクロン）まで、又は数百マイクロメートル（ミクロン）にまで変化する可能性があるキャビティ２３の深さと
によって定義される。
キャリア基板２０の第１の面２１の平面（本説明の残部では主平面（ｘ、ｙ）と称する）におけるキャビティ２３の形状であって、円形、正方形、矩形、又は多角形である可能性があるキャビティ２３の形状と、
主平面（ｘ、ｙ）におけるキャビティ２３の側方寸法であって、数マイクロメートル（ミクロン）から数ミリメートルまで変化する可能性があるキャビティ２３の側方寸法と、
主平面（ｘ、ｙ）に垂直なｚ軸に沿ったキャビティ２３の深さであって、数十ナノメートルから数十マイクロメートル（ミクロン）まで、又は数百マイクロメートル（ミクロン）にまで変化する可能性があるキャビティ２３の深さと
によって定義される。
キャビティ２３の平面分布、即ち、主平面（ｘ、ｙ）におけるキャビティ２３の分布もまた、目的とするデバイスによって決まり、キャビティ間間隔２４を定義するであろう（図２ｃ）。キャビティ間間隔２４は、数マイクロメートル（ミクロン）から数百マイクロメートル（ミクロン）まで、又は数ミリメートルにまで変化する可能性がある。キャビティ間間隔２４は、キャリア基板２０の表面全体にわたって均一及び同一であるか、又は前記キャリア基板２０の表面上の領域同士の間で変化する可能性がある。
特に埋め込みキャビティを備えた構造１００内に様々な種類のデバイスを共組み込みする（ｃｏ－ｉｎｔｅｇｒａｔｅ）ように用意がなされる場合には、キャリア基板２０は、異なる形状、側方寸法、深さ及び／又は平面分布を有するキャビティ２３を含む可能性があることに留意されたい。
埋め込みキャビティ２３を備えた構造１００を有して生成されるように意図されたＭＥＭＳデバイスの種類に応じて、キャビティ２３の底部２３ａ及び／又は壁２３ｂには、様々な層（例えば窒化ケイ素、シリコン酸化物、等）が堆積される可能性がある。
本発明による転写プロセスは、キャビティ２３のうちの少なくとも１つに、好ましくは各キャビティ２３に、少なくとも１つの仮の支柱３０を生成するステップを更に提供する（図２ｄ）。支柱３０の数及び位置は、各キャビティ２３の側方寸法に応じて選択される可能性がある。
支柱３０は、主平面（ｘ、ｙ）において、キャリア基板２０の第１の面２１と同一平面上にある上面３１を有する。支柱３０の下面は、キャビティ２３の底部２３ａに確実に固定されている。
例として、限定されることなく、支柱３０は、シリコン酸化物、シリコン窒化物、単結晶シリコン、ポリシリコン、非晶質シリコン及び多孔質シリコンから選択される少なくとも１種の材料を含む。
第１の変形例によれば、前記（又は２つ以上の）支柱３０はキャビティ２３の周壁２３ｂから離隔している。図２ｅに例示したように、支柱２３はキャビティ２３の壁２３ｂと接触していない。好ましくは、支柱２３は、各キャビティ２３の底部２３ａにわたって一様に分布している。
支柱３０の上面３１は、様々な種類の外形を有する可能性があり、そのいくつかの例、即ち、円形、正方形、矩形、又は十字形の外形を図２ｆに示す。
この第１の変形例によれば、支柱３０は、円形の外形の直径又は正方形若しくは矩形の外形の辺長について、数マイクロメートル（ミクロン）～約１５マイクロメートル（ミクロン）に及ぶ寸法、例えば、５マイクロメートル（ミクロン）、７マイクロメートル（ミクロン）、又は更に１０マイクロメートル（ミクロン）の寸法を有する可能性がある。
第２の変形例によれば、支柱３０又は複数の支柱３０のうちのいくつかは、キャビティ２３の少なくとも１つの周壁２３ｂに接合する。それぞれ隔壁を形成する支柱３０の複数の例を図２ｇに示す。一例によれば、支柱３０の（又は複数の支柱の）上面３１は、キャビティ２３の周壁２３ｂに接合した格子を形成する。別の例によれば、キャビティ内の特定の支柱３０は周壁２３ｂに接合し、他の支柱３０は離れている。また別の例によれば、支柱３０は、それらの端部においてキャビティ２３の周壁２３ｂに接合した平行な隔壁のアレイを形成する。
この第２の変形例によれば、支柱３０は、数マイクロメートル（ミクロン）～約１５マイクロメートル（ミクロン）に及ぶ幅、例えば、５マイクロメートル（ミクロン）、７マイクロメートル（ミクロン）、又は更に１０マイクロメートル（ミクロン）の幅を有する可能性がある。支柱３０は、数マイクロメートル（ミクロン）から、キャビティ２３の周壁２３ｂが接合されるのを可能にする寸法にまで及ぶ長さ、従って前記キャビティ２３の寸法の大きさのオーダーの長さを有する可能性がある。
本発明による転写プロセスはまた、キャリア基板２０の第１の面２１を介して、ドナー基板１とキャリア基板２０とを接合するステップ（図２ｈ）を含む。
このステップは、一方ではドナー基板１の前面１１と、他方ではキャリア基板２０の第１の面２１及び（少なくとも１つの）支柱３０の上面３１とを、分子付着によって、直接結合することを含むことが有利である。従来技術においてよく知られている分子付着の原理は、ここでは更に詳細に説明しない。基板は、良質の接合を得るためには非常に良好な表面仕上げ（清浄度、低粗度、等）を有していなければならないことに留意されたい。
特に、前記第１の面２１及び前記上面３１とドナー基板１の前面１１との効果的な結合を保証するためには、キャリア基板２０の第１の面２１と各支柱３０の上面３１との間の良好な共平面性を得るように特に注意しなければならない。
良質の接合を保証するためには、接合ステップは、ドナー基板１及びキャリア基板２０の接合される表面を、前記表面を接触させる前に、清浄にすることを含むことが有利である。例として、マイクロエレクトロニクスにおいて用いられる従来のシーケンスは、特にシリコンベース基板について、オゾン洗浄、ＳＣ１洗浄（ＳＣ１はＳｔａｎｄａｒｄ Ｃｌｅａｎ １の頭字語である）、及びＳＣ２（ＳＣ２はＳｔａｎｄａｒｄ Ｃｌｅａｎ ２の頭字語である）を含み、中間の濯ぎを伴う。接合される表面はまた、前記表面間における高い結合エネルギーを促進するために、接触させる前に、例えばプラズマを使用して、活性化される可能性がある。
任意選択で、ドナー基板１及び／又はキャリア基板２０は、それらの界面の結合品質及び結合エネルギーを促進するために、前面１１及び／又は第１の面２１の上に結合層をそれぞれ備える可能性がある。
転写プロセスは、次に、表層１０を形成するように、ドナー基板１を薄化するステップを含む。
第１の変形例によれば、ドナー基板１を薄化するステップは、ドナー基板１の背面１２の、機械的研削、化学機械研磨、及び／又は化学エッチングによって行われる。薄化ステップが終わると、キャリア基板２０に転写された表層１０が得られる（図２ｉ）。
第２の有利な変形例によれば、薄化は、軽イオンの注入及び注入領域による剥離に基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスを用いて行われる。
よって、この第２の変形例によれば、ドナー基板１を用意する前述のステップは、ドナー基板１の第１の部分３であって、該部分は表層１０を形成するように意図されている、第１の部分３と、ドナー基板の第２の部分４であって、該部分はドナー基板１の残部を形成するように意図されている、第２の部分４との間に位置する埋め込み脆弱領域２を形成するように、前記ドナー基板１に軽い種を注入することを含む（図３ａ）。
第１の部分３の厚さ及び従って将来の表層１０の厚さは、軽い種（例えば、水素又はヘリウム）の注入エネルギーによって決まる。ドナー基板１の第１の部分３が、約０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）の厚さを有するように、注入エネルギーが選択されることが有利である。
次に、ドナー基板１は、本プロセスの接合ステップでキャリア基板２０に接合される（図３ｂ）。
更にこの第２の有利な変形例によれば、ドナー基板１を薄化するステップは、埋め込み脆弱領域２によって、ドナー基板１の表層１０（切り離された第１の部分３によって形成される）と残部４とを分離することを含む（図３ｃ）。この分離は、数百度～７００℃の間に含まれる温度での熱処理中に行われることが好ましい。これに代わって、前記分離は、熱処理後に、機械的応力によって、機械的に支援又は達成されてもよい。
薄化ステップが終わると、キャリア基板２０に転写された表層１０が得られる（図３ｃ）。スマートカット（商標）プロセスにより、優れた厚さ均一性を有する薄層を得ることが可能となることが想起されるであろう。この基準は、制御された厚さの可撓性膜を必要とする特定のＭＥＭＳデバイスには非常に有利であり得る。
スマートカット（商標）プロセスを用いて転写された表層１０の厚さが不十分である特定の場合には、下記に記載する仕上げ処理中に、例えばエピタキシャル成長又は他の既知の堆積法により、表層１０の自由表面１２’に付加層を堆積することによって、この厚さを再び増大させることができる。
上記の変形例の双方において、表層１０がキャリア基板２０に転写された後、薄化ステップは、結晶品質の向上（層からの欠陥の除去）、表面品質の向上（自由表面１２’からの残留する粗さの除去）、及び／又は表層１０の厚さの修正を目的とした仕上げ処理を含んでもよい。この処理は、１つ又は複数の熱処理、化学機械研磨、化学エッチ、付加層のエピタキシャル成長及び／又は堆積を含む可能性がある。
キャビティ２３内に位置する（少なくとも１つの）仮の支柱３０の役割は、薄化ステップ中に表層１０を機械的に支持することである。
キャビティ２３に覆い被さっている表層１０は、前述した第１の変形例による化学機械薄化（ｃｈｅｍｉｃａｌ－ｍｅｃｈａｎｉｃａｌ ｔｈｉｎｎｉｎｇ）中に変形しやすい。
更に上記の第２の変形例によれば、埋め込み脆弱領域２の弱化、並びにドナー基板１の第１の部分及び第２の部分３、４の分離までの間に、ドナー基板１の前面１１に対する補強効果が不十分である場合には、表層１０はキャビティ２３に面して転写されない危険性がある。キャビティ２３に位置する（少なくとも１つの）仮の支柱３０は、前面１１に対するこの補強効果を保証し、よってキャリア基板２０の全体への、特にキャビティ２３の上への表層１０の完全な転写を可能にする。
約１マイクロメートル（ミクロン）～１．５マイクロメートル（ミクロン）の厚さの表層１０について、支柱３０自体同士の間隔及びキャビティ２３の周壁２３ｂと各支柱３０との間隔は、１０マイクロメートル（ミクロン）～５０マイクロメートル（ミクロン）となるように選択されることが有利であり、約２０マイクロメートル（ミクロン）であることが好ましい。
本発明による転写プロセスは、（少なくとも１つの）仮の支柱３０を除去するステップを最後に含む。
支柱３０を除去することは、前記表層１０に少なくとも１つの貫通開口部１３ａ、１３ｂ、１３ｃを形成するために、表層１０を局所的にエッチングすることを含み得る。
そのような局所エッチングは、フォトリソグラフィ及び乾式又は湿式化学エッチングによって行われ得る。特に、表層１０の自由面１２’に堆積されたマスクにより、開口部を形成するためにエッチングされる領域が画定され、自由表面１２’の残部が保護されることが可能となる。キャリア基板２０上におけるキャビティ２３及び支柱３０の形成中に、キャリア基板２０の周囲、及び／又はキャリア基板２０の第１の面２１及び／若しくはキャリア基板２０の第２の面２２においてレーンをダイシングするために設けられた領域に画定された位置合せマークにより、１つ又は複数の支柱を除去するステップ中に、埋め込みキャビティ２３及び支柱３０に対して正確な配置が達成されることが可能となることに留意されたい。これらのマークはまた、埋め込みキャビティを備えた構造１００におけるキャビティ２３に対して位置合せを必要とする後のステップでも役立つ可能性がある。
図４ａ、図４ｂ及び図４ｃは、表層１０の上方から見た拡大図を示しており、下にあるキャビティ２３の外形及び支柱３０の上面３１が破線で描かれている。開口部１３ａ、１３ｂ、１３ｃは、特に、これらの図に示された構成のうちのいずれか１つで生成され得る。
図４ａに示すように、開口部１３ａは、各支柱３０と鉛直に重なって生成され、支柱３０の上面３１の面積よりも小さい断面積を有し得る。次に、支柱３０を除去し、キャビティ２３の全範囲にわたって表層１０を解放するために、開口部１３ａを介して、支柱３０の材料をエッチングするのに適した乾式又は湿式化学エッチングが行われる。
これに代わって、開口部１３ｂは、各支柱３０と鉛直に重なって生成され、支柱３０の上面３１の面積よりも大きい断面積を有してもよい（図４ｂ）。支柱３０を除去し、キャビティ２３の全範囲にわたって表層１０を解放するために、開口部１３ａを介して、乾式又は湿式化学エッチングが行われる。
またこれに代わって、開口部１３ｃ（又は複数の開口部）は、キャビティ２３に覆い被さっている表層１０の領域に生成されてもよい（図４ｃ）。支柱３０を除去し、キャビティ２３の全範囲にわたって表層１０を解放するために、開口部１３ａを介して、湿式化学エッチングが行われる。
図４ａ、図４ｂ及び図４ｃに示した構成のそれぞれについて、例えば、真空雰囲気下又は制御雰囲気下でポリシリコンを堆積することにより、開口部１３ａ、１３ｂ、１３ｃを埋めることができることに留意されたい。
１つの変形例（図示せず）によれば、支柱１３を除去することは、キャビティ２３と鉛直に重なって位置しない領域の前記表層１０に少なくとも１つの貫通開口部１３を形成するために、表層１０を局所的にエッチングすることを含んでもよい。この場合、開口部１３は、本プロセスの接合ステップの前にキャリア基板２０に生成された側方チャネルに開口し、この側方チャネルは１つ又は複数の周囲のキャビティ２３と連通している。次に、（少なくとも１つの）支柱３０を除去し、キャビティ２３の全範囲にわたって表層１０を解放するために、開口部１３及び側方チャネルを介して、乾式又は湿式化学エッチングを行うことができる。
この変形例は、開口部１３が膜を貫通するのを避けることにより、膜（キャビティ２３と鉛直に重なって位置する表層１０の部分）を完全なままとすることができることに留意されたい。
別の変形例（図示せず）によれば、支柱３０を除去することは、キャリア基板２０の第２の面２２をキャビティ２３まで局所的にエッチングすることにより、少なくとも１つの開口部１３を形成することを含んでもよい。第２の面２２のそのようなエッチングは、キャリア基板２０が、例えば、４００、２００、１００、５０マイクロメートル（ミクロン）以下に薄化される場合、ＭＥＭＳデバイスの製作の終わりに行われることが有利である。これにより、既知の化学エッチング技術を用いて到達できる開口部のエッチングされた厚さ／寸法の比の内にとどまりながら、小サイズの開口部１３を生成することが可能となる。
１つ又は複数の仮の支柱３０を除去するステップが終わると、構造１００は、キャビティ２３の形状寸法、表層１０（可撓性膜）の厚さ、及びキャビティ／膜の平面分布がＭＥＭＳデバイスの仕様に合致しているため、ＭＥＭＳデバイスを製作するのに適している埋め込みキャビティを備える。本発明による転写プロセスにより、表層１０を形成する薄化ステップ中にキャビティ２３内に存在する仮の支柱３０を使用することによって、高品質の表層１０を、特に厚さの薄い（数マイクロメートル（ミクロン）よりも薄い）層１０を、任意の形状寸法のキャビティに、特に寸法の大きい（数十マイクロメートル（ミクロン）よりも大きい）キャビティに、転写することが可能となる。
実施形態の実施例
本実施例では、厚さ１．５マイクロメートル（ミクロン）のシリコン製の表層と、辺長２５０マイクロメートル（ミクロン）、深さ０．５マイクロメートル（ミクロン）で、１００マイクロメートル（ミクロン）の間隔を置かれたキャビティとを含む、埋め込みキャビティ２３を備えた構造１００を形成することを目指す。
本実施例では、厚さ１．５マイクロメートル（ミクロン）のシリコン製の表層と、辺長２５０マイクロメートル（ミクロン）、深さ０．５マイクロメートル（ミクロン）で、１００マイクロメートル（ミクロン）の間隔を置かれたキャビティとを含む、埋め込みキャビティ２３を備えた構造１００を形成することを目指す。
ドナー基板１はシリコン製の基板である（図５ａ）。軽い種の注入前に、例えば約５０ｎｍの厚さの酸化物層５を、例えば熱酸化によって、基板の前面１１上に形成する。注入エネルギーは２１０キロ電子ボルト（ｋｅＶ）に設定し、水素種は約７×１０１６（７Ｅ１６）／ｃｍ２の線量とする。こうして、基板１の第１の部分３と第２の部分４との間に位置する埋め込み脆弱領域２を形成する。
酸化物層５は、保持されるか、又はキャリア基板２０に接合するステップの前に除去される可能性がある。
キャリア基板２０はシリコン製の基板である。０．５マイクロメートル（ミクロン）の厚さを有する熱酸化物層２４を、前記基板２０上に、その第１の面２１及びその第２の面２２において形成する。第２の面２２に存在する熱酸化物層は、状況に応じて、部分的若しくは全体的に保持されるか、又は除去される可能性がある。これに代わって、酸化物層は、キャリア基板２０の第１の面２１のみに（既知の堆積技術を用いて）堆積される可能性がある。
次に、フォトリソグラフィによって、マスク２５をキャリア基板２０の第１の面２１上に画定し、第１の面２１は、熱酸化物層２４がエッチングされることが可能なマスクされていない領域と、前記層２４が保護されるマスクされた領域とを有する（図５ｂ）。キャビティ２３が表層１０の下に埋められるときに、キャビティ２３の座標を決定できる必要がある後のフォトリソグラフィステップのために、キャリア基板２０の周囲及び／又はダイシングレーンの領域に位置合せマークも画定されることに留意されたい。
マスクされていない領域は、一方では構造１００のキャビティ２３の寸法及び意図した平面分布に応じて、他方では仮の支柱３０の配列に応じて画定される。
典型的には、この場合、各キャビティ２３は、一辺あたり２５０マイクロメートル（ミクロン）の寸法を有し、仮の支柱３０は、キャビティ２３の周壁２３ｂから２５マイクロメートル（ミクロン）に配置され、互いから２５マイクロメートル（ミクロン）の間隔を置かれている。各支柱３０の上面３１は、７マイクロメートル（ミクロン）の辺長を有した正方形である。これに代わって、上面３１は、７マイクロメートル（ミクロン）の直径を有した円形、又は十字の最大寸法が７マイクロメートル（ミクロン）に設定された十字形である可能性がある。
マスクされていない領域において、熱酸化物層２４の乾式又は湿式化学エッチングを、その厚さ全体（即ち０．５マイクロメートル（ミクロン））にわたって行う（図５ｃ）。次に、マスク２５を除去する。
こうして、その第１の面２１に開口した複数のキャビティを備えたキャリア基板２０であって、キャビティ内には仮の支柱３０が配置され、仮の支柱３０の上面３１が前記基板２０の第１の面２１と同一平面上にある、キャリア基板２０が得られる（図５ｄ及び図５ｅ）。
洗浄及び活性化シーケンスの後、ドナー基板１の前面１１とキャリア基板２０の第１の面２１とを接触させて、直接結合させる（図５ｆ）。直接結合は、周囲雰囲気下、又は制御雰囲気（ガスの圧力及び性質）下、又は真空下で行われる可能性があることに留意されたい。結合した構造に、結合界面を強固にするためのアニールを約３５０℃の温度で施してもよい。
埋め込み脆弱区域２による分離を、剥離熱処理中に、約５００℃の温度で行う。
そして、キャリア基板２０に転写された表層１０が得られる（図５ｇ）。
転写された表層１０が良好な表面及び構造の品質を有することを保証し、１．５マイクロメートル（ミクロン）の厚さを得るために、熱酸化工程及び化学機械研磨などの仕上げ処理作業を行うことが好ましい。
仮の支柱３０を除去するステップについて、表層に貫通開口部１３ａが形成されるマスクされていない領域を画定するために、キャリア基板２０上に設けられた位置合せマークを使用して、フォトリソグラフィによって、例えばシリコン窒化物製の、マスク１４を画定し、表層１０の自由面１２の残部はマスクされ、従って保護される。開口部１３ａを形成するために、シリコン製の表層１０の乾式又は湿式局所エッチングを行い、各開口部１３ａの断面積は、ここでは各支柱３０の上面３１の面積よりも小さくなるように選択されている（図５ｈ）。
開口部１３ａが存在している状態で、化学エッチ、例えばフッ化水素酸（ＨＦ）蒸気に基づく乾式化学エッチを行って、支柱３０を形成している熱酸化物を除去し、よってキャビティ２３の全範囲にわたって表層１０を解放する。
マスク１４は、支柱３０の化学エッチの前、又は支柱３０を除去するステップの終わりに、除去されてもよい。
次に、必要により、開口部１３ａを埋めてもよい。
埋め込みキャビティ２３（図５ｉ）を備え、キャビティ２３の形状寸法、表層１０（可撓性膜）の厚さ、及びキャビティ／膜の平面分布が上述した仕様に合致しているため、ＭＥＭＳデバイスを製作するのに適している構造１００が得られる。本発明による転写プロセスにより、表層１０を形成する薄化ステップ中にキャビティ２３内に配置された仮の支柱３０を使用することによって、高品質の表層１０を、特に厚さの薄い（この実施例では約１マイクロメートル（ミクロン）の）層１０を、任意の形状寸法のキャビティに、特に寸法の大きい（この実施例では２５０×２５０マイクロメートル（ミクロン）の）キャビティに、転写することが可能となる。
もちろん、本発明は説明した実施形態及び実施例に限定されるものではなく、特許請求の範囲によって定義される本発明の範囲から逸脱することなく、異なる実施形態を本発明に取り入れることができる。
Claims (18)
- キャビティ（２３）を含むキャリア基板（２０）に表層（１０）を転写するプロセスであって、前記プロセスは、
ドナー基板（１）を用意するステップと、
前記キャリア基板（２０）を用意するステップであって、前記キャリア基板（２０）は、第１の面（２１）を有し、複数のキャビティ（２３）を含み、各キャビティ（２３）は、前記第１の面（２１）に開口し、底部（２３ａ）と周壁（２３ｂ）とを有する、ステップと、
前記複数のキャビティ（２３）のうちの少なくとも１つに少なくとも１つの仮の支柱（３０）を生成するステップであって、前記支柱（３０）は、前記キャリア基板（２０）の前記第１の面（２１）と同一平面上にある上面（３１）を有する、ステップと、
前記キャリア基板（２０）の前記第１の面（２１）を介して前記ドナー基板（１）と前記キャリア基板（２０）とを接合するステップと、
前記表層（１０）を形成するように、前記ドナー基板（１）を薄化するステップと、
前記少なくとも１つの仮の支柱（３０）を除去するステップと、を含む、転写するプロセス。 - 前記ドナー基板（１）を用意するステップが、前記ドナー基板（１）の第１の部分（３）であって、該部分は前記表層（１０）を形成するように意図されている、第１の部分（３）と、前記ドナー基板（１）の第２の部分（４）であって、該部分は前記ドナー基板（１）の残部（４）を形成するように意図されている、第２の部分（４）との間に位置する埋め込み脆弱領域（２）を形成するように、前記ドナー基板（１）に軽い種を注入することを含み、
前記ドナー基板（１）を薄化するステップが、前記埋め込み脆弱領域（２）によって、前記ドナー基板の前記表面層（１０）を前記ドナー基板の前記残部（４）から分離することを含む、請求項１に記載の転写するプロセス。 - 前記ドナー基板（１）の前記第１の部分（３）が、０．２マイクロメートル（ミクロン）～２マイクロメートル（ミクロン）の厚さを有する、請求項２に記載の転写するプロセス。
- 前記ドナー基板（１）を薄化する前記ステップが、前記ドナー基板（１）の背面（１２）に対して行われる、少なくとも１種の機械的研削作業、及び／又は少なくとも１種の化学機械研磨作業、及び／又は少なくとも１種の化学エッチング作業を含む、請求項１に記載の転写するプロセス。
- 前記支柱（３０）が、前記キャビティ（２３）の前記周壁（２３ｂ）から離隔している、請求項１～４のいずれか一項に記載の転写するプロセス。
- 前記支柱（３０）の前記上面（３１）が、円形、正方形、矩形、又は十字形の外形を有する、請求項５に記載の転写するプロセス。
- 前記少なくとも１つの支柱（３０）が、前記キャビティ（２３）の少なくとも１つの周壁（２３ｂ）に接合する、請求項１～４のいずれか一項に記載の転写するプロセス。
- 前記少なくとも１つの支柱（３０）の前記上面（３１）が、前記キャビティ（２３）の前記周壁（２３ｂ）に接合した格子を形成する、請求項７に記載の転写するプロセス。
- 複数の支柱（３０）が、それらの端部において前記キャビティ（２３）の周壁（２３ｂ）に接合した平行な壁のアレイを形成する、請求項７に記載の転写するプロセス。
- 接合する前記ステップが、一方では前記ドナー基板（１）と、他方では前記キャリア基板（２０）の前記第１の面（２１）及び前記少なくとも１つの支柱（３０）の前記上面（３１）とを直接結合することを含む、請求項１～９のいずれか一項に記載の転写するプロセス。
- 前記支柱（３０）を除去するステップが、前記表層（１０）を局所的にエッチングして、前記表層（１０）に貫通開口部（１３、１３ａ、１３ｂ、１３ｃ）を形成することと、前記開口部を介して前記支柱（３０）を化学的にエッチングすることとを含む、請求項１～１０のいずれか一項に記載の転写するプロセス。
- 前記開口部（１３、１３ａ、１３ｂ）が、前記支柱（３０）と鉛直に重なって形成される、請求項１１に記載の転写するプロセス。
- 前記開口部（１３ａ）が、前記支柱（３０）の前記上面（３１）の面積よりも小さい断面積を有する、請求項１１又は１２に記載の転写するプロセス。
- 前記開口部（１３ｂ）が、前記支柱（３０）の前記上面（３１）の面積よりも大きい断面積を有する、請求項１１又は１２に記載の転写するプロセス。
- 前記開口部（１３）が、前記少なくとも１つのキャビティに覆い被さっている領域の外側の前記表層（１０）に形成される、請求項１１に記載の転写するプロセス。
- 前記支柱（３０）を除去するステップが、前記キャビティと連通する開口部を形成するために、前記キャリア基板（２０）の第２の面（２２）を前記キャビティ（２３）まで局所的にエッチングすることと、前記開口部を介して前記支柱（３０）を化学的にエッチングすることとを含む、請求項１～１０のいずれか一項に記載の転写するプロセス。
- 前記支柱（３０）が、シリコン酸化物、シリコン窒化物、単結晶シリコン、ポリシリコン、非晶質シリコン及び多孔質シリコンから選択される少なくとも１種の材料を含む、請求項１～１６のいずれか一項に記載の転写するプロセス。
- 前記ドナー基板（１）が、少なくとも１種の半導体材料又は圧電材料を含む、請求項１～１７のいずれか一項に記載の転写するプロセス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1873597 | 2018-12-20 | ||
| FR1873597A FR3091032B1 (fr) | 2018-12-20 | 2018-12-20 | Procédé de transfert d’une couche superficielle sur des cavités |
| PCT/FR2019/053038 WO2020128244A1 (fr) | 2018-12-20 | 2019-12-12 | Procede de transfert d'une couche superficielle sur des cavites |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022511899A true JP2022511899A (ja) | 2022-02-01 |
| JP7368056B2 JP7368056B2 (ja) | 2023-10-24 |
Family
ID=66867262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021532447A Active JP7368056B2 (ja) | 2018-12-20 | 2019-12-12 | キャビティに表層を転写するプロセス |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US20220073343A1 (ja) |
| EP (1) | EP3900064B1 (ja) |
| JP (1) | JP7368056B2 (ja) |
| KR (1) | KR20210104818A (ja) |
| CN (1) | CN113228319A (ja) |
| FI (1) | FI3900064T3 (ja) |
| FR (1) | FR3091032B1 (ja) |
| SG (1) | SG11202106549VA (ja) |
| TW (1) | TWI787565B (ja) |
| WO (1) | WO2020128244A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3111628B1 (fr) | 2020-06-18 | 2022-06-17 | Commissariat Energie Atomique | Procédé de fabrication d’un dispositif microélectronique comprenant une membrane suspendue au-dessus d’une cavité |
| FR3115399B1 (fr) * | 2020-10-16 | 2022-12-23 | Soitec Silicon On Insulator | Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126910A (ja) * | 1997-08-05 | 1999-05-11 | Denso Corp | 圧力センサ用半導体基板の製造方法 |
| JP2005303325A (ja) * | 2002-06-24 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
| WO2013027400A1 (ja) * | 2011-08-25 | 2013-02-28 | 株式会社ニコン | 空間光変調素子の製造方法、空間光変調素子、空間光変調器および露光装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004057663A1 (en) * | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Stress-free composite substrate and method of manufacturing such a composite substrate |
| FR2875947B1 (fr) * | 2004-09-30 | 2007-09-07 | Tracit Technologies | Nouvelle structure pour microelectronique et microsysteme et procede de realisation |
| FR2917235B1 (fr) * | 2007-06-06 | 2010-09-03 | Soitec Silicon On Insulator | Procede de realisation de composants hybrides. |
| US8532252B2 (en) * | 2010-01-27 | 2013-09-10 | Canon Kabushiki Kaisha | X-ray shield grating, manufacturing method therefor, and X-ray imaging apparatus |
| CN105451911B (zh) * | 2013-06-13 | 2018-10-12 | 微德米克斯公司 | 金属微针 |
| FR3028508B1 (fr) * | 2014-11-13 | 2016-12-30 | Commissariat Energie Atomique | Structure d'encapsulation comportant une cavite couplee a canal d'injection de gaz forme par un materiau permeable |
| FR3052298B1 (fr) * | 2016-06-02 | 2018-07-13 | Soitec | Structure hybride pour dispositif a ondes acoustiques de surface |
| WO2018014438A1 (zh) * | 2016-07-18 | 2018-01-25 | 上海集成电路研发中心有限公司 | 红外探测器像元结构及其制备方法 |
| FR3055063B1 (fr) * | 2016-08-11 | 2018-08-31 | Soitec | Procede de transfert d'une couche utile |
| FR3076292B1 (fr) * | 2017-12-28 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile sur un substrat support |
| CN112039461B (zh) * | 2019-07-19 | 2024-04-16 | 中芯集成电路（宁波）有限公司 | 体声波谐振器的制造方法 |
-
2018
- 2018-12-20 FR FR1873597A patent/FR3091032B1/fr active Active
-
2019
- 2019-12-12 KR KR1020217022359A patent/KR20210104818A/ko not_active Application Discontinuation
- 2019-12-12 CN CN201980084414.8A patent/CN113228319A/zh active Pending
- 2019-12-12 WO PCT/FR2019/053038 patent/WO2020128244A1/fr unknown
- 2019-12-12 FI FIEP19842811.2T patent/FI3900064T3/en active
- 2019-12-12 US US17/416,368 patent/US20220073343A1/en active Pending
- 2019-12-12 SG SG11202106549VA patent/SG11202106549VA/en unknown
- 2019-12-12 TW TW108145492A patent/TWI787565B/zh active
- 2019-12-12 EP EP19842811.2A patent/EP3900064B1/fr active Active
- 2019-12-12 JP JP2021532447A patent/JP7368056B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11126910A (ja) * | 1997-08-05 | 1999-05-11 | Denso Corp | 圧力センサ用半導体基板の製造方法 |
| JP2005303325A (ja) * | 2002-06-24 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
| WO2013027400A1 (ja) * | 2011-08-25 | 2013-02-28 | 株式会社ニコン | 空間光変調素子の製造方法、空間光変調素子、空間光変調器および露光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3900064B1 (fr) | 2023-05-03 |
| EP3900064A1 (fr) | 2021-10-27 |
| TWI787565B (zh) | 2022-12-21 |
| WO2020128244A1 (fr) | 2020-06-25 |
| FI3900064T3 (en) | 2023-06-29 |
| US20220073343A1 (en) | 2022-03-10 |
| FR3091032A1 (fr) | 2020-06-26 |
| KR20210104818A (ko) | 2021-08-25 |
| TW202040845A (zh) | 2020-11-01 |
| JP7368056B2 (ja) | 2023-10-24 |
| SG11202106549VA (en) | 2021-07-29 |
| FR3091032B1 (fr) | 2020-12-11 |
| CN113228319A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563345B2 (en) | Integration of structurally-stable isolated capacitive micromachined ultrasonic transducer (CMUT) array cells and array elements | |
| US7153716B2 (en) | Method of manufacturing a micro-electrical-mechanical system | |
| CN105026905B (zh) | 容性mems传感器装置 | |
| US9520811B2 (en) | Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV) | |
| JP6400693B2 (ja) | 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法 | |
| US8087152B2 (en) | Manufacturing method of an electromechanical transducer | |
| US8087153B2 (en) | Manufacturing method of an electromechanical transducer | |
| US20080185669A1 (en) | Silicon Microphone | |
| JP7368056B2 (ja) | キャビティに表層を転写するプロセス | |
| JP2009226582A (ja) | 半導体装置の製造方法 | |
| JP7368057B2 (ja) | キャビティに覆い被さった膜を備えるデバイスを製作する方法 | |
| JP2022545678A (ja) | 膜を使用してキャビティを封止する方法 | |
| US8099854B2 (en) | Manufacturing method of an electromechanical transducer | |
| JP2023545695A (ja) | 膜を移転するための方法 | |
| WO2007040190A1 (ja) | 半導体チップ切出し方法および半導体チップ | |
| US20160111625A1 (en) | Method of Fabricating Piezoelectric MEMS Devices | |
| JP4959552B2 (ja) | 可撓性単結晶フィルム及びその製造方法 | |
| US11511990B2 (en) | Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity | |
| US20140322894A1 (en) | Method for Handling a Thin Substrate and for Substrate Capping | |
| KR20230086718A (ko) | 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법 | |
| JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
| JP2003023141A (ja) | 半導体基板の製造方法および半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7368056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |