JP2022545678A - 膜を使用してキャビティを封止する方法 - Google Patents

膜を使用してキャビティを封止する方法 Download PDF

Info

Publication number
JP2022545678A
JP2022545678A JP2022511317A JP2022511317A JP2022545678A JP 2022545678 A JP2022545678 A JP 2022545678A JP 2022511317 A JP2022511317 A JP 2022511317A JP 2022511317 A JP2022511317 A JP 2022511317A JP 2022545678 A JP2022545678 A JP 2022545678A
Authority
JP
Japan
Prior art keywords
contour
cavities
sealing
advantageously
sealing film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022511317A
Other languages
English (en)
Inventor
ティエリー・サルヴタ
ブリュノ・ギスレン
ラミーヌ・ベネッサ
カロリーヌ・クーティエ
グルタ・ゴーダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2022545678A publication Critical patent/JP2022545678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0194—Transfer of a layer from a carrier wafer to a device wafer the layer being structured
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

本発明は、膜を使用してキャビティ（１１）を封止するための方法であって、この方法が、（ａ）マトリックスに配列され、間隔ｂだけ離間されている、深さｐ、特徴寸法ａのキャビティ（１１）を形成する段階と、（ｂ）封止フィルムを移すことにより、膜を形成し、キャビティ（１１）を封止する段階と、を含み、この方法が、ステップ（ｂ）の前に実行され、前面（１０ａ）及び／又は封止面（１６ａ）に第１の輪郭を形成するステップ（ａ１）を含み、第１の輪郭が、幅Ｌ及び深さｐ１を有する第１のトレンチ（２１）を含み、ステップ（ｂ）の後に、キャビティ（１１）が第１の輪郭によって外接するように第１の輪郭の形成が実行され、前記第１の輪郭が、ｂの５分の１と５ｂとの間の、キャビティから距離Ｇにある、方法に関する。

Description

本発明は、特にガスを検出するための、又はより一般的には膜ベースの変換器デバイス、特に超音波変換器を製造するための、基板及び／又は微小電気機械システムの分野に関する。
特に、本発明は、キャビティを封止する複数の膜を集合的に製造するための方法に関する。
本発明による方法は、膜によって封止されることを意図したキャビティの配列の周りに形成された、特に有利には連続的な第１のトレンチを含む第１の輪郭の形成を含む。この輪郭は、膜の形成中に膜に加えられやすい変形を減衰又は集中させるために特に使用される。
吊るされた膜の使用は、微小電気機械システム（ＭＥＭＳ）の分野と、基板、特に一時的な基板の分野の両方で関心が高まっている。
封止フィルムによって形成されたこれらの膜は、キャビティ、特に支持基板の表面に生成されたキャビティを有利に封止する。
キャビティを封止する膜を形成するための従来技術から知られている方法が、図１ａから図１ｃに示されている。
この方法は、特に次の手順を含む：
（ｉ）ドナー基板１、及び、受容基板２の前面２ａに開口するキャビティ３１、３２を備えた受容基板２を提供するステップ；
（ｉｉ）キャビティ３を封止するために、ドナー基板１及び受容基板２を組み立てるステップ；
（ｉｉｉ）封止フィルム４と呼ばれる、基板１の一部のみを保持するようにドナー基板１を薄化し、膜のセット４１、４２などを形成するステップ。
一般に機械的エッチング（粉砕）及び／又は化学的エッチングによって実行される薄化ステップ（ｉｉｉ）は、ドナー基板を確実に消費する。
さらに、ステップ（ｉｉｉ）で使用される技術に大きく依存する、ステップ（ｉｉｉ）後の封止フィルムの均一性は、制御するのが難しいままである。
さらに、キャビティで鉛直になっている封止フィルム部は、キャビティからの背圧を受けない。したがって、ステップ（ｉｉｉ）が機械的薄化を含むと、膜を破壊する危険を冒さずに、例えば厚さが５μｍ未満の非常に薄い膜を得ることが想定できない。
均一性及び薄い膜の取得に関連する問題を克服するために、ドナー基板を取り外し可能にすることができる（図２ａに示すように）。
そのようなドナー基板１は、特に、ステップ（ｉｉｉ）の後に膜４１、４２を形成することを意図した、機械的支持体６と封止フィルム４との間に挿入された障壁層５と呼ばれる層を含む。
障壁層５は、特に、封止フィルムに対して選択的にエッチングすることができ、その結果、膜の厚さの均一性は、薄化するステップによってわずかに影響を受けるか、又は影響を受けない（図２ｃ）。
例えば、この膜がシリコンを含むと、取り外し可能なドナー基板は、シリコンオンインシュレータ（ＳＯＩ）タイプの基板であり得る。
しかしながら、その「除去」が機械的支持体及び障壁層の消費ももたらすそのような基板は、マイクロエレクトロニクス及び／又はマイクロメカニカル産業の要件と両立しないコストを有する。
あるいは、又はさらに、ステップ（ｉ）（図３ａ）の間に形成されたキャビティは、ステップ（ｉｉｉ）の後でステップ（ｉｖ）（図３ｃ及び図３ｄ）の間に除去されることを意図した犠牲材料７で満たされ得る。しかしながら、この後者のステップでは、膜の各々に開口部を形成し、犠牲材料を除去した後にその封止を行う必要がある（図３ｅ）。したがって、後者のアプローチは複雑なままであり、膜の機械的挙動に変化を引き起こす傾向がある。
欧州特許第５３３５５１号明細書に記載されている、いわゆる「Ｓｍａｒｔ－Ｃｕｔ（商標）」アプローチも検討することができる。
このアプローチは、脆化領域で、ドナー基板と呼ばれる基板から封止フィルムを分離することによって、封止フィルムを移すことを可能にする。注入及び／又はアモルファス化によって形成された脆化領域は、比較的薄い封止フィルム（特に２μｍ未満の厚さ、例えば、１．５μｍ）を区切ることを可能にする。さらに、「Ｓｍａｒｔ－Ｃｕｔ（商標）」アプローチは、ドナー基板を再利用して封止フィルムを再び移すための道を開く。
封止フィルムによって形成された膜は、キャビティの配列、特にマトリックス配列上に後者が形成されると、ある膜から別の膜へと均一ではない変形を有する。
より具体的には、変形は、膜配列の中心から端に向かって増加する。
これに関して、図４ａ及び図４ｂはそれぞれ、光干渉法を使用して得られた画像、及びＳｍａｒｔ－Ｃｕｔ（商標）法によってマトリックス配列に従って形成された膜の変形プロファイルを示す。
これらの２つの図は、ある膜から別の膜への変形の不均一性を非常に明確に示す。
さらに、これらの膜の変形は、封止フィルムの薄さが増すにつれて増大する。
図５は、この効果を図で表したものである。特に、図５は、結合条件（横軸に沿った条件「１」、「２」、「３」及び「４」）に従って、１．５μｍ（Ａ）、０．８５μｍ（Ｂ）及び０．２μｍ（Ｃ）の封止フィルム厚に対する膜変形の観測された振幅（縦軸に沿って「ｎｍ」）を示す。
この変動性は、膜の環境、特に近接環境にも依存する。他の膜からの距離が大きいほど、変形が大きくなる。
最後に、この変動性は、受容基板２上のキャビティマトリックスの位置にも依存する。図６Ａは、基板の中央にあるマトリックスと端にあるマトリックスの膜の変形をグラフで表したものである（図６ｂ）。特に、変形のより大きな変動性は、前記基板の中心の近くに位置する同一のマトリックス（図６Ａ、曲線Ｅ）と比較して、受容基板の縁部の近くに位置するマトリックス（図６Ａ、曲線Ｄ）について観察することができる。
これらの変形の変動性は、例えば、ＭＥＭＳ又はＮＥＭＳタイプのデバイスの膜の様々な電気機械的挙動を生成する。
また、その後の技術的ステップの実行が遥かに不均一、複雑、又は不可能になる可能性もある。
欧州特許第５３３５５１号明細書
本発明の目的は、膜を使用して複数のキャビティを封止する方法を提供することであり、それにより、それらの間の変形差を低減することが可能になる。
本発明の目的は、複数の膜を使用して複数のキャビティを封止する方法によって達成され、この方法は、以下のステップを含む：
（ａ）支持基板の前面又は封止フィルムの封止面に開口する複数のキャビティを形成するステップであって、キャビティが、有利にはマトリックスに配列され、深さｐ、特徴寸法ａを有し、間隔ｂによって離間されている、複数のキャビティを形成するステップと、
（ｂ）移すことが封止面を前面と組み立てることを含む前に、前面と重なる封止フィルムを移すことによって、複数の膜を形成し、キャビティの各々を封止するステップと、
を含み、
この方法は、ステップ（ｂ）の前に実行され、前面及び封止面の一方及び／又は他方に第１の輪郭を形成するステップ（ａ１）を含み、第１の輪郭が、幅Ｌ及び第１の深さｐ１を有する、有利に連続する第１のトレンチを含み、第１の輪郭の形成が、ステップ（ｂ）の後に複数のキャビティが第１の輪郭によって外接されるように実行され、前記第１の輪郭が、ｂの５分の１と５ｂとの間、有利にはｂの半分と２ｂとの間、より有利には０．９×ｂと１．１×ｂとの間の、複数のキャビティから有利に本質的に一定の距離Ｇにあることを特徴とする。
一実施形態によれば、幅Ｌは、ａの５分の１と５ａとの間、有利にはａの半分と２ａとの間、より有利には０．９×ａと１．１×ａとの間である。
一実施形態によれば、キャビティは、正方形、円形又は多角形の形状であり、特に六角形の形状である。
一実施形態によれば、第１の深さｐ１は、キャビティの深さｐに等しい。
一実施形態によれば、第１の輪郭は前面に形成され、ステップ（ｂ）の後に、第１の輪郭を明らかにするために封止フィルム（１６）を部分的に除去するステップ（ｃ）が続き、前記部分的な除去は、第１の輪郭によって外接された封止フィルムの部分を保持する。
一実施形態によれば、第１の輪郭は封止面に形成され、第１の深さｐ１は封止フィルムの厚さ未満である。
一実施形態によれば、第１の輪郭は封止面に形成され、第１の深さｐ１は、ステップ（ｂ）の後に第１の輪郭が外部環境に晒されるように、封止フィルムの厚さ以上である。
一実施形態によれば、ステップ（ａ１）はまた、第１の輪郭から本質的に一定の距離にある、有利には全ての点で第１のトレンチの周りの第２のトレンチ又は一連の第２のキャビティを含む少なくとも１つの第２の輪郭を形成することを含む。
一実施形態によれば、第２の深さｐ２と呼ばれる少なくとも１つの第２の輪郭の深さは、深さｐに等しい。
一実施形態によれば、第１の輪郭及び少なくとも第２の輪郭は、１つ又は複数の相互接続チャネルによって連結されている。
一実施形態によれば、１つ又は複数の相互接続チャネルは、第１の輪郭及び第２の輪郭の２つの隣接する角部をそれぞれ連結する。
一実施形態によれば、ドナー基板を支持基板と結合するステップ（ｂ１）を含み、ドナー基板は、ハンドル基板に載る封止フィルムを備え、続いて、ハンドル基板を除去するステップ（ｂ２）が続く。
一実施形態によれば、ステップ（ｂ２）は、機械的及び／又は化学的摩耗によるエッチングを含む。
一実施形態によれば、ドナー基板が、ハンドル基板と封止フィルムとの間に挿入された中間層を含み、中間層は、封止フィルム及びハンドル基板に対してエッチング選択性を有する。
一実施形態によれば、ドナー基板は、封止フィルムを区切る脆化領域を含み、機械的応力及び／又は熱処理を加えることによって破壊するように構成される。
一実施形態によれば、脆化領域は、種の注入によって得られる。
一実施形態によれば、封止フィルムは、半導体材料を含み、有利には、半導体材料は、シリコン、ゲルマニウム、シリコン及びゲルマニウム合金、リン化インジウム、ＩＩＩ－Ｖ族半導体ヒ化物、ＩＩＩ－Ｖ族半導体リン化物、又は、ＩＩＩ－Ｖ族半導体窒化物、シリコンカーバイドから選択される少なくとも要素を含む。
一実施形態によれば、封止フィルムは、金属材料を含み、有利には、金属材料は、アルミニウム、銅、チタン、タングステン、タングステンシリサイド、金から選択される少なくとも要素を含む。
一実施形態によれば、封止フィルムは絶縁材料を含み、有利には、絶縁材料は、二酸化ケイ素、窒化ケイ素から選択される少なくとも要素を含む。
一実施形態によれば、封止フィルムは圧電材料を含み、有利には、圧電材料は、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、亜鉛及びタンタル酸鉛から選択される少なくとも要素を含む。
本発明はまた、微小電気機械システムを製造するための発明による方法の使用に関する。
一実施形態によれば、微小電気機械システムは、容量性超音波変換器である。
本発明はまた、複数の膜を使用して封止された複数のキャビティを備えたデバイスであって、
このデバイスが、
（ａ）支持基板の前面又は封止フィルムの封止面に開口する複数のキャビティであって、キャビティが、有利にはマトリックスに配列され、深さｐ、特徴寸法ａを有し、間隔ｂだけ離間されている、複数のキャビティと、
（ｂ）その封止面を使用して前面と組み立てられた封止フィルムによって形成された、キャビティの各々を封止する複数の膜と、
を備え、
このデバイスが、前面及び封止面の一方及び／又は他方に幅Ｌの第１の輪郭を含み、第１の輪郭が、第１のトレンチを含み、複数のキャビティが、第１の輪郭によって外接され、第１の輪郭が、複数のキャビティから有利に本質的に一定の距離Ｇにあり、ｂの５分の１と５ｂとの間、有利にはｂの半分と２ｂとの間、より有利には０．９×ｂと１．１×ｂとの間にあるように配置されることを特徴とする、デバイスに関する。
さらなる特徴及び利点は、以下の添付の図面を参照して、非限定的な例として与えられた、膜を使用してキャビティを封止するための方法の以下の説明において明らかになるであろう。
従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 従来技術から知られている膜を形成するための方法の様々なステップの図示である。 マトリックス配列の複数の膜の光干渉法によって得られた画像である（グレースケールは高さに依存する）。 膜の位置Ｘ（端部から中心に向かって増加する、水平軸、「μｍ」）による膜の変形Ｄ（垂直軸に沿って、「ｎｍ」で）のグラフ表示である。 結合条件（横軸に沿った条件「１」、「２」、「３」及び「４」）に従って、１．５μｍ（Ａ）、０．８５μｍ（Ｂ）及び０．２μｍ（Ｃ）の封止フィルム厚の膜変形観測された振幅（縦軸に沿って、「ｎｍ」）を示す。 マトリックス上の膜の位置（横軸）に応じた膜の変形（縦軸、「ｎｍ」）のグラフ表示であり、曲線Ｄと曲線Ｅはそれぞれ受容基板の縁部の近くのマトリックスに関連し、受容基板の中心の近くのマトリックスに関連する。 膜の第１の配置Ｅ及び第２の配置Ｄを含む基板の概略図である。 本発明の第１の実施形態の第１の代替実施形態による方法の様々なステップの図示である。 本発明の第１の実施形態の第１の代替実施形態による方法の様々なステップの図示である。 本発明の第１の実施形態の第１の代替実施形態による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の代替実施形態による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の代替実施形態による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の代替実施形態による方法の様々なステップの図示である。 トレンチに囲まれたキャビティのマトリックス配列を表す。 図９ａのマトリックス配列の左上の角部の拡大図である。 相互接続チャネルの有無にかかわらず、それぞれ第１のトレンチ及び第２のトレンチによって囲まれたマトリックスの部分的な図示である。 相互接続チャネルの有無にかかわらず、それぞれ第１のトレンチ及び第２のトレンチによって囲まれたマトリックスの部分的な図示である。 トレンチがない場合に観察される変形に対する膜の変形に対する第１のトレンチ２１の効果を観察することを可能にする、光学顕微鏡を使用して得られた画像であり、特に、トレンチがない場合に形成された膜の画像を表す。 トレンチがない場合に観察される変形に対する膜の変形に対する第１のトレンチ２１の効果を観察することを可能にする、光学顕微鏡を使用して得られた画像であり、特に、トレンチがある場合に形成された膜の画像を表す。 図１１ａに関連する領域の光干渉法を使用した測定を表す。 図１１ｂに関連する領域の光干渉法を使用した測定を表す。 本発明の第２の実施形態の第１の態様（第１の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第１の態様（第１の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第１の態様（第１の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第１の態様（第１の代替実施形態による）による方法の様々なステップの図示である。 第２の実施形態の第１の態様（第１及び第２の代替実施形態）による移すステップ（ｂ）の図示である。 本発明の第２の実施形態の第２の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第２の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 第２の実施形態の第２の態様（第１及び第２の代替実施形態）による移すステップ（ｂ）の図示である。 本発明の第２の実施形態の第３の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 本発明の第２の実施形態の第３の態様（第２の代替実施形態による）による方法の様々なステップの図示である。 第２の実施形態の第３の態様（第１及び第２の代替実施形態）による移すステップ（ｂ）の図である。 特に、キャビティの配置の片側の近くにそれぞれ配置された４つの断面を備えている、第１の不連続トレンチに囲まれたキャビティの配列の概略図である。 特に、キャビティの配列の片側の近くにそれぞれ配置された４つの不連続な断面を備えている、第１の不連続トレンチに囲まれたキャビティの配列の概略図である。 間隔ｂ（“μｍ”、横軸）に応じた平均膜変形（縦軸の“ｎｍ”）をグラフで表したものである。
本発明は、膜を使用して、例えばマトリックスに配列されたキャビティを封止するための方法を提案する。本発明による方法は、特に、膜を形成することを目的とした封止フィルムを移す（トランスファー）ことを含む。
さらに、キャビティを封止する膜の、より均一な限定された変形を確実にするために、本発明による方法は、キャビティの配列を取り囲む有利には連続する第１のトレンチを含む第１の輪郭を形成するステップを含む。
図７ａ～図７ｃ及び図８ａ～図８ｃは、本発明の第１の実施形態によるキャビティを封止するための方法の様々なステップを示している。
この方法は、特に、支持基板１０の前面１０ａに開口する複数のキャビティ１１を形成するステップ（ａ）を含む（図７ａ）。
本開示の残りの部分はまた、前面１０ａ上で、封止面と呼ばれるその面の１つを使用して移すことを意図した封止フィルムの使用に関する。この第１の実施形態の別の態様によれば、封止フィルム上に複数のキャビティ１１、特に封止面に開口するキャビティを形成すると考えることができる。以下の説明を読むだけで、当業者は、この他の態様を実施することができるであろう。
キャビティ１１は、例えば、マトリックスに配列することができる（図９ａ）。
「マトリックス配列」とは、同一のキャビティ１１の２つの異なる方向、例えば直交する方向に沿った規則的な配列を示す。マトリックス配列は、特に、キャビティ１１のｎ行及びｍ列を含むことができる。
したがって、本発明によるマトリックス配列は、行及び列の２つの直交する方向に沿った周期的配列に限定されない。マトリックス配列は、例えば六角形配列、又は同心円に編成された円形対称配列などの他のマトリックス形状を含むことができる。
キャビティ１１は、深さｐ、特徴的な寸法ａを有し、間隔ｂによって離間されている。例えば、長方形のマトリックスに従った配列が考慮されると、間隔ｂは、キャビティマトリックスの列と行によって定義される方向の一方と他方に沿って定義される（図９ｂ）。
本発明による間隔ｂは、例えば、無秩序な配列のキャビティの平均間隔に対応する。
「特徴寸法」とは、キャビティ開口部の最大寸法を指す。開口部は、円形、正方形、長方形又はより一般的にはｎ個の辺を有し、例えば多角形、特に三角形又は六角形であり得る。
本発明によるキャビティの形状は、その開口部の形状によって定義される。
例えば、キャビティ１１は、０．５μｍから５００μｍの辺ａの正方形の形状、及び１０ｎｍから１０μｍの深さｐを有することができる。
間隔ｂは、有利には、１μｍから５００μｍである。
マトリックス配列は、数百又は数千のキャビティを含むことができる。
配列が、前記配列の周辺キャビティによって定義される輪郭によって区切られることが理解される（図９ａ）。
支持基板は、半導体材料を含むことができ、有利には、半導体材料は、シリコン、ゲルマニウム、シリコン及びゲルマニウム合金、リン化インジウム、ＩＩＩ－Ｖ族半導体ヒ化物、ＩＩＩ－Ｖ族半導体リン化物又はＩＩＩ－Ｖ族半導体窒化物、シリコンカーバイドから選択される少なくとも要素を含む。
支持基板は、金属材料を含むことができ、有利には、金属材料は、アルミニウム、銅、チタン、タングステン、タングステンシリサイド、金から選択される少なくとも要素を含む。
支持基板は、絶縁材料を含むことができ、有利には、絶縁材料は、二酸化ケイ素、窒化ケイ素から選択される少なくとも要素を含む。
封止フィルムは、圧電材料を含むことができ、有利には、圧電材料は、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、亜鉛及びタンタル酸鉛から選択される少なくとも要素を含む。
ステップ（ａ）は、特に、キャビティ１１の輪郭を区切るためのマスキングステップ、及びエッチングステップを含むことができる。
マスキングステップは、ハードマスク、特に二酸化ケイ素マスクの形成を伴う可能性がある。
エッチングステップは、ドライエッチング（例えば、プラズマを含むエッチング）又はウェットエッチングを含むことができる。
この方法はまた、第１の輪郭を形成するステップ（ａ１）を含む。
「第１の輪郭」とは、それが形成される支持体の面に対して凹んだ１つ又は複数の構造によって形成される経路、有利には閉じた経路を指す。第１の輪郭は、特に構造によって規定された幅Ｌを有する。
説明全体の輪郭の幅Ｌは、平均の長さに対応する。より具体的には、輪郭を形成するトレンチの側壁は、様々な間隔を有することができる。例えば、これらの壁の一方及び／又は他方は、鋸歯状のプロファイルの輪郭を描いたり、幅の変動を引き起こす不規則性を持ったりする可能性がある。
「リセス」とは、構造が第１の深さｐ１を有していることを指す。
第１の輪郭は、１つ又は複数の有利な連続的な第１のトレンチを含むことができる。
図２１ａ及び図２１ｂは、第１の不連続トレンチによって形成された第１の輪郭を表し、これは、それぞれ、キャビティの配列の片側の近くにある４つの部分を特に含むことができる。
この第１の実施形態の開示の残りの部分は、第１の連続的なトレンチによって形成される第１の輪郭に限定される。
この第１の実施形態によれば、第１のトレンチ２１は、支持基板１０上に形成され、前面１０ａで開く。
特に、第１のトレンチは、キャビティの配列を囲む。
第１のトレンチ２１は、幅Ｌを有し、キャビティ１１の配列から本質的に一定の距離Ｇにある。
言い換えれば、第１のトレンチは、前記配置の輪郭と同じ形状を有する。
説明全体を通して、距離Ｇは、平均距離を表す。より具体的には、第１の輪郭とキャビティの配列との間の距離の変化を観察することができる。
第１のトレンチ２１は、有利には深さｐに等しい第１の深さｐ１を有する。
有利には、ステップ（ａ１）及びステップ（ａ）が同時に実行される。
本発明の好ましい実施形態によれば、距離Ｇは、ｂの５分の１（ｂ／５）と５ｂ（５×ｂ）との間であり、有利には、ｂの半分（０．５×ｂ）と２ｂ（２×ｂ）との間であり、より有利には、０．９×ｂと１．１×ｂとの間である。
本発明による方法はまた、各キャビティ１１を封止する膜１９を形成するステップ（ｂ）を含む。
膜１９を形成するステップ（ｂ）は、特に、支持基板１０の前面１０ａ及び第１のトレンチ２１（図７ｂ、図７ｃ、図８ａ、図８ｂ及び図８ｃ）上に封止フィルム１６を移すことを含む。
より具体的には、移すことは、封止フィルム１６の封止面１６ａを前面１０ａと組み立てることを含む。
換言すれば、封止フィルム１６は、第１のトレンチ２１及びキャビティ１１を密閉する。
したがって、膜１９は、キャビティ１１の上に吊るされている。
封止フィルム１６は、半導体材料を含むことができ、有利には、半導体材料は、シリコン、ゲルマニウム、シリコン及びゲルマニウム合金、リン化インジウム、ＩＩＩ－Ｖ族半導体ヒ化物、ＩＩＩ－Ｖ族半導体リン化物、又は、ＩＩＩ－Ｖ族半導体窒化物、シリコンカーバイドから選択される少なくとも要素を含む。
封止フィルム１６は、金属材料を含むことができ、有利には、金属材料は、アルミニウム、銅、チタン、タングステン、タングステンシリサイド、金から選択される少なくとも要素を含む。
封止フィルム１６は、絶縁材料を含むことができ、有利には、絶縁材料は、二酸化ケイ素、窒化ケイ素から選択される少なくとも要素を含む。
封止フィルム１６は、圧電材料を含み、有利には、圧電材料は、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、亜鉛及びタンタル酸鉛から選択される少なくとも要素を含む。
封止フィルム１６はまた、層のスタック、特にＬＴＯ及びＳｉのスタックを含むことができる。
封止フィルムを移すことは、特に、ドナー基板１７と呼ばれる基板を前面１０ａに結合するステップ（ｂ１）、及び、封止フィルム１６を形成する前記基板の第２の部分のみを保持するようにドナー基板１７の、ハンドル基板１７ａと呼ばれる第１の部分を除去するステップ（ｂ２）を含むことができる（図７ｂ及び図８ａ）。
結合ステップ（ｂ１）が分子（又は直接）結合又は熱圧着結合又は共晶結合を含み得ることが理解される。
結合ステップ（ｂ１）はまた、真空又は制御された雰囲気中で、特に封止フィルム１６を使用して封止されたキャビティ１１に所定のガス及び圧力を印加するために実施することができる。
より一般的には、当業者に知られている任意の結合方法を、本発明の範囲内で使用することができる。
この第１の実施形態の第１の代替実施形態によれば、ステップ（ｂ２）は、薄化ステップ（図７ａから図７ｃ）を含むことができる。
薄化ステップは、特に、ウェットエッチング、ドライエッチング又は機械的摩耗（研削）を含むことができる。
例えば、シリコンを含むハンドル基板１７ａは、ＫＯＨ又はＴＭＡＨ溶液を用いた湿式プロセスを使用してエッチングすることができる。
特に有利に、この第１の実施形態の範囲内で、ドナー基板１７は、ハンドル基板１７ａと封止フィルム１６との間に挿入された中間層１７ｃを含む。
中間層１７ｃは、特に、封止フィルム１６に対してエッチングに面する選択性を有する。したがって、封止フィルム１６の厚さが２０μｍ未満、又は１０μｍ、例えば５μｍに等しいと考えることが可能である。
この代替案によれば、ドナー基板１７は、特に、シリコンオンインシュレータ（ＳＯＩ）基板であり得、絶縁層は、中間層である。ＳＯＩ基板のシリコン層は、有利に強くドープされている。障壁層は、摩耗又は選択的化学エッチングステップを使用してエッチングすることができる。
第１の実施形態の第２の代替実施形態によれば、ステップ（ｂ１）の前に、ドナー基板内の封止フィルムを区切る脆化領域１７ｄを形成するステップを行うことができる。脆化領域は、特に、熱処理及び／又は機械的作用の影響下で、ステップ（ｂ２）の実行中にドナー基板１７の破壊が起こり易い領域である（図８ａから図８ｃ）。
脆化領域１７ｄは、アモルファス化された領域又は注入領域、特に水素原子が注入された領域であり得る。
考慮される代替の実施形態に関係なく、ステップ（ａ１）はまた、少なくとも第２の輪郭３１の形成を含むことができる。第２の輪郭は、第１の輪郭２１のように、有利には連続的な第２のトレンチを特に含むことができる。
第２のトレンチ３１は、第１のトレンチ２１から本質的に一定の距離にある全ての点で有利には第１のトレンチ２１の周りに、例えば閉じた輪郭を形成する（図１０ａ及び図１０ｂ）。
第２の深さｐ２と呼ばれる少なくとも第２のトレンチ３１の深さは、深さｐに等しくなり得る。
第１のトレンチ２１及び少なくとも第２のトレンチ３１は、１つ又は複数の相互接続チャネル４０によって連結することができる。特に、１つ又は複数の相互接続チャネルは、それぞれ、第１のトレンチ及び第２のトレンチの２つの隣接する角部を連結することができる（図１０ｂ）。
特に有利なことに、ステップ（ｂ）の間に移された封止フィルムはまた、少なくとも第２のトレンチを封止する。
第１のトレンチ２１、及び任意に少なくとも第２のトレンチ３１を考慮すると、マトリックス配列の中心と縁部との間に観察され易い膜の変形に関して不均一性を低減することが可能になる。
特に、本発明者らは、距離Ｇが、第１の輪郭２１によって外接される膜の撓みの均一性に直接影響を与えることを実証した。特に、キャビティを封止した後、より具体的には熱処理中に、種は結合界面で拡散し易い。この点で、キャビティは、リザーバーとして機能することができる。さらに、キャビティを取り巻く結合表面積が大きいほど、移された膜の変形が大きくなる。換言すれば、距離Ｇは、統合の制約（その後の接触など）、アレイのキャビティを分離する距離ｂ、及び、求められる均一性に従って規定することができる。したがって、ｂに近い距離Ｇは、膜の変形のより良い均一性を得るのを可能にするであろう。一方、距離Ｇがｂより大きいことを考慮すると、有益な効果は殆ど又は全くない。図２２は、これを完全に示す。後者は、間隔ｂに応じた平均膜変形（縦軸の「ｎｍ」）をグラフで表したものである。この点で、間隔ｂとともに変形が増加することは注目に値する。
さらに、図１１ａ及び図１１ｂは、光学顕微鏡を使用して得られた画像であり、膜がない場合に観察される変形に関連して、膜の変形に対する第１のトレンチ２１の効果を観察することを可能にする。
これらの図の比較は、膜の変形の不均一性に対する第１のトレンチ２１の有益な効果を明確に明らかにしている。特に、第１のトレンチは、膜の変形の不均一性を低減することを可能にする。
同じ結論につながる図１２ａ及び図１２ｂは、それぞれ図１１ａ及び図１１ｂに関連する領域の光干渉法を使用した測定を表す。特に、膜の変形の振幅は、図１２ｂの１つの膜から別の膜へと遥かに均一である。
本発明による方法はまた、第１のトレンチ及び／又は少なくとも第２のトレンチと重なる封止フィルムの部分を除去する、ステップ（ｂ）の後に実行されるステップ（ｃ）を含むことができる。
言い換えれば、ステップ（ｃ）の後、封止フィルムは、キャビティ上に保持され、第１のトレンチ及び／又は少なくとも第２のトレンチで除去される。
この除去ステップ（ｃ）は、ウェットエッチング又はドライエッチングを含むことができる。
図１３ａ、図１３ｂ、図１４ａ、図１４ｂ及び図１５は、本発明の第２の実施形態の第１の態様による、キャビティを封止するための方法の様々なステップを示している。
第２の製造実施形態は、この点に関して、第１の輪郭２１、及び考慮される場合には第２の輪郭３１が封止フィルム１６に形成されるという点で第１の実施形態とは異なる。特に、第１の輪郭２１は、以下、本開示において第１のトレンチに限定される。
この第２の実施形態の第１の態様は、図１３ａ、図１３ｂ、図１４ａ、図１４ｂ及び図１５に示されている。
より具体的には、図１３ａ及び図１３ｂに示される方法は、第１の実施形態の第１の代替実施形態の用語を使用するが、図１４ａ及び図１４ｂに示される方法は、第１の実施形態の第２の代替実施形態の用語を使用する。
図１３ａ及び図１４ａは、第１の輪郭２１が形成される面（封止面１６ａ）上のドナー基板１７を表す。
この代替実施形態によれば、第１の輪郭２１は、封止フィルムの厚さよりも浅い第１の深さを有する。
次に、キャビティ１１の配列が形成される支持基板１０は、ドナー基板１７（図１３ｂ及び図１４ｂ）と組み立てられる。
図１５に示されるステップ（ｂ）の後、キャビティ１１の配列は、第１のトレンチ２１によって外接される。
想定される実施形態又は代替実施形態に関係なく、「外接」とは、前面上の第１のトレンチの突起がキャビティの配列を取り囲むことを意味する。
第１のトレンチ２１を露出させるように、封止フィルム１６を薄化することが可能である。
この第２の実施形態の第２の代替実施形態は、図１６ａ、図１６ｂ、図１７ａ、図１７ｂ及び図１８に示されている。
この第２の代替実施形態によれば、第１のトレンチ２１は、移すステップの後に、前記第１のトレンチ２１が外部環境に晒されるように、封止フィルムの厚さよりも深い深さを有する（図２１）。
図１６ａ及び図１６ｂに示される方法は、第１の実施形態の第１の代替実施形態の用語を使用するが、図１７ａ及び図１７ｂに示される方法は、第１の実施形態の第２の代替実施形態の用語を使用する。
図１６ａ及び図１７ａは、第１の輪郭２１が形成される面（封止面１６ａ）上のドナー基板１７を表す。
次に、キャビティ１１の配列が形成される支持基板１０は、ドナー基板１７（図１６ｂ及び図１７ｂ）と組み立てられる。
図１９ａ、図１９ｂ、図２０は、本発明の第２の実施形態の第３の態様による、キャビティを封止するための方法の様々なステップを示している。
この第３の態様によれば、第１のトレンチの深さは、封止フィルム１６の厚さよりも大きい。
特に、図１９ａ及び図１９ｂに示される方法のステップは、図１６ａ及び図１６ｂに示される方法の用語を使用する。第１のトレンチ及び／又は少なくとも第２のトレンチを考慮することにより、封止フィルムを移すときに起こり易い膜の変形を減衰させることが可能になり、したがって、変形の不均一性も低減される。
本発明による方法は、ＭＥＭＳ、特に、それぞれが膜／キャビティ対によって形成された共振器を含むＭＥＭＳを製造するために有利に使用される。
膜によって支えられる変形を減らすことは、共振器マトリックス配列の結合された品質係数の増加をもたらし、したがって、従来技術から知られる配列よりも遥かに感度の高い容量性超音波変換器（ｃＭＵＴ又は容量性マイクロマシン超音波変換器）のマトリックス配列を製造することを可能にする。
本発明による方法はまた、キャビティと重なる封止層を剥離することができる取り外し可能な基板を製造するために使用することができる。受容基板と封止膜との間の剥離を伴うエネルギーは、マトリックス配列及びキャビティの寸法特性に従って調整することができる。
想定される用途に関係なく、本発明による方法は、後続の技術的ステップ（フォトリソグラフィ、ボンディング、エッチング、フィルム堆積ステップなど）を実行することを可能にする。
最終的に、第１の輪郭及び／又は第２の輪郭が、前面１０ａ及び封止面１６ａの両方に形成され得ることが理解される。
本発明はまた、複数の膜１９を使用して封止された複数のキャビティ１１を備えたデバイスに関し、
このデバイスは、
（ａ）支持基板１０の前面１０ａ又は封止フィルムの封止面に開口する複数のキャビティ１１であって、キャビティ１１が、有利にはマトリックスに配列され、深さｐ、特徴寸法ａを有し、間隔ｂだけ離間されている、複数のキャビティと、
（ｂ）その封止面を使用して前面１０ａと組み立てられた封止フィルム１６によって形成された、キャビティ１１の各々を封止する複数の膜１９と、
を備え、
このデバイスは、前面１０ａ及び封止面の一方及び／又は他方に幅Ｌの第１の輪郭を含み、
第１の輪郭は、有利には連続的な第１のトレンチ２１を含み、
複数のキャビティ１１は、第１の輪郭によって外接され、前記第１の輪郭が、複数のキャビティから有利に本質的に一定の距離Ｇにあり、ｂの５分の１（ｂ／５）と５ｂ（５×ｂ）との間、有利にはｂの半分（０．５×ｂ）と２ｂ（２×ｂ）との間、より有利には０．９×ｂと１．１×ｂとの間にあるように配置される。
１０ 支持基板
１０ａ 前面
１１ キャビティ
１６ 封止フィルム
１６ａ 封止面
１７ ドナー基板
１７ａ ハンドル基板
１７ｃ 中間層
１７ｄ 脆化領域
１９ 膜
２１ 第１のトレンチ
３１ 第２のトレンチ
４０ 相互接続チャネル

Claims (19)

  1. 複数の膜（１９）を使用して複数のキャビティ（１１）を封止する方法であって、
    前記方法が、
    （ａ）支持基板（１０）の前面（１０ａ）又は封止フィルム（１６）の封止面（１６ａ）に開口する複数のキャビティ（１１）を形成するステップであって、前記キャビティ（１１）が、有利にはマトリックスに配列され、深さｐ、特徴寸法ａを有し、間隔ｂによって離間されている、複数のキャビティ（１１）を形成するステップと、
    （ｂ）前記前面（１０ａ）と重なる前記封止フィルム（１６）を移すことによって、前記複数の膜（１９）を形成し、前記キャビティ（１１）の各々を封止するステップであって、前記移すことが、前記前面（１０ａ）と前記封止面（１６ａ）を組み立てることを含む、前記キャビティ（１１）の各々を封止するステップと、
    を含み、
    前記方法が、ステップ（ｂ）の前に実行され、前記前面（１０ａ）及び前記封止面（１６ａ）の一方及び／又は他方に第１の輪郭を形成するステップ（ａ１）を含み、前記第１の輪郭が、幅Ｌ及び第１の深さｐ１を有する、有利には連続する第１のトレンチ（２１）を含み、前記第１の輪郭の形成が、ステップ（ｂ）の後に前記複数のキャビティ（１１）が前記第１の輪郭によって外接されるように実行され、前記第１の輪郭が、ｂの５分の１と５ｂとの間、有利にはｂの半分と２ｂとの間、より有利には０．９×ｂと１．１×ｂとの間の、前記複数のキャビティから有利に本質的に一定の距離Ｇにあることを特徴とする、複数のキャビティ（１１）を封止する方法。
  2. 前記幅Ｌが、ａの５分の１と５ａとの間、有利にはａの半分と２ａとの間、より有利には０．９×ａと１．１×ａとの間である、請求項１に記載の方法。
  3. 前記キャビティ（１１）が、正方形、円形又は多角形であり、特に六角形である、請求項１又は２に記載の方法。
  4. 前記第１の輪郭が前記前面に形成され、前記ステップ（ｂ）の後に、前記第１の輪郭を明らかにするために前記封止フィルム（１６）を部分的に除去するステップ（ｃ）が続き、前記部分的な除去が、前記第１の輪郭によって外接された前記封止フィルム（１６）の部分を保持する、請求項１から３の何れか一項に記載の方法。
  5. 前記第１の輪郭が前記封止面に形成され、前記第１の深さｐ１が前記封止フィルムの厚さ未満である、請求項１から４の何れか一項に記載の方法。
  6. 前記第１の輪郭が前記封止面に形成され、前記第１の深さｐ１が、前記ステップ（ｂ）の後に前記第１の輪郭が外部環境に晒されるように、前記封止フィルムの厚さ以上である、請求項１から３の何れか一項に記載の方法。
  7. ステップ（ａ１）がまた、前記前面（１０ａ）及び前記封止面（１６ａ）の一方及び／又は他方に少なくとも第２の輪郭を形成することも含み、これが、前記第１の輪郭から本質的に一定の距離にある、有利には全ての点で前記第１のトレンチ（２１）の周りの第２のトレンチ（３１）を含む、請求項１から６の何れか一項に記載の方法。
  8. 前記第１の輪郭及び前記少なくとも第２の輪郭が、１つ又は複数の相互接続チャネル（４０）によって連結され、有利には、前記１つ又は複数の相互接続チャネル（４０）が、前記第１の輪郭及び前記第２の輪郭の２つの隣接する角部をそれぞれ連結する、請求項７に記載の方法。
  9. 前記移すステップ（ｂ）が、ドナー基板（１７）を前記支持基板（１０）と結合するステップ（ｂ１）を含み、前記ドナー基板（１７）が、ハンドル基板（１７ａ）に載る前記封止フィルム（１６）を備え、続いて、前記ハンドル基板（１７ａ）を除去するステップ（ｂ２）が続く、請求項１から８の何れか一項に記載の方法。
  10. ステップ（ｂ２）が、機械的及び／又は化学的摩耗によるエッチングを含む、請求項９に記載の方法。
  11. 前記ドナー基板（１７）が、前記ハンドル基板（１７ａ）と前記封止フィルム（１６）との間に挿入された中間層（１７ｃ）を含み、前記中間層（１７ｃ）が、前記封止フィルム（１６）及び前記ハンドル基板（１７ａ）に対してエッチング選択性を有する、請求項１０に記載の方法。
  12. 前記ドナー基板（１７）が、前記封止フィルム（１６）を区切る脆化領域（１７ｄ）を含み、機械的応力及び／又は熱処理を加えることによって破壊するように構成される、請求項９に記載の方法。
  13. 前記脆化領域（１７ｄ）が、種の注入によって得られる、請求項１２に記載の方法。
  14. 前記封止フィルム（１６）が半導体材料を含み、有利には、前記半導体材料が、シリコン、ゲルマニウム、シリコン及びゲルマニウム合金、リン化インジウム、ＩＩＩ－Ｖ族半導体ヒ化物、ＩＩＩ－Ｖ族半導体リン化物、又は、ＩＩＩ－Ｖ族半導体窒化物、シリコンカーバイドから選択される少なくとも要素を含む、請求項１から１３の何れか一項に記載の方法。
  15. 前記封止フィルム（１６）が金属材料を含み、有利には、前記金属材料が、アルミニウム、銅、チタン、タングステン、タングステンシリサイド、金から選択される少なくとも要素を含む、請求項１から１３の何れか一項に記載の方法。
  16. 前記封止フィルム（１６）が絶縁材料を含み、有利には、前記絶縁材料が、二酸化ケイ素、窒化ケイ素から選択される少なくとも要素を含む、請求項１から１３の何れか一項に記載の方法。
  17. 前記封止フィルム（１６）が圧電材料を含み、有利には、前記圧電材料が、タンタル酸リチウム、ニオブ酸リチウム、窒化アルミニウム、酸化亜鉛、亜鉛及びタンタル酸鉛から選択される少なくとも要素を含む、請求項１から１３の何れか一項に記載の方法。
  18. 微小電気機械システムを製造するための、請求項１から１７の何れか一項に記載の方法の使用。
  19. 複数の膜（１９）を使用して封止された複数のキャビティ（１１）を備えたデバイスであって、
    前記デバイスが、
    （ａ）支持基板（１０）の前面（１０ａ）又は封止フィルムの封止面に開口する複数のキャビティ（１１）であって、前記キャビティ（１１）が、有利にはマトリックスに配列され、深さｐ、特徴寸法ａを有し、間隔ｂだけ離間されている、複数のキャビティ（１１）と、
    （ｂ）その封止面を使用して前記前面（１０ａ）と組み立てられた前記封止フィルム（１６）によって形成された、前記キャビティ（１１）の各々を封止する複数の膜（１９）と、
    を備え、
    前記デバイスが、前記前面（１０ａ）及び前記封止面の一方及び／又は他方に幅Ｌの第１の輪郭を含み、前記第１の輪郭が、第１のトレンチ（２１）を含み、前記複数のキャビティ（１１）が、前記第１の輪郭によって外接され、前記第１の輪郭が、前記複数のキャビティから有利に本質的に一定の距離Ｇにあり、ｂの５分の１と５ｂとの間、有利にはｂの半分と２ｂとの間、より有利には０．９×ｂと１．１×ｂとの間にあるように配置されることを特徴とする、デバイス。
JP2022511317A 2019-08-21 2020-08-18 膜を使用してキャビティを封止する方法 Pending JP2022545678A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1909318 2019-08-21
FR1909318A FR3100081B1 (fr) 2019-08-21 2019-08-21 Procédé de scellement de cavités par des membranes
PCT/FR2020/051476 WO2021032927A1 (fr) 2019-08-21 2020-08-18 Procédé de scellement de cavités par des membranes

Publications (1)

Publication Number Publication Date
JP2022545678A true JP2022545678A (ja) 2022-10-28

Family

ID=68654748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022511317A Pending JP2022545678A (ja) 2019-08-21 2020-08-18 膜を使用してキャビティを封止する方法

Country Status (5)

Country Link
US (1) US20220298007A1 (ja)
EP (1) EP4017832A1 (ja)
JP (1) JP2022545678A (ja)
FR (1) FR3100081B1 (ja)
WO (1) WO2021032927A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées
US11955374B2 (en) * 2021-08-29 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming SOI substrate
FR3137676A1 (fr) 2022-07-08 2024-01-12 Soitec Procede de fabrication d’une structure comprenant une pluralite de membranes surplombant des cavites

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP5812625B2 (ja) * 2011-02-11 2015-11-17 キヤノン株式会社 静電容量型電気機械変換装置の製造方法

Also Published As

Publication number Publication date
WO2021032927A1 (fr) 2021-02-25
EP4017832A1 (fr) 2022-06-29
FR3100081B1 (fr) 2021-09-10
US20220298007A1 (en) 2022-09-22
FR3100081A1 (fr) 2021-02-26

Similar Documents

Publication Publication Date Title
JP2022545678A (ja) 膜を使用してキャビティを封止する方法
US9458009B2 (en) Semiconductor devices and methods of forming thereof
US8193069B2 (en) Stacked structure and production method thereof
JP6108793B2 (ja) 少なくとも１つの複数の厚さを有する活性部を備える構造を形成するための方法
JP6108792B2 (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
US11978658B2 (en) Method for manufacturing a polysilicon SOI substrate including a cavity
FI3900064T3 (en) METHOD FOR TRANSFERRING SURFACE LAYER OVER CAVITIES
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
JP4081868B2 (ja) 微小装置の製造方法
JP2003115536A (ja) ウェーハアセンブリ内の半導体構成要素およびその製造方法
US9452923B2 (en) Method for manufacturing a micromechanical system comprising a removal of sacrificial material through a hole in a margin region
JP2002270543A (ja) 基板の分割方法
JP6569850B2 (ja) Ｍｅｍｓ製造方法
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
US20220068714A1 (en) Method for transferring a thin layer onto a receiver substrate including cavities and a region devoid of cavities
US20240010491A1 (en) Method for manufacturing a structure comprising a plurality of membranes overlooking cavities
JP2000002610A (ja) 半導体圧力センサ及びその製造方法
JPH01150327A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230706