JP2003115536A - ウェーハアセンブリ内の半導体構成要素およびその製造方法 - Google Patents

ウェーハアセンブリ内の半導体構成要素およびその製造方法

Info

Publication number
JP2003115536A
JP2003115536A JP2002183019A JP2002183019A JP2003115536A JP 2003115536 A JP2003115536 A JP 2003115536A JP 2002183019 A JP2002183019 A JP 2002183019A JP 2002183019 A JP2002183019 A JP 2002183019A JP 2003115536 A JP2003115536 A JP 2003115536A
Authority
JP
Japan
Prior art keywords
semiconductor component
frame
wafer
component
wafer assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002183019A
Other languages
English (en)
Inventor
Stefan Lutter
リュッター ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NanoWorld AG
Original Assignee
NanoWorld AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NanoWorld AG filed Critical NanoWorld AG
Publication of JP2003115536A publication Critical patent/JP2003115536A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00888Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 保持部を介してフレームに接続された半導体
構成要素をフレームから破断分離する際に、裂片発生等
の問題を生じないウエハアセンブリ内の半導体構成要素
の製造方法を提供する。 【解決手段】 各ケースで1個の保持部4によりフレー
ム1に接続されまた同じシリコンウェーハから形成され
るウェーハアセンブリ内の半導体構成要素2が開示され
る。保持部4は各構成要素をフレーム1に一側面で接続
し望ましい破壊点を持つ。望ましい破壊点はV型溝部6
として設計され、その表面は(111)結晶面を形成す
る。本方法に基づいて、保持部4生産のためのパターン
形成はウェーハ背面に、続くV型溝部6の湿式化学異方
性エッチングで生じる。このように保持部4はウェーハ
前面の加工とは独立して生産され、半導体構成要素2が
除去されると、半導体構成要素2が損傷されるどのよう
なリスクもなく定められた破断端部が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェーハアセンブ
リ内の半導体構成要素およびその製造方法であって、こ
こで構成要素が各ケースで1個の保持部によりフレーム
に接続され、また同じシリコンウェーハから形成される
半導体構成要素に関する。本発明はまたこの型のウェー
ハアセンブリ内の半導体構成要素を製造する方法に関す
る。
【0002】
【従来の技術】シリコンウェーハ((100)シリコン
ウェーハ)から半導体構成要素を製造する間、フレーム
およびフレームに構成要素を接続する保持部と共に、個
々の構成要素は単一のシリコンウェーハから生産され
る。保持部は構成要素を横断して伸び両側でフレームに
固設される棒部を含む。その唯一の目的が構成要素をフ
レームに固設するためのものであるこれらの棒部はウェ
ーハ前面を写真平板でパターン形成し、次いで成形のた
めの乾式または湿式化学エッチング工程で製造される。
構成要素とフレームの開放、つまりフレームからの構成
要素の分離はウェーハ前面およびまたはウェーハ背面で
の写真平板パターン形成、次いで成形のための乾式また
は湿式化学エッチング工程により実行される。構成要素
それ自身は次いで棒部が破断するまで構成要素に圧を加
えることでフレームから破断する。選択肢として、棒部
またはウェーハ面から構成要素を回転させてねじり負荷
を与えることにより破断させることができる。
【0003】半導体構成要素を製造する本方法におい
て、棒部はウェーハ前面から製造され、そのため半導体
構成要素について実施される製造および加工工程はすべ
て棒部に使用される製造工程に適応されねばならない。
従って棒部の製造と半導体構成要素の加工との間にはか
なりの相互依存性が存在する。一般に結晶学的に望まし
い破断端部は存在せず、何故ならそれらは追加の工程ス
テップを必要とするからである。従って破断操作の間
に、棒部に形成される再生可能な破断端部は存在せず、
あるいは棒部は半導体構成要素が破断したときには裂片
となり、またこれらの裂片は半導体構成要素に損害を与
える原因ともなる。更なる欠点は棒部の厚みが半導体構
成要素の開放の間に時間制御エッチングにより通常規制
されねばならないことである。
【0004】
【発明が解決しようとする課題】従って本発明の目的
は、前記の欠点を除去する可能な方法を提案することに
基礎を置くものである。
【0005】
【課題を解決するための手段】本発明に従って、この目
的は請求項1記載の特徴を持つウェーハアセンブリ内の
半導体構成要素により、また請求項5記載の特徴を持つ
半導体構成要素を製造する方法により解決される。更な
る有利な構成はこれらの請求項を引用する個々の従属請
求項で与えられる。それらは下記の技術的構成によって
前記課題を解決することができる。
【0006】(1)ウェーハアセンブリ内の半導体構成
要素であって、前記構成要素は各ケースで1個の保持部
によりフレームに接続され、また同じシリコンウェーハ
から形成され、ここで一側面にある保持部4は各構成要
素2をフレーム1に接続しまた望ましい破壊点6を持つ
ことを特徴とするウェーハアセンブリ内の半導体構成要
素。
【0007】(2)前記(1)記載のウェーハアセンブ
リ内の半導体構成要素であって、ここで保持部4がフレ
ーム1と半導体構成要素2の間でフレームの広範囲厚み
部5と溝部6により形成されることを特徴とするウェー
ハアセンブリ内の半導体構成要素。
【0008】(3)前記(2)記載のウェーハアセンブ
リ内の半導体構成要素であって、ここで溝部6がV型に
設計されていることを特徴とするウェーハアセンブリ内
の半導体構成要素。
【0009】(4)前記(3)記載のウェーハアセンブ
リ内の半導体構成要素であって、ここでV型溝部の表面
7が(111)結晶面を形成することを特徴とするウェ
ーハアセンブリ内の半導体構成要素。
【0010】(5)半導体構成要素を製造する一つの方
法であって、ここで前記構成要素は保持部によりフレー
ムと接続されまた同じシリコンウェーハから形成され、
以下に述べるステップ、すなわち各ケースで半導体構成
要素2をフレーム1に接続する一側面での保持部4を持
つウェーハ背面の写真平板パターン形成、フレーム1と
半導体構成要素2の間のエッチング工程による保持部4
での望ましい破壊点の生産、およびウェーハ前面および
または背面の写真平板パターン形成による構成要素2と
フレーム1の開放さらに成形のための次の乾式または湿
式化学エッチングのステップより成ることを特徴とする
ウェーハアセンブリ内の半導体構成要素の製造方法。
【0011】(6)前記(5)記載の方法であって、こ
こで溝部6が望ましい破壊点を持つように生産されるこ
とを特徴とするウェーハアセンブリ内の半導体構成要素
の製造方法。
【0012】(7)前記(6)記載の方法であって、こ
こで溝部6がV型溝部として設計されることを特徴とす
るウェーハアセンブリ内の半導体構成要素の製造方法。
【0013】(8)前記(7)記載の方法であって、こ
こでV型溝部6が湿式化学異方性エッチングで生産され
ることを特徴とするウェーハアセンブリ内の半導体構成
要素の製造方法。
【0014】(9)前記(8)記載の方法であって、こ
こでその表面が(111)結晶面を形成するV型溝部が
エッチングの間に生産されることを特徴とするウェーハ
アセンブリ内の半導体構成要素の製造方法。
【0015】
【発明の実施の形態】本発明に従って、ウェーハアセン
ブリ内の半導体構成要素は個々の構成要素を一側面にあ
るフレームに接続する保持部を持ち、また望ましい破壊
点を持つ。原則として、望ましい破壊点は保持部の領域
で材料を薄くする形態での各種の方法で設計することが
できる。望ましい破壊点はフレームと構成要素の間にあ
り、望ましくはV型設計のものである溝部により有利に
設計することができる。望ましい実施例に従って、V型
溝部の表面は(111)結晶面を形成する。本方法に従
って、単一面を持つ保持部が生産され、各ケースのその
保持部はウェーハ背面の写真平板パターン形成し、次い
でフレームが厚みを増した部分を持つ領域で溝部をエッ
チングすることにより構成要素をフレームに接続する。
構成要素とフレームの開放はウェーハ前面およびまたは
背面を写真平板パターン形成し、次いで成形のために乾
式または湿式化学エッチング工程で実施される。工程配
列が適切な方法で選択されるならば、開放操作は保持部
の製造と同時に起こるであろう。
【0016】望ましい破壊点の生産は原則的には公知の
エッチング操作で行われ、ここで本方法の望ましい構成
に従ってV型溝部が湿式化学異方性エッチングにより生
産される。
【0017】開放と関連して前に述べた方法の3段階の
最後のものは従来の技術で採用されており公知である方
法と一致する。しかし単一面保持部の写真平板パターン
形成はウェーハ背面で生じる。従って保持部の製造はウ
ェーハ表面の加工とは完全に独立している。望ましい構
成に基づくV型溝部の収束結晶(111)面の切断端部
は望ましい破断端部を定義する。構成要素への圧の適用
は構成要素の傾斜に従って望ましい破断端部に沿って半
導体構成要素のフレームからの破断に導く。この結果定
められた破断端部が形成される。シリコン結晶の裂片化
は完全に予防されないまでも大幅に減少される。構成要
素が破断した時に損傷を受ける構成要素のリスクは従っ
て大幅に減少する。
【0018】V型溝部の2面が収束する時、深みエッチ
ングはシリコンの結晶性の故で停止する。従って望まし
い破壊点の厚みについての非常に単純で時間依存制御が
生産の間に達成される。
【0019】原則としては、従来の技術に従って例えば
半導体構成要素の両側面など複数の側面に前記の保持部
を配設することも考えられるが、この場合半導体構成要
素からの破断に関連する前記の利点は前に述べたような
方法ではもはや適用されず、従って半導体構成要素は再
び損傷を受ける可能性がある。
【0020】本方法は費用のかからない方法であり、そ
れはウェーハアセンブリ内の半導体構成要素を製造する
際スクラップを減少させる。
【0021】本発明は下記の例となる実施例と関連し、
添付の図面と共により詳細に説明される。
【0022】図1はフレーム1を持つシリコンウェーハ
(図示されていない)の一部を示し、このフレーム1に
半導体構成要素2が固設される。半導体構成要素2は棒
部3によりフレーム1に接続される。拡大図で見られる
ように、棒部3にフレーム1と半導体構成要素2をある
間隔を置いて接続し、すなわち半導体構成要素2とフレ
ーム1は相互に間隔を置いている。
【0023】図2は図1で示されたものと一致する配列
を示しているが、フレーム1内の半導体構成要素2は本
発明に基づく方法を使用して生じるものとなる。半導体
構成要素2は保持部4により一側面で接続される。この
領域では、保持部4はフレーム1の厚み部5を含み、そ
のため厚み部5は半導体構成要素2に直接隣接する。図
2で示された拡大図から見られるように、残存壁厚が残
るようにシリコンに収束する面であるV型溝部6は保持
部4の厚み部5と半導体構成要素2の間に配設される。
前にも述べた通り、シリコンの結晶性と表面が(11
1)結晶面を形成するという事実により深みエッチング
は停止される。従って望ましい破壊点は定められた方法
で算出することができる。
【0024】図3A乃至3Eは本発明に基づくウェーハ
アセンブリ内の半導体構成要素の製造に伴う個々の工程
ステップを説明する。この特異的な実施例において前面
からの構成要素の加工が完成したものと仮定される。こ
の場合、構成要素の開放は保持部装置の製造と一緒に生
じるであろう。これは構成要素を開放するための追加の
工程は必要ではないことを示している。
【0025】図3Aは(図の上側に一致する)前面で構
成要素の活性面またはセンサが配置される(100)シ
リコンウェーハ11を示す。このシリコンウェーハ11
はその両側を被覆層12で被覆される。この被覆層12
は、例えば酸化で生産された酸化ケイ素層または真空蒸
着により生産された窒化ケイ素層である。一般にこれら
は異方性シリコンエッチングのためにエッチングマスク
として作用するのに適した層でなければならない。
【0026】次いで図3Bで示されるように、感光性防
食材13がシリコンウェーハ11の背面に適用される。
保持部4の製造のためのマスクは写真平板パターン形成
によりこの防食材13に移される。次いで防食材13は
ウェーハ前面7を保持するために前面7に適用される
が、この防食材13はパターン形成されない。ウェーハ
背面8に適用される防食材からの異なった防食材を使用
することもできる。
【0027】図3Cは次の段階、すなわち感光性防食材
13に移されたマスク構造が湿式または乾式化学エッチ
ング法によりウェーハ背面8の被覆層12に移されるこ
とを示す。もし被覆層が酸化ケイ素または窒化ケイ素よ
り成るならば、これは希フッ化水素酸でのエッチングに
より達成することができる。
【0028】次いで感光性防食材13はシリコンウェー
ハ11の両面から再び除去される。これは例えばアセト
ンなどの溶媒を使って行われる。防食材の残渣を完全に
除去するためには、硫酸と過酸化水素の加熱混合物内で
行うことも可能である。希釈加熱過酸化カリウム溶液内
で例えば生じる次の異方性シリコンエッチングステップ
では、シリコンウェーハ11にエッチングされるV型溝
部6を生じる。このV型溝部6の境界面はシリコンの
(111)結晶面を形成する。深みエッチングは2個の
(111)結晶面が出会う時に自動的に停止する。これ
は図3Dで示される。
【0029】図3Eは異方性シリコンエッチングが終結
した後のシリコンウェーハ11の背面の平面図を示す。
本発明に基づく保持部4を製造するために必要とされる
エッチングマスク12の形状はこの図3Eから見ること
ができる。ウェーハ前面7に位置するエッチングマスク
は本図では図示されていない。
【0030】最後にシリコンウェーハ11の前面および
背面にあるエッチングマスク12は再び除去される。も
しこれらの被覆層が酸化ケイ素または窒化ケイ素より成
る場合には、これは希フッ化水素酸でのエッチングによ
り再び起こることができる。十分な長さでのシリコンエ
ッチングステップが行われるとすれば、構成要素2とフ
レーム1の間の接触は生産されたフレーム1の厚み部5
の領域でのみ残るであろう。さもなければ、構成要素2
はフレーム1から完全に分離される(図2を参照された
い)。
【0031】
【発明の効果】本発明に基づき費用のかからない改良さ
れたウェーハアセンブリ内の半導体構成要素とその製造
方法が提供される。
【図面の簡単な説明】
【図1】 従来の技術に基づくウェーハアセンブリ内の
半導体構成要素を示す平面図
【図2】 本発明に基づくウェーハアセンブリ内の半導
体構成要素を示す平面図
【図3A】 本目的に必要とされる個別工程ステップを
含む本発明に基づくウェーハアセンブリ内の半導体構成
要素の保持部の製造のための実施例を示す図
【図3B】 本目的に必要とされる個別工程ステップを
含む本発明に基づくウェーハアセンブリ内の半導体構成
要素の保持部の製造のための実施例を示す図
【図3C】 本目的に必要とされる個別工程ステップを
含む本発明に基づくウェーハアセンブリ内の半導体構成
要素の保持部の製造のための実施例を示す図
【図3D】 本目的に必要とされる個別工程ステップを
含む本発明に基づくウェーハアセンブリ内の半導体構成
要素の保持部の製造のための実施例を示す図
【図3E】 本目的に必要とされる個別工程ステップを
含む本発明に基づくウェーハアセンブリ内の半導体構成
要素の保持部の製造のための実施例を示す図
【符号の説明】
1 フレーム 2 半導体構成要素 3 棒部 4 保持部 5 厚み部 6 V型溝部 7 ウェーハ前面 8 ウェーハ背面 11 シリコンウェーハ 12 エッチングマスク、被覆層 13 感光性防食材

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ウェーハアセンブリ内の半導体構成要素
    であって、前記構成要素は各ケースで1の保持部により
    フレームに接続され、また同じシリコンウェーハから形
    成され、ここで一側面にある保持部4は各構成要素2を
    フレーム1に接続しまた望ましい破壊点6を持つことを
    特徴とするウェーハアセンブリ内の半導体構成要素。
  2. 【請求項2】 請求項1記載のウェーハアセンブリ内の
    半導体構成要素であって、ここで保持部4がフレーム1
    と半導体構成要素2の間でフレームの広範囲厚み部5と
    溝部6により形成されることを特徴とするウェーハアセ
    ンブリ内の半導体構成要素。
  3. 【請求項3】 請求項2記載のウェーハアセンブリ内の
    半導体構成要素であって、ここで溝部6がV型に設計さ
    れていることを特徴とするウェーハアセンブリ内の半導
    体構成要素。
  4. 【請求項4】 請求項3記載のウェーハアセンブリ内の
    半導体構成要素であって、ここでV型溝部の表面7が
    (111)結晶面を形成することを特徴とするウェーハ
    アセンブリ内の半導体構成要素。
  5. 【請求項5】 半導体構成要素を製造する一つの方法で
    あって、ここで前記構成要素は保持部によりフレームと
    接続されまた同じシリコンウェーハから形成され、以下
    に述べるステップ、すなわち各ケースで半導体構成要素
    2をフレーム1に接続する一側面での保持部4を持つウ
    ェーハ背面の写真平板パターン形成、フレーム1と半導
    体構成要素2の間のエッチング工程による保持部4での
    望ましい破壊点の生産、およびウェーハ前面およびまた
    は背面の写真平板パターン形成による構成要素2とフレ
    ーム1の開放さらに成形のための次の乾式または湿式化
    学エッチングのステップより成ることを特徴とするウェ
    ーハアセンブリ内の半導体構成要素の製造方法。
  6. 【請求項6】 請求項5記載の方法であって、ここで溝
    部6が望ましい破壊点を持つように生産されることを特
    徴とするウェーハアセンブリ内の半導体構成要素の製造
    方法。
  7. 【請求項7】 請求項6記載の方法であって、ここで溝
    部6がV型溝部として設計されることを特徴とするウェ
    ーハアセンブリ内の半導体構成要素の製造方法。
  8. 【請求項8】 請求項7記載の方法であって、ここでV
    型溝部6が湿式化学異方性エッチングで生産されること
    を特徴とするウェーハアセンブリ内の半導体構成要素の
    製造方法。
  9. 【請求項9】 請求項8記載の方法であって、ここでそ
    の表面が(111)結晶面を形成するV型溝部がエッチ
    ングの間に生産されることを特徴とするウェーハアセン
    ブリ内の半導体構成要素の製造方法。
JP2002183019A 2001-06-22 2002-06-24 ウェーハアセンブリ内の半導体構成要素およびその製造方法 Pending JP2003115536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01115136.2 2001-06-22
EP01115136A EP1270504B1 (de) 2001-06-22 2001-06-22 Halbleiterbauelemente in einem Waferverbund

Publications (1)

Publication Number Publication Date
JP2003115536A true JP2003115536A (ja) 2003-04-18

Family

ID=8177787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183019A Pending JP2003115536A (ja) 2001-06-22 2002-06-24 ウェーハアセンブリ内の半導体構成要素およびその製造方法

Country Status (4)

Country Link
US (2) US6780767B2 (ja)
EP (1) EP1270504B1 (ja)
JP (1) JP2003115536A (ja)
DE (1) DE50102415D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863364B1 (ko) 2005-09-26 2008-10-13 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Wlp의 패키지 분리방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123330A (ja) * 2005-10-25 2007-05-17 Fujitsu Ltd 半導体装置の製造方法
DE102006013419B4 (de) * 2006-03-14 2008-05-29 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung
KR101116993B1 (ko) 2006-03-14 2012-03-15 인스티투트 퓌어 미크로엘렉트로닉 슈투트가르트 집적 회로의 제조 방법
US7884445B2 (en) * 2006-11-22 2011-02-08 Applied Nanostructures, Inc. Semiconductor device in wafer assembly
US8307461B2 (en) 2011-01-20 2012-11-06 Primenano, Inc. Fabrication of a microcantilever microwave probe
EP2794463B1 (fr) * 2011-12-22 2017-03-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Methode de liberation d'une piece micromecanique et piece micromecanique comprenant des attaches sacrificielles
EP2801830B1 (de) 2013-05-08 2016-11-30 NanoWorld AG Waferverbund mit Sonden für ein Rasterkraftmikroskop
CH709082B1 (fr) 2013-12-20 2018-12-14 Rolex Sa Procédé de fabrication d'un composant horloger.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670092A (en) * 1986-04-18 1987-06-02 Rockwell International Corporation Method of fabricating a cantilever beam for a monolithic accelerometer
JPH04102066A (ja) * 1990-08-20 1992-04-03 Mitsubishi Electric Corp 加速度センサ及びその製造方法
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
DE19734530B4 (de) * 1996-08-09 2008-04-24 Denso Corp., Kariya Halbleiterbeschleunigungssensor
JPH11186565A (ja) * 1997-12-25 1999-07-09 Japan Aviation Electron Ind Ltd 半導体加速度センサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863364B1 (ko) 2005-09-26 2008-10-13 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Wlp의 패키지 분리방법

Also Published As

Publication number Publication date
US20020197862A1 (en) 2002-12-26
DE50102415D1 (de) 2004-07-01
EP1270504B1 (de) 2004-05-26
EP1270504A1 (de) 2003-01-02
US6780767B2 (en) 2004-08-24
US20040207063A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
JP4083841B2 (ja) 半導体素子のパッケージング方法
JP3127002B2 (ja) 大型および小型の構造体を製作するための低温、片面、複数ステップによるエッチング工程
WO2003049201A1 (en) Method of making thin silicon sheets for solar cells
US7605015B2 (en) Process for the singulation of integrated devices in thin semiconductor chips
EP2019081B1 (en) Boron doped shell for MEMS device
JP2003115536A (ja) ウェーハアセンブリ内の半導体構成要素およびその製造方法
US6719914B2 (en) Method of manufacturing piezoelectric device using direct bonded quartz plate
US5827756A (en) Method of manufacturing semiconductor device
US20020197873A1 (en) Method for improved die release of a semiconductor device from a wafer
KR20210104823A (ko) 캐비티에 걸쳐 있는 멤브레인을 포함하는 장치를 제작하는 방법
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
JP2004363517A (ja) 半導体ウェハのチップ化方法
JP2002299196A (ja) 半導体製造用基板
JPH10284771A (ja) 微小装置の製造方法および微小装置
JP2855639B2 (ja) 半導体装置の製造方法
JP2002270543A (ja) 基板の分割方法
CN113548636B (zh) Mems驱动器件及其形成方法
JP2004353070A (ja) 構造体の製造方法
JPS59132141A (ja) 半導体装置の製造方法
JP2021028951A (ja) ウェハ状の半導体装置および半導体装置の製造方法
JP2003326499A (ja) 半導体デバイス及びその製造方法
JPH11163119A (ja) 半導体装置の製造方法
JP2000091272A (ja) 半導体圧力センサ用台座及びその製造方法
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
JPS60189235A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130