JP2003326499A - 半導体デバイス及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板の裏面１ｂから表面１ａ側に貫通
孔を形成し、基板表面の所望の位置に所望の大きさの開
口を形成する。 【解決手段】 半導体基板１に１μｍ程度の幅の溝状ガ
イド２を形成する（Ａ）。ガイド２周辺に格子欠陥１２
を導入し（Ｂ）、ガイド２を覆う表面膜３上に集積回路
４などを形成する（Ｃ、Ｄ）。その後、裏面からエッチ
ングによりガイド１１の先端まで貫通孔１４を形成し
(E)、次いで異方性エッチングにより貫通孔１４を表面
まで貫通させる（Ｆ）。貫通孔１４に残留する表面膜３
の一部を除去し（Ｇ）、貫通孔１４の幅を所望の幅まで
エッチングにより広げる（Ｈ）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイス、
なかでも半導体デバイス及びその製造方法に関する。

【０００２】

【従来の技術】従来から、シリコンなどの半導体材料を
利用したマイクロマシン技術が提供されている。このマ
イクロマシン技術を用いたデバイスとしては、各種セン
サ、マイクロアクチュエータ、マイクロポンプやバルブ
などの流体制御デバイスなどが挙げられる。このような
デバイスは、一般的には、半導体基板の表面に絶縁膜や
金属パターンを用いて立体的な構造物が形成される。

【０００３】

【発明が解決しようとする課題】図１０は、マイクロポ
ンプの構造及びその動作原理を示す説明図である。同図
（ａ）は吐出モードのマイクロポンプを示す説明図、同
図（ｂ）は吐出モードのマイクロポンプを示す説明図、
同図（ｃ）はマイクロポンプのバルブ、入口及び出口の
平面図、同図（ｄ）はバルブの拡大図である。マイクロ
ポンプは、仕切板６２が形成された耐熱ガラス板６１
と、バルブ７２ａ，７２ｂ及び貫通孔７３ａ，７３ｂ，
７３ｃ，７３ｄ（貫通孔７３）が形成されたシリコン基
板７１と、耐熱ガラス板６１と反対側のシリコン基板面
に接合された耐熱ガラス板８１とから形成される。耐熱
ガラス板６１の仕切板６２上には、仕切板６２を振動さ
せるためのピエゾアクチュエータ６３が取り付けられて
いる。バルブ７２ａ，７２ｂは、液路となる貫通孔７３
を有するシリコン基板７１上に、液路をふさぐような形
状のポリシリコンでできた円盤状の弁と、片側を基板に
固定され前記弁を支える４本の腕とから形成される（図
１０（ｃ）、（ｄ）参照）。

【０００４】このような構造のマイクロポンプは、ピエ
ゾアクチュエータ６３に電圧を印加することにより動作
する。電圧を印加されたピエゾアクチュエータ６３は、
仕切板６２を押し下げる。これにより圧力室６６内の圧
力が高まり、入口６４側のバルブ７２ａが閉じ、出口６
５側のバルブ７２ｂが開いてそこから液が吐出される
（図１０（ａ）参照）。電圧が切られると、仕切板６２
が元に戻ろうとする。これにより圧力室６６内の圧力が
下がり、出口６５側のバルブ７２ｂが閉じ、入口６４側
のバルブ７２ａが開いて新しい液が圧力室６６に吸入さ
れる（図１０（ｂ）参照）。

【０００５】ところで、このようなマイクロポンプの製
造工程では、バルブ７２ａ，７２ｂをシリコン基板７１
に形成した後、バルブ７２と精密に位置があうように貫
通孔７３ｂ、７３ｄを形成する。また、耐熱ガラス板６
１に形成される液の入口６４や出口６５と精密に位置が
あうように、貫通孔７３ａ、７３ｃを形成する。貫通孔
７３は、シリコン基板７１の両面にマスクを形成してお
き、シリコン基板７１を表面及び裏面から異方性エッチ
ングすることにより形成される。

【０００６】しかし、シリコンなど半導体基板の厚さ
は、例えば６インチ用ウェハの基板であれば約６２５μ
ｍであり、エッチングする深さが深い。そのため、形成
される貫通孔が半導体基板の表面や裏面に貫通するまで
にエッチングの進行方向がずれ、表面の狙った位置に貫
通孔を到達させることが難しい。その原因としては例え
ば以下のことが考えられる。

【０００７】１）貫通孔が貫通すべき表面の位置と、裏
面におけるエッチングの開始位置とのアライメントを画
像処理により行うが、画像処理のずれによりアライメン
トの精度を得ることが難しい。 ２）半導体基板中に存在する格子欠陥のためにエッチン
グの進行方向にずれが生じ、表面の開口位置が狙ってい
た位置からずれてしまう。

【０００８】３）エッチングは温度や湿度によるエッチ
ングスピードの変動が大きく、バッチ処理などを行った
場合、ウェハ間やウェハ面内でのエッチング速度、サイ
ドエッチング量のばらつきを抑えることが難しい。 そのため、貫通孔を形成するにあたり、半導体基板の表
面における開口部の位置及び大きさにマージンを持たせ
た設計にせざるを得ず、半導体デバイスが大きくなり、
製造コストが上昇してしまう。具体的には、６インチ用
シリコン基板を用いて基板表面に幅２０μｍ程度の貫通
孔を形成したい場合でも、製作段階では１００μｍ程度
の開口用スペースを見込んでいる。

【０００９】本発明の課題は、半導体基板の一面に、他
方の面から精度良く貫通孔を形成することにある。本発
明の別の課題は、半導体基板の一面に必要十分な大きさ
の開口を有する貫通孔を他方の面から形成することによ
り、高密度の半導体デバイスを製造及び提供することに
ある。

【００１０】本発明のさらに別の課題は、ウェハや製造
プロセスに関わらず貫通孔を安定して形成することによ
り、安定した品質の半導体デバイスを製造することにあ
る。

【００１１】

【課題を解決するための手段】発明１に係る半導体デバ
イスの製造方法は下記のステップを含む。 ・半導体基板の第１面に溝状または穴状の空間である第
１ガイド部を形成するガイド形成ステップ。 ・前記第１面と反対側の半導体基板の第２面側から前記
第１ガイド部へ向けて前記半導体基板をエッチングし、
前記半導体基板を貫通する貫通孔を形成する貫通孔形成
ステップ。

【００１２】半導体基板表面（第１面）に細い孔、例え
ば幅１μｍの溝を形成し、好ましくは細溝の周囲に格子
欠陥をさらに導入した後、基板の裏面からエッチングに
より貫通孔を形成する。その段階で溝の周囲の格子欠陥
が発生している部分にエッチングが誘導される。そのた
め、細溝をガイドとしてエッチングが急速に進み、溝幅
とほぼ同等の幅を持つ開口部を基板表面に有する貫通孔
が形成される。このようにして形成された半導体デバイ
スは、基板表面の所望の位置に所望の幅を有する貫通孔
が形成されているので、基板表面に高密度に集積回路な
どの機能部を搭載することができる。貫通孔の幅は、必
要に応じてさらにエッチングすることにより目的とする
幅に調整することができる。従って、貫通孔を形成する
際の位置や大きさのずれのためのマージンをとる必要が
なく、高密度で歩留まりの良い半導体チップを製造する
ことができる。

【００１３】発明２に係る半導体デバイスの製造方法は
表面膜形成ステップをさらに含む。表面膜形成ステップ
は、前記半導体基板よりもエッチングレートの速い材料
で、少なくとも前記第１ガイド部を覆う表面膜を、前記
第１面上に形成する。この方法では、細溝を覆う表面膜
を形成する。表面膜上には集積回路などを形成してもよ
い。貫通孔の開口部分や内部に入り込んでいる表面膜
は、前記貫通孔形成ステップにおけるエッチングによ
り、または前記エッチングとは独立なエッチングによ
り、除去することができる。

【００１４】発明３に係る半導体デバイスの製造方法
は、発明１または２において、前記第１ガイド部の周囲
の半導体基板に格子欠陥を導入する欠陥導入ステップを
さらに含んでいる。この方法では、第１ガイド部周辺に
導入された格子欠陥により、第１ガイド部に沿ってエッ
チングが進む。そのために、第１ガイド部の幅程度、例
えば１μｍの開口幅を有する貫通孔を、第１面の目的の
位置に、第２面側からのエッチングで形成することがで
きる。

【００１５】発明４に係る半導体デバイスの製造方法
は、発明２または３において、前記半導体基板はシリコ
ン基板であり、前記表面膜形成ステップではシリコン酸
化膜またはポリシリコンにより前記表面膜を形成する。
とりわけポリシリコンはシリコンに比して高速度でエッ
チング可能なため、第１面における貫通孔の開口位置を
制御しやすい利点がある。

【００１６】発明５に係る半導体デバイスの製造方法
は、発明２または３において、前記表面膜形成ステップ
では、前記表面膜を、ＣＶＤ(Chemical Vapor Depositi
on)により形成する。表面膜をＣＶＤ、例えばプラズマ
ＣＶＤで形成する場合、貫通孔となる部分に形成される
基板の細溝の内部に表面膜が入り込みにくい。そのた
め、第１ガイド部の開口部分だけが表面膜でふさがれ、
第１ガイド部の奥は中空となり、溝全てを表面膜で埋め
た場合に比して表面膜の不要な部分を除去するのが容易
である。

【００１７】発明６に係る半導体デバイスの製造方法
は、発明１〜５のいずれかにおいて、前記貫通孔の幅を
調整する調整ステップをさらに含んでいる。調整ステッ
プにより貫通孔をニーズに応じた幅に調整することがで
きる。発明７に係る半導体デバイスの製造方法は、発明
１〜６のいずれかにおいて、前記貫通孔形成ステップが
以下のステップを含む。 ・異方性エッチングまたは等方性エッチングにより貫通
孔を前記第１ガイド部先端まで形成する第１次エッチン
グステップ。 ・異方性エッチングにより前記貫通孔を前記第１面まで
貫通させる第２次エッチングステップ。

【００１８】まず最初に第１次エッチングを行い、第１
ガイド部の先端までエッチングを行う。これにより、形
成途中の貫通孔がガイド部先端に確実かつ迅速に到達す
る。その後異方性エッチングに切り替えて基板表面まで
貫通孔を貫通させる。第２次エッチングを異方性エッチ
ングで実行することにより、貫通孔の基板表面の開口縁
の厚さを等方性エッチングの場合に比して厚く形成する
ことができる。

【００１９】発明８に係る半導体デバイスの製造方法
は、発明１〜７のいずれかにおいて、前記ガイド形成ス
テップでは、溝状または穴状の空間である第２ガイド部
をさらに形成する。貫通孔形成ステップでは、前記第１
面と反対側の半導体基板の第２面側から前記第１ガイド
部及び前記第２ガイド部へ向けて前記半導体基板をエッ
チングすることにより、前記半導体基板を貫通する貫通
孔を形成する。

【００２０】大きな貫通孔を精度良く形成したい場合に
は、複数のガイド部を形成し、各ガイド部に対応する貫
通孔を形成する。これにより、大きな貫通孔を目的の位
置に目的の大きさで形成することができる。

【００２１】

【発明の実施の形態】＜第１実施形態例＞図１に本発明
の第１実施形態に係る半導体デバイスの基本構造を示
す。この半導体デバイスは、貫通孔１４が形成されたＳ
ｉ、ＧａＡｓ、ＩｎＰなどの半導体基板１と、基板表面
１ａの少なくとも一部に形成された表面膜３とを有して
いる。

【００２２】半導体基板１の表面１ａには、デバイスの
種類に応じ、各種の機能部が形成されている場合がある
（後述する図３（Ｈ）参照）。ここで基板表面１ａと
は、電極や各種素子などの機能部が形成される面をい
う。半導体基板１の表面１ａ及び裏面１ｂには、貫通孔
１４によりそれぞれ開口１０１及び開口１０２が形成さ
れている。開口１０１，１０２の平面形状は、半導体基
板１の表面１ａ上に形成する機能部や貫通孔１４の機能
にもよるが、矩形状、帯状などである。

【００２３】貫通孔１４は、基板裏面１ｂから表面１ａ
に向かうほどその幅を狭くしながら、半導体基板１を貫
通している。貫通孔１４による基板裏面１ｂ上の開口１
０２の幅Ｗ２は、基板表面１ａ上の開口１０１の幅Ｗ１
よりも広い（Ｗ２＞Ｗ１）。後述するように、貫通孔１
４は基板裏面１ｂからのエッチングにより形成され、そ
の基板表面１ａにおける開口１０１近傍はガイドに沿っ
たエッチングにより形成されている。ガイドについては
後述する。

【００２４】次に図２及び図３を参照し、図１に示す半
導体デバイスの製造方法について説明する。ここでは、
一例としてシリコン基板を用いた製造方法について説明
する。まずシリコン基板１の表面上にＳｉＮやＳｉＯ２
などのマスク２を形成し、マスク２を介して基板表面側
から高密度プラズマエッチングなどの手法を用いてＳｉ
エッチングを行い、幅１μｍ程度の溝状または矩形状の
ガイド１１をシリコン基板１に形成する（同図
（Ａ））。ガイド１１の幅が１μｍを超えないようにし
ておくと、後述する表面膜３により容易にガイド１１の
開口を覆うことができるので好ましい。エッチング条件
として、例えばエッチングガスにＳＦ６を用い、異方性
ドライエッチングを行う。ガイド１１の深さは、表面デ
バイスに影響を与えない深さ、例えば５０μｍ程度の深
さで形成する。

【００２５】ついで、ガイド１１内に露出しているシリ
コン基板面に、格子欠陥１２を導入する（同図
（Ｂ））。これは例えば露出しているシリコン基板面
を、Ｎ２ガスまたはＮＨ３ガスにより、高温、例えば１
０００℃で１０分程度窒化処理することにより行う。後
述するように、基板裏面１ｂからエッチングを行う際
に、格子欠陥１２に沿ってガイド１１周辺にエッチング
の進行を導くためである。

【００２６】その後、マスク２を必要に応じて除去し、
シリコン基板１上に平坦な表面膜３をＣＶＤ法または熱
酸化法により形成するとともに、ガイド１１を埋める
（同図（Ｃ））。表面膜３の材料は、エッチャントの選
択によって半導体基板１よりも早いエッチングレートで
エッチング可能な材質が選ばれる。また、表面膜３の材
料は、その上に通常の半導体プロセスで各種素子を形成
可能な材質が好ましい。例えばシリコン基板に対して
は、フッ酸で選択的エッチングが可能であり、その上に
集積回路を形成可能なポリシリコンのＣＶＤ膜やシリコ
ン熱酸化膜を用いて表面膜３を形成することが挙げられ
る。なかでもポリシリコンは、シリコンに比して高速に
選択エッチングが可能なため、後述する表面膜３の除去
処理上好ましい。表面膜３上には集積回路などの機能部
４を形成し、基板裏面１ｂ上にはＳｉＮやＳｉＯ２など
のマスク５を形成する（同図（Ｄ））。機能部４とは、
例えばマイクロポンプに用いられる半導体デバイスであ
れば、バルブを構成する弁、腕、固定リングなどであ
る。

【００２７】さらに、マスク５を介し、基板裏面１ｂか
らアルカリ性ウェットエッチングまたは酸性ウェットエ
ッチングにより第１次エッチングを行い、ガイド１１の
先端まで貫通孔１４を形成する（同図（Ｅ））。エッチ
ングの条件は、貫通孔１４がガイド１１の先端に到達す
るように調整される。例えば、６インチ用シリコン基板
であれば、例えばエッチャントとしてＴＭＡＨ（テトラ
メチルアンモニウムハイドロオキサイド）２２％溶液を
用い、８０℃で１５時間エッチングを行う。

【００２８】第１次エッチングに続き第２次エッチング
を行い、貫通孔１４を基板表面１ａまで到達させる（同
図（Ｆ））。このプロセスにおいて、エッチングはガイ
ド１１の周辺にできた格子欠陥に沿って進行するため、
貫通孔１４はガイド１１に沿って形成され、最終的にガ
イド１１の開口部に到達する。第２次エッチングは、貫
通孔１４の基板表面１ａにおける開口端に厚さを持たせ
るために、異方性ウェットエッチングを行うことが好ま
しい。例えばシリコンの（１１１）面を出したい場合に
はＴＭＡＨ(テトラメチルアンモニウムハイドロオキサ
イド)などを用いて異方性エッチングを行う。エッチン
グ条件は、貫通孔１４が基板表面１ａに到達するように
調整される。

【００２９】その後、貫通孔１４に残留している表面膜
３の一部を、基板裏面１ｂ側から選択的にエッチングし
て除去する（図３（Ｇ））。例えば表面膜３がＣＶＤに
より形成されたＳｉＯ膜や熱酸化膜であれば、貫通孔１
４内に残留している表面膜３の一部をフッ酸などにより
除去することができる。このとき、若干のエッチャント
が基板表面１ａ側に回り込み、貫通孔１４の開口付近の
表面膜３も一部除去される。

【００３０】貫通孔１４内に残った表面膜３の一部を取
り除いた後、さらに裏面から第３次エッチングを行うこ
とにより、貫通孔１４の幅を所望の幅Ｗ１まで広げ、機
能部４が搭載された半導体デバイスを得る（同図
（Ｈ））。第３次エッチングも、第２次エッチングと同
様の理由により異方性ウェットエッチングが好ましい。
エッチング条件は、所望の幅Ｗ１が得られるように調整
される。

【００３１】このようにして得られた半導体デバイス
は、貫通孔１４の基板表面１ａの開口幅Ｗ１が小さく、
また所望の位置に形成されている。具体的には、６イン
チ用のシリコン基板であれば、シリコン基板表面上に約
２０μｍの開口幅を持つ帯状または矩形状の貫通孔１４
を形成することができる。そのため、開口１０１の大き
さのずれや位置のずれのためのマージンを小さくでき、
本デバイスを用いた半導体チップの小型化、高密度化を
促進することができる。また、ウェハやエッチングプロ
セス毎に基板表面１ａの開口１０１の大きさや位置がず
れることを防ぎ、歩留まりを向上させ、本デバイスを用
いた半導体チップの低コスト化を図ることができる。

【００３２】＜その他の実施形態例＞ （Ａ）図４及び図５は、図１に示す半導体デバイスの他
の製造方法を示す。図２及び図３と同様に、シリコン基
板を用いた半導体デバイスを例にとって説明する。まず
図２（Ａ）（Ｂ）と同様にしてシリコン基板１にガイド
１１を形成し、ガイド１１に露出したシリコンを直接窒
化処理してガイド１１の周辺に格子欠陥１２を導入する
（図４（Ａ）（Ｂ））。

【００３３】その後、マスク２を必要に応じて除去し、
シリコン基板１上に平坦な表面膜３をＣＶＤなどにより
形成するとともに、ガイド１１の開口部をふさぐ（同図
（Ｃ））。プラズマＣＶＤなどで形成される表面膜３
は、段差を被覆する性質が減圧ＣＶＤ法や熱酸化膜など
で形成される膜に比して弱いため、ガイド１１の内部ま
で表面膜が入り込みにくい。表面膜３の材料は、前述の
通りである。プラズマＣＶＤを用いる場合、例えばＳｉ
Ｈ₄＋Ｎ₂Ｏ雰囲気中で膜を形成する。その後、前記と同
様に、表面膜３上に集積回路などの機能部４を形成し、
基板裏面１ｂ上にはＳｉＮやＳｉＯ２などのマスク５を
形成する（同図（Ｄ））。さらに、マスク５を介し、基
板裏面１ｂから第１次エッチングを異方性または等方性
エッチングで、その後第２次エッチングを好ましくは異
方性エッチングで前述と同様に行い、ガイド１１の先端
まで貫通孔１４を形成する（同図（Ｅ）（Ｆ））。エッ
チングの条件は前述と同様である。

【００３４】その後、貫通孔１４をふさぐ表面膜３の一
部を、基板裏面１ｂ側から選択的にエッチングして除去
する（図５（Ｇ））。例えば表面膜３がＳｉＯ２であれ
ば、貫通孔１４をふさぐ表面膜３の一部や貫通孔１４の
開口付近の表面膜を、フッ酸などにより除去することが
できる。表面膜３がポリシリコンであれば、Ｓｉの等方
性または異方性エッチングにより選択的かつ高速に表面
膜３をエッチングすることができる。

【００３５】貫通孔１４をふさぐ表面膜３の一部を取り
除いた後、前述のようにさらに裏面から第３次エッチン
グを異方性ウェットエッチングにより行い、貫通孔１４
の幅を所望の幅Ｗ１まで広げる（同図（Ｈ））。エッチ
ング条件は、所望の幅Ｗ１が得られるように調整され
る。この処理によれば、貫通孔１４内に残留する表面膜
３がほとんどないので、表面膜３の除去処理を迅速にで
きる利点がある。

【００３６】（Ｂ）比較的大きな開口を有する貫通孔１
４を正確に形成したい場合、複数のガイド１１ａ、１１
ｂ、１１ｃを形成し、これらにより複数の開口を基板表
面に形成した後に各開口を連通させ、一つの貫通孔を得
ることができる。図６及び図７は、この場合の貫通孔の
製造方法を示す説明図である。まずシリコン基板１の表
面上にＳｉＮやＳｉＯ２などのマスク２を形成し、マス
ク２を介して基板表面側から高密度プラズマエッチング
を行い、幅１μｍ程度の溝状のガイド１１ａ、１１ｂ、
１１ｃをシリコン基板１に形成する（図６（Ａ））。つ
いで、各ガイド内に露出しているシリコン基板面に、格
子欠陥を導入する（同図（Ｂ））。その後、マスク２を
必要に応じて除去し、シリコン基板１上に平坦な表面膜
３をＣＶＤや熱酸化などにより形成するとともに、ガイ
ド１１を覆うかまたは埋める（同図（Ｃ））。表面膜３
上に集積回路などの機能部４を形成し、基板裏面１ｂ上
にはＳｉＮやＳｉＯ２などのマスク５を形成する（同図
（Ｄ））。

【００３７】さらに、マスク５を介し、基板裏面１ｂか
ら第１次エッチングを行い、各ガイド１１ａ、１１ｂ、
１１ｃの先端まで貫通孔１４を形成する（同図
（Ｅ））。第１次エッチングに続き第２次エッチングを
好ましくは異方性エッチングにより行い、貫通孔１４を
基板表面１ａまで到達させる（同図（Ｆ））。このプロ
セスにおいて、エッチングはガイド１１に沿って進行す
るため、貫通孔１４の先端は各ガイド１１ａ、１１ｂ、
１１ｃに沿って分岐している。

【００３８】その後、貫通孔１４の開口の一部を覆う表
面膜３を、基板裏面１ｂ側から選択的にエッチングして
除去する（図７（Ｇ））。さらに裏面から第３次エッチ
ングを好ましくは異方性エッチングにより行い、分岐し
ていた貫通孔１４の先端を連結し、かつその幅を所望の
幅Ｗ１まで広げる（同図（Ｈ））。このようにして、大
きな貫通孔、例えば表面における開口幅１００μｍ以上
の貫通孔を、裏面から目的の位置に正確な大きさで形成
することができる。

【００３９】（Ｃ）図８は、複数の貫通孔１４ａ，１４
ｂが形成されている半導体デバイスを示す。基板表面１
ａには複数の開口１０１ａ、１０１ｂが形成され、基板
裏面１ｂには複数の開口１０２ａ、１０２ｂが形成され
ている。半導体基板１に複数のガイドを設け、各ガイド
に沿って独立の貫通孔を形成することにより、複数の貫
通孔を有する半導体デバイスを製造することができる。

【００４０】

【実施例】［マイクロポンプ］図９に、第１実施形態に
よる基本構造をマイクロポンプに適用した場合の実施例
を示す。図９（ａ）〜（ｈ）はマイクロポンプの要部の
製造工程を示し、同図（ｈ）はマイクロポンプの要部の
構成を示している。同図（ｈ）に示すように、マイクロ
ポンプは、バルブ２２ａ，２２ｂが形成されたシリコン
基板２１と、シリコン基板２１の両面に接合された２つ
の耐熱ガラス板３１ａ，３１ｂとを含む。

【００４１】耐熱ガラス板３１ａには、仕切板３２、液
の入口３３及び液の出口３４が形成されている。仕切板
３２は、シリコン基板２１表面との間に圧力室３５を形
成している。この仕切板３２上には、仕切板３２を振動
させるためのピエゾアクチュエータが取り付けられ（図
示せず）、圧力室３５内の圧力を変化させる。シリコン
基板２１には、貫通孔２３ａ，２３ｂ，２３ｃ，２３ｄ
（貫通孔２３）が形成されている。このうち、貫通孔２
３ｂ及び２３ｄには、バルブ２２ａ及び２２ｂ（バルブ
２２）がそれぞれ取り付けられている。また、貫通孔２
３ａ及び２３ｄは、耐熱ガラス板３１ａに形成された入
口３３及び出口３４の位置にそれぞれ合うように開口
し、入口１４から吸入された液が貫通孔２３ａ、２３
ｂ、２３ｃ及び２３ｄを順次通って出口１５から吐出さ
れるようになっている。他の２つの貫通孔２３ｂ及び２
３ｃは、仕切板３２とシリコン基板２１表面との間の圧
力室３５内に開口を有している。シリコン基板２１の裏
面は、耐熱ガラス板３１との間に液路２４を形成し、こ
れにより貫通孔２３ａが貫通孔２３ｂと、貫通孔２３ｃ
が貫通孔２３ｄと、それぞれ連通するようになってい
る。

【００４２】次に図９（ａ）〜（ｈ）を参照し、同図５
（ｈ）に示すマイクロポンプの製造方法について説明す
る。図９（ａ）及び（ｂ）は、耐熱ガラス板３１ａに仕
切板３２、入口３３及び出口３４を形成するプロセスを
示している。まずエッチングマスク、例えばＣｒ−Ｃｕ
を耐熱ガラス板３１ａの両面に真空蒸着し、両面フォト
エッチングによりレジスト３６を形成する（同図（ａ）
参照）。このエッチングマスク及びレジスト３６は、仕
切板３２、入口３３、出口３４及び圧力室３５に対応し
ている。次いで、例えば５０％ＨＦ液を用いて裏面の圧
力室３５部分を形成する。さらに圧力室３５部分をワッ
クスなどで覆って表面をエッチングすることにより、仕
切板３２を形成する。この仕切板３２をさらにワックス
で覆い、さらにエッチングして入口３３及び出口３４に
相当する貫通孔を形成する。その後レジストとエッチン
グマスクとを除去する（同図（ｂ）参照）。

【００４３】図９（ｃ）〜（ｇ）は、シリコン基板２１
にバルブ２２及び貫通孔２３を形成するプロセスを示し
ている。まず、前述の方法で、例えば（１００）シリコ
ン基板２１に、ガイド１１０ａ，ｂ，ｃ，ｄ及びガイド
周辺の格子欠陥を形成する（同図（ｃ）参照）。また、
シリコン基板２１の裏面に液路２４に対応するエッチン
グマスクを例えばＳｉＯ２で形成し、異方性エッチング
により液路２４を形成する（同図（ｃ）参照）。

【００４４】次いで、ガイド１１０ａ〜ｄに対向する開
口を有するマスク２５を、シリコン基板２１の表面と裏
面とに形成する。マスク２５は、例えばＳｉ３Ｎ４やＳ
ｉＯ２で形成される。シリコン基板２１表面のマスク上
に、ＣＶＤとフォトレジストをマスクにしたプラズマエ
ッチングとにより、バルブ２２ａ、２２ｂをさらに形成
する。（同図（ｄ）参照）。さらに、マスク２５により
保護されたシリコン基板２１の裏面から２段階のエッチ
ングを行い、さらに開口幅をエッチングで調整すること
により、バルブ２２ａ、２２ｂの下に開口する貫通孔２
３ｂ、２３ｄを形成する（同図（ｄ）、（ｅ）参照）。
この２つの貫通孔は、基板裏面から表面に向かって幅が
狭くなるように形成され、基板表面上の開口幅は、例え
ば６インチ用シリコン基板であれば、２０μｍやそれ以
下に調整することができる。

【００４５】他の２つの貫通孔２３ａ、２３ｃを形成す
るに先立ち、シリコン基板２１の表面上に形成されたバ
ルブ２２ａ、２２ｂを、例えばＳｉ３Ｎ４やＳｉＯ２な
どのエッチングマスク２６で保護する（同図（ｆ）参
照）。その後、シリコン基板２１を表面から２段階に渡
ってエッチングし、さらに開口幅をエッチングで調整す
ることにより、基板表面から裏面に向かって開口幅が狭
くなる貫通孔２３ａ，２３ｃを形成する。その後、バル
ブ２２ａ、２２ｂを覆うエッチングマスク２６を除去
し、バルブ２２及び貫通孔２３を有するシリコン基板２
１を得る（同図（ｇ）参照）。

【００４６】このようにして得られた耐熱ガラス板３１
ａ，３１とシリコン基板２１とを陽極接合により接合
し、同図（ｈ）に示すマイクロポンプを得る。接合条件
は、例えば温度約４００℃であり、耐熱ガラス板側に負
の電圧約５００Ｖを印加する。このようなマイクロポン
プにおいては、貫通孔２３を形成する段階で、ガイド１
１０の周囲に導入された格子欠陥がエッチングを誘導す
るので、貫通孔２３の基板表面における開口位置が正確
に制御される。その後、小さな貫通孔の幅を所望の幅ま
でエッチング条件を調整して広げることにより、目的と
する幅を有する貫通孔２３を、目的とする位置に形成す
ることができる。従って、バルブ２２や圧力室３５、液
路２４、入口３３、出口３４など各種素子や機能部をシ
リコン表面上に高密度に形成することができる。

【００４７】ここではマイクロポンプを例に挙げたが、
他にマイクロバルブやフローセンサなど様々なマイクロ
マシンに本発明を適用可能である。

【００４８】

【発明の効果】本発明を用いれば、半導体基板に形成し
たガイドによりエッチングの進行方向を誘導するので、
半導体基板の一方の面上に、目的の位置に目的の大きさ
の開口を有する貫通孔を他方の面から形成することがで
きる。また貫通孔の開口位置及び大きさをコントロール
できるので、高密度の半導体デバイスを歩留まり良く安
定して作成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体デバイスの
断面構成図。

【図２】前記半導体デバイスの製造プロセスを示す図
（１）。

【図３】前記半導体デバイスの製造プロセスを示す図
（２）。

【図４】前記半導体デバイスの別の製造プロセスを示す
図（１）。

【図５】前記半導体デバイスの別の製造プロセスを示す
図（２）。

【図６】前記半導体デバイスのさらに別の製造プロセス
を示す図（１）。

【図７】前記半導体デバイスのさらに別の製造プロセス
を示す図（２）。

【図８】本発明の別の実施形態による半導体デバイスの
断面構成図。

【図９】前記半導体デバイスをマイクロポンプに適用し
た場合の概略断面構成図。 （ａ）、（ｂ）耐熱ガラス板の製造工程を示す説明図。 （ｃ）ガイドの形成及び格子欠陥の導入工程。 （ｄ）バルブの形成及び裏面からの第１次エッチング工
程。 （ｅ）裏面からの第２次エッチング工程終了時の状態。 （ｆ）表面からの第１次エッチング工程。 （ｇ）貫通孔の形成終了後の状態。 （ｈ）マイクロポンプの要部の構成を示す断面図。

【図１０】従来のマイクロポンプの概略断面構成図。従
来のマイクロポンプの構成及び動作説明図。 （ａ）吐出モードのマイクロポンプ。 （ｂ）吐出モードのマイクロポンプ。 （ｃ）マイクロポンプのバルブ、入口及び出口の平面
図。

【符号の説明】

１、２１：半導体基板 ２、５：マスク ３：表面膜 ４：機能部 １１、１１０：ガイド １２：格子欠陥 １４：貫通孔 １０１：基板表面側の開口 １０２：基板裏面側の開口 ２２ａ、２２ｂ：バルブ ２３ａ，２３ｂ，２３ｃ，２３ｄ：貫通孔 ２５，２６：マスク

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体基板の第１面に溝状または穴状の空
   間である第１ガイド部を形成するガイド形成ステップ
   と、 前記第１面と反対側の半導体基板の第２面側から前記第
   １ガイド部へ向けて前記半導体基板をエッチングし、前
   記半導体基板を貫通する貫通孔を形成する貫通孔形成ス
   テップと、 を含む、半導体デバイスの製造方法。
2. 【請求項２】前記半導体基板よりもエッチングレートの
   速い材料で、少なくとも前記第１ガイド部を覆う表面膜
   を、前記第１面上に形成する表面膜形成ステップをさら
   に含む、請求項１に記載の半導体デバイスの製造方法。
3. 【請求項３】前記第１ガイド部の周囲の半導体基板に格
   子欠陥を導入する欠陥導入ステップをさらに含む、請求
   項１または２に記載の半導体デバイスの製造方法。
4. 【請求項４】前記半導体基板はシリコン基板であり、 前記表面膜形成ステップでは、シリコン酸化膜またはポ
   リシリコンにより前記表面膜を形成する、 請求項２または３に記載の半導体デバイスの製造方法。
5. 【請求項５】前記表面膜形成ステップでは、前記表面膜
   を、ＣＶＤ(Chemical Vapor Deposition)により形成す
   る、請求項２または３に記載の半導体デバイスの製造方
   法。
6. 【請求項６】前記貫通孔の幅を調整する調整ステップを
   さらに含む、請求項１〜５のいずれかに記載の半導体デ
   バイスの製造方法。
7. 【請求項７】前記貫通孔形成ステップは、 異方性エッチングまたは等方性エッチングにより貫通孔
   を前記第１ガイド部先端まで形成する第１次エッチング
   ステップと、 異方性エッチングにより前記貫通孔を前記第１面まで貫
   通させる第２次エッチングステップと、 を含む、請求項１〜６のいずれかに記載の半導体デバイ
   スの製造方法。
8. 【請求項８】前記ガイド形成ステップでは、溝状または
   穴状の空間である第２ガイド部をさらに形成し、 貫通孔形成ステップは、前記第１面と反対側の半導体基
   板の第２面側から前記第１ガイド部及び前記第２ガイド
   部へ向けて前記半導体基板をエッチングすることによ
   り、前記半導体基板を貫通する貫通孔を形成する、 請求項１〜７のいずれかに記載の半導体デバイスの製造
   方法。