CN100555599C - 制备和组装基材的方法 - Google Patents

制备和组装基材的方法 Download PDF

Info

Publication number
CN100555599C
CN100555599C CNB2004800298693A CN200480029869A CN100555599C CN 100555599 C CN100555599 C CN 100555599C CN B2004800298693 A CNB2004800298693 A CN B2004800298693A CN 200480029869 A CN200480029869 A CN 200480029869A CN 100555599 C CN100555599 C CN 100555599C
Authority
CN
China
Prior art keywords
wafer
brill
digs
assembling
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800298693A
Other languages
English (en)
Other versions
CN1868054A (zh
Inventor
贝尔纳·阿斯帕尔
克里斯特勒·拉贾赫-布朗夏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Tracit Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracit Technologies SA filed Critical Tracit Technologies SA
Publication of CN1868054A publication Critical patent/CN1868054A/zh
Application granted granted Critical
Publication of CN100555599C publication Critical patent/CN100555599C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

本发明涉及一种用于组装第一和第二晶片材料(12和14)的方法，包括对至少所述第一晶片(12)进行的钻挖步骤，对所述第一和第二晶片进行的组装步骤。

Description

制备和组装基材的方法
技术领域
本发明涉及材料、特别是半导体材料的晶片或切片或层的组装(装配)，以及出于将它们组装的目的而制备它们的领域。
背景技术
在这些基材(substrate)的组装技术中，通过分子粘合，可以实现组装低表面粗糙度的平坦结构。
这种技术允许获得独特的结构并且特别适合于将用于微电子设备的材料的晶片，例如硅晶片，或III-V材料(AsGa、InP)或玻璃或熔融石英或透明熔融石英玻璃基材粘结在一起。
现在这种技术已经在商业上使用，例如用于SOI(绝缘体硅片)材料的制造中。
使用分子粘合来制造SOI材料的已知方法使用两个硅晶片2、4(图1，A部分)，其中两个晶片中至少一个在表面上具有氧化物层6。
这两个晶片具有标准的尺寸。边缘5和7通常被倒角以避免在元件的最终制造过程中或者在对仍然尖锐的边缘进行冲击的情况下有可能出现的断裂。还存在圆角和/或斜角倒角。图2更详细地显示了晶片4的宽度(在与晶片的均平面(mean plane)P平行的平面上测得的)为L、厚度为e的倒角区5的例子。
首先，组装包括表面制备步骤、放在一起的步骤(图1，B部分)，其大体还伴随着热处理步骤。
通常，该热处理对SOI基材在1100℃温度下进行2小时。
然后，如图1的C部分所示，两个晶片中的至少一个晶片通过表面边缘研磨和/或机械抛光和/或机械化学抛光而减薄。
倒角5和7导致在晶片边缘上存在非粘结区。
在减薄之后，形成于硅中的薄膜8保持与中心粘结，但是在边缘上分离，如图1的C部分所示。
薄膜的分离边缘必须被去除，因为它很可能以不受控制的方式断裂并且在另外的表面上，特别是在薄膜8的表面9上，或者在形成于薄膜8中的元件上引入颗粒。
因为该原因，为了从薄膜8中消除该边缘区域，于是进行钻挖(routing)或者消除外周区域中的物质的步骤，如图1的D部分所示。
该钻挖步骤通常通过机械方法进行。
该步骤非常精细。例如，在机械加工的情况下，很难钻挖或修整所有物质并且准确停止于粘结界面上，在该情况下所述粘结界面为氧化物层6的上侧表面。实际上，或者我们会正好停在该界面之上，在该界面上留下一些物质；或者我们会停在支承物2中并且支承物的前侧面的边缘的表面抛光会丧失。
因此，发现一种适当并且准确地钻挖或修整晶片材料的方法非常重要。
该现象在两个晶片中至少一个包括电子或光电子器件、或微系统、或纳米系统或其它元件的全部或一部分的情况下也很重要。
如果两个晶片的组装通过非分子粘合或者甚至在晶片12的表面上没有氧化物层6的粘结方式来完成的话，则同样的问题依然存在。
另一个问题是出于提供诸如批次的识别信息的特殊信息的目的而对通常位于支承晶片上的两个晶片2和4中的一个或两个进行标记。例如，在SOI晶片上，因为其多层特性，通常通过蚀刻进行的标记导致了比大块晶片(bulk wafer)上更多的颗粒。
发明内容
首先，本发明涉及用于组装第一和第二晶片材料的方法，包括：
至少对所述第一晶片进行的钻挖或修整步骤；
至少对已经钻挖或修整的第一晶片和第二晶片进行的组装步骤。
根据本发明，因此在将两个晶片粘结或组装在一起之前，完成对至少第一晶片的外周部分中物质的机械加工、或钻挖或消除或修整步骤。
然后可以对至少第一晶片进行减薄步骤，在第二晶片上留下一层。于是实现该层的移植或转移。
本发明还涉及用于移植或转移被称作移植或转移材料层、电路或元件层的方法，包括：
至少在位于移植层的外周周围或外周的区域中钻挖或修整第一晶片材料或者消除第一晶片的外周部分中的物质，其中移植层或待转移的层形成于第一晶片中；
将该层移植或转移到第二晶片材料上。
该移植或转移通过组装第一和第二晶片然后使第一晶片减薄而完成。
用于组装、移植或转移的本方法中的第一晶片是，例如带倒角晶片，其具有至少一个倒角边缘。因此，钻挖或修整至少涉及倒角边缘的一部分。它还可以去掉移植或转移层的一部分，通常为外周部分。
因此，根据本发明的组装或移植方法允许在组装之前获得其中很可能被倒角的第一晶片被最佳钻挖的结构，钻挖或修整不存在与现有技术相关的上述问题以及因为第二晶片的存在而产生的问题。
本方法同样适用于包括电子元件或其它元件的全部或一部分的晶片，以及坯体晶片，例如称为“大块晶片”的晶片。
出于组装或移植的目的，在组装之前的钻挖或修整步骤可以在可能的表面制备步骤之前或之后进行。
第一晶片可以钻挖或修整经过其整个厚度，或者经过其更小的厚度，例如等于或大于期望获得或者移植到第二晶片上的层的最终厚度。
根据一种可选方法，钻挖或修整还可以完成经过小于该最终厚度的厚度。
在这种情况下，可能有利在组装之后以标准方式结束对第一晶片的两个面中的一个面或另一个面的钻挖。
如果基材或晶片具有相当的初始尺寸或初始直径，那么钻挖或修整的厚度可以使得钻挖的晶片在钻挖或修整之后具有小于另一个晶片的尺寸或直径。
优选的是，在第一个晶片具有翻卷边缘(rollover edge)或倒角的情况下，在晶片所在的平面上测得的、上侧晶片被钻挖或修整的宽度大于或等于翻卷边缘或倒角的宽度。
它也可以具有大于或等于因为滚边或倒角而不能被粘结或组装的区域的宽度。
第一晶片可以具有在深度上，例如通过氢注入或者通过形成埋入式多孔区或者通过形成可去除的粘结界面而形成的区域或弱化或裂开或断裂面。
当钻挖区的厚度大于期望的薄层的厚度时，该钻挖的晶片可以再循环利用，而不需要在粘结在新的基材上之前进行钻挖。于是可以形成新的弱化或裂开或断裂面，然后可以将它与新的基材直接组装。
两个晶片的组装可以通过分子粘合或者通过添加诸如胶粘剂或蜡的物质的粘结来完成。
钻挖或修整步骤可以在第一晶片的周围以规则方式完成。
它也可以在第一晶片的周围以不规则方式完成，以形成一个或多个平坦部分或平坦表面。
钻挖或修整步骤也可以以不规则方式完成，在至少一个晶片中形成至少一个标记区。然后可以在至少一个这些标记区中进行标记步骤。
根据另一个方面，本发明的目的还包括一种用于组装第一和第二晶片材料的方法，包括：
对第一晶片和第二晶片进行的组装步骤；
至少对第一个和/或第二个晶片进行的钻挖或修整步骤，和在第一和/或第二晶片的外周形成至少一个标记区和/或至少一个不规则区。
所述晶片中的一个晶片，例如第一晶片可以具有至少一个倒角边缘。
因此，不论钻挖或修整在晶片组装之前或之后完成，本发明允许，例如出于标记晶片的目的而形成特定的区域。
当钻挖或修整在组装之后完成时，所述两个晶片中的一个晶片的减薄步骤可以在钻挖或修整之前或之后完成，在另一个晶片上留下至少一层。
当钻挖在组装之后完成时，处理方式可以包括一个或儿个如下特征或步骤：
钻挖或修整可以完成经过已钻挖晶片的整个厚度；
和/或两个晶片中的至少一个晶片可以被处理，这意味着具有元件或电路；
和/或钻挖或修整步骤完成经过100μm至5mm的宽度Ld，所述宽度是在与第一晶片所在的平面平行的平面上测得的；
和/或第一或第二晶片可以被倒角，并且具有至少一个倒角边缘；
和/或钻挖或修整步骤经过宽度Ld进行，所述宽度是在与第一个晶片所在的平面平行的平面上测得的，并且至少等于在同一平面上测得的倒角边缘的宽度L；
和/或两个基材的组装可以通过分子粘合或者通过使用胶粘剂物质的粘结完成；
和/或钻挖或修整可以通过以下方式来完成，即通过机械、化学或机械化学蚀刻或者通过等离子蚀刻或者通过这些蚀刻方法中至少两种的组合；
和/或所述两个晶片中的至少一个晶片可以形由诸如硅的半导体材料或者III-V型半导体材料制成；
和/或所述两个晶片中的至少一个晶片可以由锗或硅锗或压电材料或绝缘材料制成。
附图说明
图1的A至D部分，显示了用于组装基材的已知方法的步骤。
图2显示了一部分基材及其边缘或翻卷的边缘。
图3的A至D部分，显示了根据本发明的方法的步骤。
图4的A至C部分和图5的A至B部分，显示了根据本发明的一种可选方法。
图6的A至E部分，显示了在基材具有弱化面的情况下根据本发明的一种可选方法。
图7的A至D部分，显示了在基材具有保护或粘结层的情况下根据本发明的一种可选方法。
图8A至8D显示了已钻挖或已修整晶片的前视图。
图9显示了带有横向台肩的晶片材料。
图10A至10B显示了进行了埋封的晶片。
具体实施方式
图3的A至D部分，显示了根据本发明的方法的各步骤。
选择两个晶片12和14，例如两个半导体材料的晶片，例如标准硅晶片。
这些晶片可大体具有300μm至800μm的厚度。例如，它们是直径为100mm或200mm或300mm的晶片。
因为上述原因，边缘15和17被倒角。
元件或电路16可能已经预先制造在晶片12中，但是本发明还涉及晶片12没有任何电路的情况，于是附图标记16表示将要移植或转移到晶片14上的一层材料。在图3的B部分中，该将要移植或转移的电路或材料层16的表面与晶片12的表面齐平。
然后从将要与晶片14组装的晶片12的面19开始(因此沿着箭头13所示的方向)，进行钻挖或者消除或修整物质的步骤(图3的B部分)经过厚度ed和宽度Ld。也有可能沿箭头11所示的方向进行钻挖或修整，这意味着与晶片12的主平面基本上平行。也有可能在两个方向上结合进行钻挖或修整。
宽度Ld是在与晶片的均平面平行的平面上被测得的。在组装或移植到晶片14上的步骤之前进行的该钻挖或修整步骤允许至少部分地从装配面19或从其横向边缘消除位于外周区域中或者位于移植层16周围很可能具有由非粘结边缘引起的问题的区域的物质。
优选的是，Ld大于或等于翻卷边缘或倒角的宽度L(图2)。所述Ld可以在大约几百微米与几毫米之间，例如在100μm至5mm。
在如图1的C步骤中所示的非粘结区或者在组装之后不能粘合在基材上的区域本身就大于L的情况下，Ld尤其大于L。
实际上，该“非粘结”区或“非装配”区决定于翻卷边缘形成于晶片12上以及形成于晶片14上的方式。
它还可能决定于在上侧晶片12和支承晶片14上可能已经预先进行的技术步骤。关于宽度L，一些步骤(例如，氧化或沉积步骤)可能增加该非粘结区的宽度，其它步骤(例如，调平或平整或抛光步骤)可能减小所述宽度。
因此，Ld可以大于或等于该非粘结或非装配区的宽度。
厚度ed将小于晶片的厚度e。它可以基本上等于或大于或小于层16的厚度(D步骤，图3)或是进一步减薄或移植步骤之后在晶片14上所获得的薄膜的厚度。
作为示例，ed可以为大约几微米或者在1μm(或10μm)至100μm或者甚至5μm至60μm。关于层16，它可以具有例如1μm至60μm的厚度。
如果ed小于层16(D步骤，图3)或是进一步减薄或移植步骤之后在晶片14上所获得的薄膜的厚度，那么组装步骤之后就可以进行基材12的剩余部分的附加钻挖或修整，将如下所述。
组装之前的钻挖或修整步骤可以以机械和/或化学(特别潮湿)和/或机械化学方式和/或经由等离子体方式进行。机械钻挖可以例如通过“边缘研磨”或“边缘抛光”完成。
然后，可以例如通过分子粘合进行两个晶片的组装(C步骤，图3)。
如上所述，组装包括，例如表面制备步骤、安放接触步骤和热处理步骤。
该热处理步骤在几百摄氏度的温度下，例如在100至1200℃，或者甚至1100℃下完成，并且这持续从几分钟到几小时，例如在10分钟至3小时，或者甚至2小时的时间跨度。
然后，如图3(D步骤)所示，将两个晶片中的至少一个晶片通过边缘研磨和/或机械抛光和/或机械化学抛光和/或化学抛光，被减薄例如经过大于或等于e-ed的厚度，直至期望的厚度。在图3(D步骤)中，被减薄的晶片是先前钻挖的晶片12。
在减薄晶片12之后，半导体材料制成的薄膜，或者甚至元件或电路层16于是朝向晶片14的中心保持粘结或装配在晶片14上。不存在横向薄膜，也不存在任何非粘结的横向残留物。层16的移植或转移于是优于现有技术的方法。
图4的A部分对应于上述情况，即在组装之前晶片12被钻挖的深度ed不足从而在减薄步骤中完全去除层16。
为了获得大于层16厚度的厚度ed的钻挖区，于是可以在已经获得图4的A部分所示结构的组装之后，从位于前侧面的侧部的边缘13或者从装配面进行附加的钻挖或修整(图4，B部分)。
也有可能从位于与装配面相反的后侧面上的边缘21，或者甚至沿着图4B中箭头11所示的方向横向地进行附加的钻挖或修整。
该附加的钻挖或修整步骤不存在本申请的引言中所公示的问题：尤其不存在损坏或蚀刻基材14的危险。然后可以进行如上所述的基材12的减薄步骤(图4，C部分)。
这里，我们又获得没有薄膜或横向残留物的移植或转移。
根据一种可选方法，将晶片12被完全钻挖经过其整个厚度(图5，A部分)。这就是ed＝e的情况。
组装步骤获得图5的B部分所示的器件，该器件然后可以如上所述被减薄。
晶片12于是具有小于晶片14的宽度或直径。
如图6的A部分所示，本发明还适用于其中例如通过下面方式形成弱化或断裂面26的初始基材22，即通过预先的离子植入(例如氢植入)，或者通过例如由INSPEC，2002，Antony Rowe Ltd出版、S.S.Iyer所著的“用于VLST和MEMS应用的硅晶片粘结技术”中所述的方式形成埋入式多孔区，或者通过形成可去除的粘结界面。
然后如上所述对该基材(图6，B部分)进行钻挖或修整经过其部分厚度或者经过其全部厚度，然后组装两个基材22和24。
例如，热处理允许从将氢离子体的离子植入层26与基材22分离(图6，D部分)。
这一方面获得由带有薄层28的基材24构成的单元，其中薄层28的材料来自初始基材22，另一方面获得同样来自初始基材22并且可以再次用于后面操作的基材或自由部分23。如果基材22被钻挖或修整的厚度大于移植层28的厚度，那么该基材22尤其适合于接受新的离子或原子植入，然后在与新的基材24组装之后进行转移或移植步骤，而不需要进行新的钻挖或修整步骤。
例如关于图3至6之一如上所述的本发明还适用于初始基材12和22具有图9所示形状、在晶片边缘上带有台肩25的情况。
这些台肩形成例如，在50nm至2μm的深度P处的强化。
钻挖步骤允许去除这些台肩。
用于形成弱化面26的离子植入步骤可以在该钻挖或修整步骤之前或之后进行：于是获得与图6的B部分所示相同的晶片。于是可以如上所述进行图6中随后的步骤。
BSOI或厚SOI型结构也可以以高效方式形成。那么，减薄步骤为机械的和/或机械化学的步骤。
根据另一个实例，电子元件以很小的厚度，例如1至10μm的厚度形成于晶片，例如晶片12(图3A)中。
我们通过“表面边缘研磨”钻挖或修整晶片的边缘经过50μm的厚度ed并且沿着3mm的宽度Ld。
在表面制备之前并且为了减小组装之前清洗(例如，通过机械化学调平和随后的化学清洗)的次数，可以进行该钻挖步骤。
然后通过分子粘合将钻挖的晶片(包括元件)粘结在支承晶片上。然后将该结构在例如300℃的温度下以几分钟至几小时之间的时间跨度进行退火处理。
然后通过表面边缘研磨和机械化学(图3，D部分)和/或化学抛光，将所述薄晶片减薄直到获得例如10μm的厚度ed。
于是获得转移到支承晶片上的包括元件的移植层。
根据另一个实施例，晶片12包括元件16并且在其表面上覆盖有保护层18，例如氧化物层18(图7，A部分)。该层也可以为粘结层。
冠部20通过光刻法形成，其将对应于钻挖区。局部化学蚀刻允许在该区域上消除保护层18(图7，B部分)。
然后，例如通过化学(例如TMAH)或等离子体蚀刻法来蚀刻基材12的边缘(图7，C部分)。
然后，例如通过化学清洗方法清洗晶片。根据一种可选方法，清洗结合在化学蚀刻中。
然后可以如上所述在晶片14上进行组装(图7，D部分)。
根据图10A和图10B中的可选方法，保护层18初始覆盖晶片12的整个上侧部分以及边缘12-1和12-2，并且有可能覆盖其下侧部分(在这种情况下它覆盖整个晶片)。
钻挖操作将允许消除该晶片的横向区域，例如图10B中阴影区域。因为钻挖操作而可能产生的剥落或清除出现在涂层18的点M处或者该层中该点附近的区域。发生在晶片上的剥落可能产生缺陷，其中一些可能显示在晶片的表面上。尽管进行了钻挖，表面上待装配的点，例如点N保持完好。保护层18可以在钻挖之后和组装之前被消除。
图8A至8D分别显示了具有材料层41和43的晶片40和42的前视图，其中钻挖在所述材料层的周围进行。根据上述任一个实施例，期望将所述层41和43移植或转移到第二个晶片上。在图8A中，晶片具有平坦或平整区域44。
可以如图8C至8D所示进行不规则钻挖。在这些图中，区域50和51表示允许标记支承晶片的区域或平坦部分或平坦表面。图8A中的区域44也可以用于标记晶片。
这种区域允许提供关于晶片特征或晶片所属批次的识别号的标记。
当组装之后进行钻挖的时候，也可以进行，例如图8A、8C和8D中所示的不规则钻挖，由此使用例如图1A至1D中所示的标准钻挖技术，并且很可能用一个或两个已处理的晶片，由此包括元件或电路的全部或一部分。在这种情况下，其他处理步骤可以是上面已经说明的处理步骤。
具体地说，一个晶片可以具有倒角边缘，钻挖于是可以完成经过至少等于倒角边缘宽度的宽度，其中所述倒角边缘宽度是在与晶片所在的平面平行的平面上所测得的。
组装可以通过分子粘合或者通过粘结而完成。
大体上，本发明具有能够结合在制造方法中的优势。当元件预先形成于晶片中时尤其如此。
本发明还适用于非带倒角晶片的情况，不过需要在组装两个晶片之前进行钻挖或修整或消除这两个晶片之一的外周区域中的物质的步骤。其他处理步骤与根据上面或下面所述实施例中之一或其它所述的步骤相似。
本发明中提出的方法还非常适合于BSOI型材料的制造，或者甚至适合于，例如将III-V材料层移植到硅上。
在BSOI的情况下，为了获得将要用作埋入式氧化物的二氧化硅层，首先氧化硅晶片。
然后，该晶片被钻挖1.5mm宽的区域，这对应于所述晶片的边缘或翻卷边缘，如上所述。
然后，例如通过化学和/或机械化学清洗步骤清洗晶片表面。
通过分子粘合将所述晶片表面粘结到硅制成的第二个晶片上，并且将单元在1100℃温度下退火2小时。
为了获得SOI基材，表面边缘研磨步骤以及随后的机械化学抛光允许将晶片减薄直至期望的厚度。
所述方法可以用于将III-V材料，如AsGa或InP移植到另一种材料，如半导体，尤其是硅上。
所述方法还可以用于将诸如锗或硅锗(SiGe)的半导体材料移植到由尤其诸如硅的另一种半导体材料制成的基材上。
同样，该方法可以用于完成非半导体材料晶片，例如诸如玻璃或石英的绝缘材料，或诸如LiNbO3或LiTaO3的压电材料的晶片的移植，这允许在相同特性或不同特性的支承物上，例如在半导体基材并尤其在硅上获得最佳钻挖的薄膜。
根据本发明制备和组装的材料的晶片是“块状”材料的晶片。但是，本发明适用于可以包含元件，例如电子元件、和/或电光元件、和/或光学元件、和/或磁性元件或MEMS的全部或一部分的晶片。

Claims (32)

1、一种用于组装第一和第二晶片(12，14，22，24)的方法，其中至少是带倒角晶片的所述第一晶片具有至少一个倒角边缘(7，17)，所述方法包括：
用保护层(18)覆盖所述第一晶片；
对所述第一晶片(12，22)的倒角边缘的至少一部分进行的钻挖步骤；
在钻挖所述第一晶片之后，消除所述保护层(18)；
然后，对已经钻挖的所述第一晶片和所述第二晶片进行的组装步骤。
2、根据权利要求1所述的方法，其特征在于，还包括在组装之后至少对第一晶片进行的减薄步骤，从而在所述第二晶片上留下至少一层(16)。
3、根据权利要求1或2所述的方法，其特征在于，在钻挖所述第一晶片之前，所述保护层在位于所述第一晶片的待钻挖区域上方的区域中被局部消除。
4、根据权利要求3所述的方法，其特征在于，所述保护层的局部消除通过光刻和蚀刻完成。
5、根据权利要求1所述的方法，其特征在于，在所述第一晶片的整个厚度(e)上实施所述钻挖步骤。
6、根据权利要求1所述的方法，其特征在于，在小于第一晶片整个厚度的厚度(ed)上实施所述钻挖步骤。
7、根据权利要求6所述的方法，其特征在于，所述小于第一晶片整个厚度的厚度(ed)大于或等于将要移植到所述第二晶片上的所述第一晶片的层(16，28)的厚度。
8、根据权利要求6所述的方法，其特征在于，所述小于第一晶片整个厚度的厚度(ed)小于或等于将要移植或转移到所述第二晶片上的所述第一晶片的层(16，28)的厚度。
9、根据权利要求5所述的方法，其特征在于，将要移植或转移到所述第二晶片上的所述第一晶片的层(16，28)的一部分材料在钻挖过程中被消除。
10、根据权利要求1所述的方法，其特征在于，在宽度(Ld)上实施所述钻挖步骤，其中所述宽度(Ld)是在与所述第一晶片所在的平面平行的平面上测得的，并且至少等于在同一平面上测得的倒角边缘的宽度(L)。
11、根据权利要求1所述的方法，其特征在于，在组装所述第一和第二晶片之后，包括附加的钻挖步骤。
12、根据权利要求1所述的方法，其特征在于，在第一晶片中在1μm至100μm的厚度上实施所述钻挖步骤。
13、根据权利要求1所述的方法，其特征在于，在宽度(Ld)上实施所述钻挖步骤，其中所述宽度(Ld)是在与所述第一晶片所在的平面平行的平面上测得的，并且至少等于所述第一晶片的、仅在钻挖之后才能与所述第二晶片组装的区域的宽度。
14、根据权利要求1所述的方法，其特征在于，在100μm至5mm的宽度(Ld)上实施所述钻挖步骤，其中所述宽度(Ld)是在与所述第一晶片所在的平面平行的平面上测得的。
15、根据权利要求1所述的方法，其特征在于，所述第一晶片具有在所述晶片中限定出薄层的弱化面(26)。
16、根据权利要求15所述的方法，其特征在于，所述第一晶片被钻挖经过大于所述薄层厚度的厚度。
17、根据权利要求16所述的方法，其特征在于，包括随后的步骤：
通过沿着所述弱化面分离所述第一晶片的减薄步骤，以至于在所述第二晶片上留下所述薄层，并且留出所述第一晶片的自由部分(23)；
在相对于所述第一晶片的自由部分(23)中新形成新弱化面的步骤；
将该第一晶片的自由部分(23)与第三晶片组装的步骤。
18、根据权利要求15所述的方法，其特征在于，所述弱化面通过以下方式而完成，即通过离子植入或者通过形成埋入式多孔区或者通过形成可去除的粘结界面。
19、根据权利要求1所述的方法，其特征在于，所述第一晶片包括横向台肩(25)，其中所述台肩在所述钻挖步骤中被消除。
20、根据权利要求1所述的方法，其特征在于，所述第一和第二晶片的组装通过分子粘合或者通过使用胶粘剂物质的粘结而完成。
21、根据权利要求1所述的方法，其特征在于，元件或电路(16)在钻挖之前已经制造于所述第一晶片中。
22、根据权利要求1所述的方法，其特征在于，在为组装或移植而对第一晶片实施的表面预先制备步骤之后进行钻挖。
23、根据权利要求1所述的方法，其特征在于，在为组装或移植而对第一晶片实施的表面预先制备步骤之前进行钻挖。
24、根据权利要求1所述的方法，其特征在于，所述钻挖通过以下方式而完成：机械或化学或机械化学蚀刻，或等离子蚀刻，或这些蚀刻方法中至少两种的组合。
25、根据权利要求1所述的方法，其特征在于，所述钻挖通过以下方式而完成：机械或化学或机械化学抛光。
26、根据权利要求1所述的方法，其特征在于，所述两个晶片中的至少一个晶片由半导体材料制成。
27、根据权利要求26所述的方法，其特征在于，所述两个晶片中的至少一个晶片由硅或者III-V型半导体材料制成。
28、根据权利要求1所述的方法，其特征在于，所述两个晶片中的至少一个晶片由锗或硅锗或压电材料或绝缘材料制成。
29、根据权利要求1所述的方法，其特征在于，所述钻挖步骤在所述第一晶片的周围以规则方式完成。
30、根据权利要求1所述的方法，其特征在于，所述钻挖步骤在所述第一晶片的周围以不规则方式完成，以产生平面(44)。
31、根据权利要求1所述的方法，其特征在于，所述钻挖步骤以不规则方式完成，以产生标记区(50，51)。
32、根据权利要求31所述的方法，其特征在于，还包括对所述第一晶片进行的标记步骤。
CNB2004800298693A 2003-10-14 2004-10-14 制备和组装基材的方法 Active CN100555599C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0350674A FR2860842B1 (fr) 2003-10-14 2003-10-14 Procede de preparation et d'assemblage de substrats
FR03/50674 2003-10-14
US60/568,700 2004-05-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009100013195A Division CN101494169B (zh) 2003-10-14 2004-10-14 制备和组装基材的方法

Publications (2)

Publication Number Publication Date
CN1868054A CN1868054A (zh) 2006-11-22
CN100555599C true CN100555599C (zh) 2009-10-28

Family

ID=34355518

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800298693A Active CN100555599C (zh) 2003-10-14 2004-10-14 制备和组装基材的方法
CN2009100013195A Active CN101494169B (zh) 2003-10-14 2004-10-14 制备和组装基材的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009100013195A Active CN101494169B (zh) 2003-10-14 2004-10-14 制备和组装基材的方法

Country Status (7)

Country Link
US (1) US20070072393A1 (zh)
EP (3) EP2375443B1 (zh)
JP (1) JP5032119B2 (zh)
KR (1) KR101148052B1 (zh)
CN (2) CN100555599C (zh)
FR (1) FR2860842B1 (zh)
WO (1) WO2005038903A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103084950A (zh) * 2011-11-08 2013-05-08 株式会社迪思科 晶片加工方法
CN109712875A (zh) * 2018-12-29 2019-05-03 上海华力微电子有限公司 晶圆直接键合方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
KR101015158B1 (ko) * 2005-07-08 2011-02-16 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 필름의 제조 방법
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1993128A3 (en) 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
EP2174343A1 (en) * 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
CN101620985B (zh) * 2008-07-02 2011-05-11 联华电子股份有限公司 晶边蚀刻设备及其相关的晶片平坦化方法
DE102008035055B3 (de) 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
KR101550433B1 (ko) * 2009-01-30 2015-09-07 삼성전자주식회사 반도체 장치의 제조 방법
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2246882B1 (en) * 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
CN101599451B (zh) * 2009-07-10 2013-08-07 上海新傲科技股份有限公司 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
EP2461359B1 (en) * 2009-07-10 2017-02-08 Shanghai Simgui Technology Co., Ltd Method for forming substrate with insulating buried layer
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2953988B1 (fr) 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
FR2980302A1 (fr) 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP6116155B2 (ja) * 2012-08-20 2017-04-19 株式会社ディスコ ウエーハの加工方法
FR2995133A1 (fr) * 2012-08-31 2014-03-07 St Microelectronics Crolles 2 Procede d'amincissement d'une tranche semiconductrice
TWI663025B (zh) * 2012-09-24 2019-06-21 日商荏原製作所股份有限公司 Grinding method and grinding device
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN105826161A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
DE102015118042A1 (de) * 2015-10-22 2017-04-27 Nexwafe Gmbh Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
US10504716B2 (en) * 2018-03-15 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same
CN109545672A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 晶圆键合方法以及键合晶圆
US20220040799A1 (en) * 2018-12-21 2022-02-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
CN110060958B (zh) * 2019-04-22 2020-05-19 长江存储科技有限责任公司 半导体结构及半导体工艺方法
CN110060957B (zh) * 2019-04-22 2020-07-31 长江存储科技有限责任公司 半导体结构及半导体工艺方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN113725151B (zh) * 2021-08-30 2024-03-15 上海华虹宏力半导体制造有限公司 互连结构的形成方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522049A (en) * 1983-03-14 1985-06-11 Aluminum Company Of America Aluminum alloy food can body and method for making same
JP2535957B2 (ja) * 1987-09-29 1996-09-18 ソニー株式会社 半導体基板
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
JPH10335195A (ja) * 1997-05-27 1998-12-18 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11354761A (ja) * 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP3515917B2 (ja) * 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3472197B2 (ja) * 1999-06-08 2003-12-02 キヤノン株式会社 半導体基材及び太陽電池の製造方法
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
KR100789205B1 (ko) * 2000-03-29 2007-12-31 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
WO2002058041A1 (en) * 2001-01-18 2002-07-25 Lg Electronics Inc. Plasma display panel and driving method thereof
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
WO2003098695A1 (fr) * 2002-05-20 2003-11-27 Sumitomo Mitsubishi Silicon Corporation Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede
AU2003250107A1 (en) * 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies Method of smoothing the outline of a useful layer of material transferred onto a support substrate
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
KR20060131144A (ko) * 2005-06-15 2006-12-20 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103084950A (zh) * 2011-11-08 2013-05-08 株式会社迪思科 晶片加工方法
CN109712875A (zh) * 2018-12-29 2019-05-03 上海华力微电子有限公司 晶圆直接键合方法
CN109712875B (zh) * 2018-12-29 2020-11-20 上海华力微电子有限公司 晶圆直接键合方法

Also Published As

Publication number Publication date
US20070072393A1 (en) 2007-03-29
CN101494169B (zh) 2012-05-09
KR101148052B1 (ko) 2012-05-25
EP1676310B1 (en) 2015-03-25
EP2375443B1 (en) 2020-07-29
KR20070015497A (ko) 2007-02-05
JP2007508704A (ja) 2007-04-05
EP2375443A1 (en) 2011-10-12
JP5032119B2 (ja) 2012-09-26
EP2259301A3 (en) 2010-12-22
FR2860842B1 (fr) 2007-11-02
CN1868054A (zh) 2006-11-22
EP1676310A1 (en) 2006-07-05
CN101494169A (zh) 2009-07-29
WO2005038903A1 (en) 2005-04-28
EP2259301B1 (en) 2020-08-19
FR2860842A1 (fr) 2005-04-15
EP2259301A2 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
CN100555599C (zh) 制备和组装基材的方法
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
CN100358124C (zh) 用于同时得到一对由有用层覆盖的衬底的方法
KR101160316B1 (ko) 점진적인 트리밍 방법
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
CN100355025C (zh) 可拆除基片或可拆除结构及其生产方法
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
EP1497857B1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
US7279779B2 (en) Substrate assembly for stressed systems
KR20070065235A (ko) 개선된 이온 주입 공정을 이용하여 제조된 반도체 온글래스 절연체
EP1364400B1 (fr) Procede de fabrication de couches minces sur un support specifique et une application
US7169683B2 (en) Preventive treatment method for a multilayer semiconductor structure
JP2003068593A (ja) 半導体積層基板およびその製造方法
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20230154914A1 (en) Method of producing hybrid semiconductor wafer
EP1522098A1 (en) A method of increasing the area of a useful layer of material transferred onto a support
TW201935519A (zh) 可分離結構及應用所述結構之分離方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER OWNER: TRACIT TECHNOLOGIES

Effective date: 20100721

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Benin, France

Patentee after: TRACIT TECHNOLOGIES

Address before: French moirans

Patentee before: Tracit Technologies

TR01 Transfer of patent right

Effective date of registration: 20100721

Address after: Benin, France

Patentee after: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

Address before: Benin, France

Patentee before: Tracit Technologies