CN1327505C - 制造含有粘接到目标基片上的薄层的叠置结构的方法 - Google Patents

制造含有粘接到目标基片上的薄层的叠置结构的方法 Download PDF

Info

Publication number
CN1327505C
CN1327505C CNB018183360A CN01818336A CN1327505C CN 1327505 C CN1327505 C CN 1327505C CN B018183360 A CNB018183360 A CN B018183360A CN 01818336 A CN01818336 A CN 01818336A CN 1327505 C CN1327505 C CN 1327505C
Authority
CN
China
Prior art keywords
contact
thin layer
substrate
target substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB018183360A
Other languages
English (en)
Other versions
CN1473361A (zh
Inventor
H·莫里切奥
B·阿斯帕
E·亚拉圭尔
F·勒特尔特雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of CN1473361A publication Critical patent/CN1473361A/zh
Application granted granted Critical
Publication of CN1327505C publication Critical patent/CN1327505C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种制造含有至少一层粘接到一目标基片上的薄层的一叠置结构的方法，该方法包括如下步骤：a)用一个初始基片形成一层薄层，该薄层的自由面称作第一接触面；b)使第一接触面与一个中间支撑的一个面进行粘结接触，得到的结构可兼顾以后初始基片的变薄；c)将所述初始基片弄薄，从而显示出一个称作第二接触面的薄层自由面，该自由面与所述第一自由面对置；d)使目标基片的一个面与所述第二接触面的至少一部分进行粘结接触，得到的结构可兼顾以后去掉所述中间支撑的全部或部分；e)去掉所述中间支撑的至少一部分，这样就能得到所述的叠置结构。

Description

制造含有粘接到目标基片上的薄层的叠置结构的方法
技术领域
本发明涉及一种制造含有粘接于一目标基片上的一薄层的一叠置结构的方法。本发明主要用在半导体领域。
背景技术
法国专利FR-A-2681472(对应于美国专利US5374564)描述了一种制造半导体材料薄膜的方法。该文献揭示了将稀有气体和/或氢气注入到一半导体材料基片中可形成可包括一些微腔或微泡(在英语术语中还称作“片晶”)的一脆化层，其厚度与注入的离子的平均穿透深度差不多。这种基片通过其被注入的表面与作为受力构件的一支撑紧密接触。此外，可以在足以使微腔或微泡之间导致相互作用(或聚集)的温度下进行热处理，使该半导体基片分离或分割成两部分：一部分是粘接到受力构件上的半导体薄膜，另一部分是剩下的半导体基片，所剩的基片可被循环用作施主基片或用作支撑。该分割在存在微腔或微泡的地方发生，也就是说沿着该微腔层进行。该热处理的结果是由注入产生的微泡或微腔之间的相互作用使得薄膜和剩余基片之间出现分离。因此，薄膜就从一初始基片转移到一用作支撑该薄膜的受力构件上。
我们通过离子注入表示上述定义的任何一种或多种类型的引入。我们可以列举离子轰击、离子扩散等等。
除了半导体材料(导体材料或介电材料)、晶体或非晶体以外，这种方法还可以用来制造固体材料的薄膜。这种薄膜可以是单层或多层薄膜(例如参见FR-A-2748850)。
这种方法可以通过将硅薄膜转移到一个涂覆有氧化层的硅基片上制造电子性能的价格便宜的薄片，例如SOI薄板。
在E.C.S.Proc.Vol.99-3的出版物中，作者为H.MORICEAU等的文章《A newcharacterization process used to qualify SOI film》(p.173)中，揭示了可以将这种方法制成的SOI薄板粘到一个氧化硅基片上。在利用选择性的化学侵蚀法(例如以HF为基础)处理该SOI薄板的硅基片及其氧化层以后，就得到另一种反向硅膜的SOI薄板，因为该膜的自由面是粘贴在初始薄板SOI的被埋起来的氧化层上。这样操作的原因是可以检查硅膜的缺陷。事实上，这种研究的目的是为了确定薄膜厚度中的缺陷位置，而不是为了制造一种新的结构。
在E.C.SProc.Vol.97-23的出版物中，作者为MSUDOU等的文章《Evaluation of defects In surface Si near Si/BOX Interface In SIMOX wafers》(p.119)中，以及在E.C.S.Proc.Vol.95-7的出版物中，作者为A.J.AUBERTON等的文章《SIMOX technology and application to wafer bonding》(p.12)中，揭不了将由SIMOX方法得到的薄板SOI直接粘贴到硅或纯硅石上的试验。该方法只有粘贴一个步骤，接下来就是取下薄片SOI的基片。这些实验的目的也是为了检查硅膜的缺陷。在Material Science and Engineering，B73(2000)的出版物中，作者为F.FOURNEL等的文章“Ultra thin silicon films directiy bonded onto siliconwafers”(第42页-46页)中使用了一种类似的方法，以便一交界面中形成一个位错网，该交界面在薄膜与硅单晶基片接触时确定。该文章没有指出本发明描述的获得叠置结构薄层的方法。
法国专利文献FR-A-2725074(对应于美国专利US5863830)揭示了一种含有半导体薄膜的结构的制造方法，该半导体薄膜被粘贴到一个目标基片上。开始时利用第一粘结能量将该薄膜粘结到起始基片上。然后利用可以克服第一粘结能量和薄膜在目标基片上的粘贴力的拔出力将该薄膜从起始基片转移到目标基片，薄膜的这种转移可以用一个中间基片或一个操作设备完成，而中间基片本身通过拔出力与薄膜分离。这种方法要求控制与薄膜相连的各不同结合界面之间的粘贴能量，以便能够按顺序拔出。
缩写字母为BESOI的公知技术没有利用通过注入气体的方法分离薄膜。其主要特征之一是使用一层晶体阻滞层，该晶体阻滞层可以进行所谓的选择性化学侵蚀，并同时对单晶层，特别对硅单晶层，进行支撑。这种阻滞层是一单晶层或一外延层。它可以是一掺杂的硅层，将特性与薄膜(例如SixGe1-x)特性不同的硅材料外延后得到的一薄层，在硅基片的实心部分实施的，多孔的一单晶硅层。如果要求在该阻滞层上沉积单晶薄膜，则这种技术就不能用非晶质阻滞层。该技术没有提出使用中间基片。
在法国专利文献FR-A-2681472中描述的制造薄层结构称作直接法的已知方法是以注入氢气，与一最终的支撑进行的分子附着，在注入区域中和/或附近进行分离为基础，但这种方法不能很容易地和/或具有足够品质地获得某些具有一些特定性能的结构。在下面的这些情况中，不适于简单地使用直接法，根据该方法的简单改变也不能导出本发明试图提供的技术方案。
第一种情况就是制造薄的和/或很薄的叠置薄膜结构，这种薄膜具有的一晶体层处在一非晶质层的表面上。第一个例子是制造小于几十纳米厚度的薄膜，例如在20nm厚的SiO2薄膜上的硅膜的厚度为20nm，并将其粘贴到实心硅支撑上。在直接法的分离步骤中，常常显示出粘贴的缺陷，当该方法使用的分离步骤包括低温热处理(例如低于500℃)含或不含机械处理时，其缺陷可能会非常明显。在第二个例子中，使具有特定性能的该薄膜结构经受高温热处理，该温度高于这些所用的基片中的一个变薄前、变薄期间或变薄以后的热处理的温度(例如通过直接法使其变薄)。粘贴的缺陷，例如充有气体的泡可能会对结构的质量造成危害。
第二种情况是在结构制造中，用直接法进行分离的步骤之前的粘结力非常小。例如，对于接触前进行的表面准备(清理，得到某种表面粗糙度的元件制造方法的水平，等等)的某些条件来说，在最终的支撑和待转移的薄膜的发生器板之间的粘贴力很小。因而该直接法的分离步骤不能实现。
第三种情况涉及制造热膨胀系数很不同的材料的叠置结构。如果待转移的薄膜材料和最终的基片材料具有差异很大的热膨胀系数，那么在通过直接法进行该分离前，如果使用热处理进行粘结，该粘结将会停止。例如热膨胀系数为两个数量级的比值的硅和蓝宝石就是这种情况。
第四种情况涉及在结构制造中，在通过直接法进行分离的步骤后，粘贴力应当较小或很小。可能期望将叠置结构的结合能量在通过直接法进行分离的步骤后保持较小，甚至小于该分离所需要的能量，以便在以后对粘贴界面进行剥离。其尤其应用于当各种处理可以增强结合界面之时。在第一个例子中对应于使用可拆卸的目标基片以便可回收，通过在950℃下对结构SOI的表面硅膜提供氧化，变薄以后就使高于1J/m2的结合能量增加，这对于以后对目标基片的叠置结构的分离是不利的。在第二个例子中，可能希望对某一薄膜的全部或部分进行处理(各种热扩散，确定氧化部位等)，因为这些操作用于增强结合能量，这对叠置结构的剥离不利。还可能希望该最终结构中的结合能量很小，例如希望在该结构上进行沉积时就是这样，这种沉积相对于叠置结构和目标基片的全部或部分来讲具有更强的应力。所以，该脆化的界面起到的是调整应力的区域的作用。这种应用在支撑的柔度范围进行。
第五种情况涉及制造异质材料的叠置结构。使用例如硅或加热氧化物的性能不同的材料(各种电解质，金属材料，半导体，超导体等)可能是在直接方法中明显的粘贴缺陷的根源。例如，涂覆有氮化硅薄膜的硅片用覆盖有硅薄片的氮化硅薄膜进行结合显然在直接方法的分离步骤中常常容易引起粘贴缺陷。这里的片指的是基片、薄膜或表面被上述薄膜覆盖的叠置结构。
第六种情况涉及在制造叠置结构中加入材料的状态或特性的改变。例如，某些材料的使用与直接方法中可能使用的热预算不相容。这样，由一个硅膜、钯膜和一个硅板构成的叠置结构在200℃以上时生成一个具有很好粘贴性能的硅化物。在更高的温度，该结合恶化，为了减少其厚度例如通常用900℃以上的温度对硅膜进行氧化。另一个例子涉及光学应用，其中利用分子附着将一个金属镜镶嵌到一个硅片上。这种金属镜不能经受几十度以上的热处理，所以不可考虑使用在该分离方法中可能会用的热预算。
在某些情况下，直接法不能用于制造保持有一个称为前表面的特定表面的叠置膜结构。
为此，在第一个例子中可以举出制造叠置结构的例子，在这些结构中所得到的表面薄膜很难抛光。例如，用直接法弄薄的结构具有在分离步骤以后由于上述的实施而将减小的表面粗糙。在硅的情况下，这种粗糙度减少通常用机械一化学抛光法(CMP)实现。对于很多材料来讲，例如对于“硬”材料来讲，这种抛光要么不合适(缺乏效力)，要么时间很长(工业成本很高)。例如在最后的蓝宝石、SiC或金刚石的表面上利用直接法得到一弄薄的结构就是这种情况。该“硬”膜具有的需要减少的表面微粗糙度，以便进行期望的实施。对于这种材料来讲，利用CMP抛光时实施起来的时间很长，而且很难控制结构的抛光均匀度。但如果想要达到外延式(英语是“epi-ready”)的质量，则要付出很大的代价。
我们还可指出制造叠置结构中，该叠置结构的薄膜中的一层在其两个面上至少具有一个不同的特性。在这种情况下，如果用直接法得到的结构在分离步骤以后，会有一个表面与预计的应用不相容。例如，SIC单晶膜从其极性来看表现为如下特征：在一个面上，有一个主要由硅原子构成的表面(所谓Si类表面)，在另一面上，有一个主要由碳原子构成的表面(所谓C类表面)。用外延法在SiC上加速生长意味着具有一个Si类的自由面。然而，SiC膜例如通过直接法的转移伴随有表面特性因倒转而出现的变化。最初的自由面是Si类，易于用SiC抛光的就是该面，而且易于通过分子粘接的也是该面。而在用直接法转移以后，该自由面就是C类。对于一GaN层也会有同样问题。
发明内容
本发明可以克服现有技术的缺陷，提供一种叠置结构，该结构或者包括一个具有某些特定性能的薄膜，或者包括至少一个表面具有特定性能的一薄膜。
导出本发明是因为本发明人发现，对于直接法来讲，在将薄层结合到目标基片上以前，当最初的基片变薄时，先在目标基片上结合，然后将其弄薄，而本发明可以防止上面列出的所有缺陷。为了颠倒结合和变薄的步骤，必须要使用一个或多个中间支撑。
因此，本发明的目的在于提供一种制造含有至少一层粘接到目标基片上的薄层的叠置结构的方法，该方法包括如下步骤：
a)形成一层薄层，其包括将各种气体引入到一个初始基片之中，以形成一将薄膜与所述初始基片的剩余部分分开的脆化层，该薄层的自由面称作第一接触面；
b)使第一接触面与一个中间支撑的一个面进行粘结接触，得到的结构适用于以后对初始基片的变薄；
c)通过进行一优先处理将所述初始基片弄薄，以在所述脆化层处的所述初始基片中获得一断裂，并且显示出一个被处理用于提供第二接触面(14)的薄层自由面(12)，该自由面与所述第一自由面对置；
d)使目标基片的一个面与所述第二接触面的至少一部分进行粘结接触，得到的结构适用于以后去掉所述中间支撑的全部或部分；
e)去掉所述中间支撑的至少一部分，这样就能得到所述的叠置结构；
其特征在于在步骤b)中，所述结构的相容性可以在步骤a)中通过形成所述薄层得到，以便在步骤c)的变薄过程中，该薄层可以防止粘结缺陷。
根据一种具体实施方式，该目标基片只是一种用于薄层的临时支撑，该方法的所述各步骤全部或部分重复进行，该目标基片与该初始基片或该中间支撑相似。
因此，本发明的方法可以根据需要的次数将支撑薄层转移到另一个支撑，从而得到一个具有所需要的特性的叠置结构，特别是具有元件技术水平的叠置。
在步骤b)和/或步骤d)中，所述结构的相容性可以通过在步骤a)中的形成得到，在步骤c)的变薄过程中和在步骤e)的去掉过程中，该薄层可分别避免粘结缺陷。这种相容性可来自于薄层的给定厚度和/或构成该薄层的一种或多种材料。可以选择中间支撑和/或目标基片与薄层的接触性能，以便防止因所选结构的材料的状态变化而造成的不相容性。可以选择中间支撑和/或目标基片与薄层的接触性能，以便防止因所选结构的材料的异质而造成的不相容性。可以选择中间支撑和/或目标基片与薄层的接触性能，以便防止因与薄层的热膨胀系数不同而造成的不相容性。为了能够有这种相容特性，薄层和/或中间支撑和/或目标基片可以含有至少一个有一个(或多个)接触面的附加层。在这种情况下，在步骤d)之前，可以在整个附加层或部分附加层上配备至少一种组份。该附加层可以由氧化物或多晶硅或非晶质硅构成。
步骤a)和c)可以使得薄层和/或中间支撑的第一接触面分别比其第二接触面和/或目标薄膜的第二接触面的粗糙度低，由于薄层第二接触面的粘结接触以及去掉中间支撑，得到了步骤d)的相容性。
该薄层的第一接触面和/或第二接触面的粘结接触使得在步骤b)和/或步骤d)中得到所述相容特性，是由于采用一能进行粘结接触的处理。该允许粘结接触的处理从以下的一种或多种处理的结合中选定：机械-化学和/或离子抛光、在薄层的一个相应接触面和中间支撑或目标基片之间插入一个中间层、热处理和化学处理。由于结构的相容性能，因此可以在高温下进行处理。
优选的，步骤b)和/或步骤d)的粘结接触最好通过分子附着实现。
该薄层的第一接触面可具有一极性表面(极性与该表面的原子特性有关)，该极性与第二接触面的极性不同，由于薄层的第二接触面和目标基片的粘结接触，再由于中间支撑从薄层的第一接触面上取出，所以就在步骤d)得到结构的相容性能，所述第一接触面因此成为是自由面。因为薄层的第二接触面与目标基片用粘结能量进行粘结接触，所以就能在步骤d)实现结构的相容性能，所述粘结能量可以在步骤e)后去掉目标基片。优选的，该粘结能量较弱。在步骤c)和d)之间，可以设一个中间步骤，该步骤在于在薄层的第二接触面中和/或目标基片中产生一些要素，这样在步骤d)以后得到的结构与存在的所述要素相容。这些要素可以是一些腔，也可以是整个或部分元件(微电子的，光导发光的)，并可使表面实现某种布局。在步骤d)以前，可以设一个中间步骤，该步骤在于进行轮廓精修，这样可以隔离第二接触面的至少一个区域，步骤d)使至少这样的一个区域与目标基片接触。即使在步骤a)以前，也可以进行这种轮廓精修。在进行去掉的步骤e)以后，没有与目标基片粘结接触的该层的区域继续处在中间支撑上，并在以后达到转移的目的。
步骤a)可以由一至少涂覆了一层材料的基片实现。在这种情况下，在步骤e)以后，本方法可以包括一个将涂覆有步骤a)的基片的材料层消除的步骤。
根据一种优选实施方式：
-步骤a)包括通过初始基片的其中一个对应于所述第一接触面的面将气体引入到该基片中，以便形成一个脆化层，该层将所述薄膜与初始基片的剩余部分分开，而在步骤c)时应当能将初始基片断裂，
-步骤c)在于实现一种能够在脆化层处使初始基片断裂的处理。
这种处理例如可以是热处理和/或机械处理。该初始基片可以是单层或多层。特别是该初始基片可以包括一个外延层。目标基片和中间支撑也是一样的。
根据一个优选方式，通过引入气体的方法就可以将中间支撑的至少一部分去掉，气体的引入或是在接触以后通过薄层实现，或是在与薄层的第一接触面粘结接触以前或以后通过中间支撑的接触面实现，这种气体引入会形成一个脆化层，在涂覆有薄层薄膜的中间支撑的一部分断裂以后就可以将该脆化层去掉。在这种情况下，中间支撑例如可以再用作新的支撑。
事实上，由步骤e)得到的该叠置结构可将第一接触面的侧面弄薄。
该方法可以使用一个质量很好的初始基片，例如价钱很昂贵的直径为300mm的单晶硅，就步骤b)来说，中间支撑与初始基片相容，例如为涂覆有SiO2的氧化膜的单晶硅基片，一质量不如初始基片的多晶硅或单晶硅的目标基片，薄层例如包括在单晶硅上的氧化硅，单晶硅来自初始基片。同样，目标基片可以不是硅。因此在该方法结束时，在目标基片上得到的薄膜质量相当好。此外，可以制造初始基片，根据其质量和价格，可以重新使用中间支撑或将其扔掉。也可以使用SiC或GaAs的初始基片，SiC或GaAs的中间支撑，SiC或GaAs的目标基片，其质量要比初始基片的材料差，薄层包括来自初始基片的SiC或GaAs。
薄层可在下列材料层中选择：Si、GaN、SiC、LiNbO3、Ge、GaAs、InP、蓝宝石和半导体。
除了其他优点，本发明还有以下优点：
-可以转移结晶质量良好的单晶薄膜，而用于使中间支撑变薄的阻滞层是一蓝宝石层。
-如果中间支撑(质量，特性)的成本很高，则可以使用一可循环使用的中间支撑，例如通过控制其结合能量。因而可以用多晶SiC的中间支撑转移成本昂贵和/或品质很好的SiC单晶薄膜。作为例子，通过控制沉积在薄层或中间支撑上的SiO2附加层的粗糙度就可保证该结合能量的控制。在另一种对中间支撑的结合能量的控制中，还可以在该中间支撑的表面上使用一种可消耗的薄膜(例如氧化物)，以便使其循环使用(“lift-off”的技术)。
-可以方便地选择最后被埋的氧化物或中间层(电介质层，金属层)的厚度。
-本发明的原理可用于其他单晶材料层或只用于硅材料层，以用于叠置结构的(至少)一层薄膜。尤其是，在任何支撑上，可以将该方法用于蓝宝石薄膜、Si薄膜、GaN薄膜、LiNbO3薄膜、Ge薄膜、GaAs薄膜、InP薄膜。
-该相同的原理可以用于除硅以外的其他形式的目标基片，例如石英，或者不论什么基片，最好是便宜的基片(玻璃，塑料，陶瓷)。
-该方法可以用于所有半导体薄膜，例如III-V，II-VI和IV的半导体薄膜，或一钻石薄膜、氮化物薄膜或任何形式的氧化物薄膜，例如Al2O3、ZrO2、SrTiO3、LaAlO3、MgO、YbaxCuyOz、SiOxNy、RuO2，或者其它材料的薄膜，特别是压电材料、超导材料、绝缘材料、金属材料、热电材料、单晶或非单晶材料。
-可以将该方法用于其表面具有极性特征的材料。
-可以将该方法重复以便得到例如多层复合结构。
-在一最终的支撑上只制造例如硅膜的单晶膜的原理优选可用于一应用中，其中该最终的支撑是至少一种经处理或未经处理的薄层的结构。这种被转移的硅单晶薄膜本身然后成为工艺步骤的客体，以便制造一种元件。如果反复这种原理，则该原理可以进行具有元件工艺水平的3D叠置。
-此外本发明的方法可在同样实施的过程中克服多种不相容性。为此可以要求连续使用一或多个中间支撑。
-该初始基片、目标基片和中间支撑可以是叠置结构。
附图说明
通过阅读下面结合附图对非限定例子的描述将会更清楚地理解本发明，而且更清楚本发明的其它特征和特性，其中：
图1表示应用于本发明的一被称作初始基片的基片的横剖图；
图2表示该初始基片涂覆有一层材料层，当实施本发明方法时该初始基片经受离子注入步骤的横剖图；
图3表示根据本发明的初始基片通过材料层与一个中间支撑进行粘结接触的步骤；
图4表示根据本发明消除至少部分初始基片的步骤；
图5表示根据本发明的通过一可能的薄层与一目标基片的一面进行粘结接触的步骤；
图6表示根据本发明方法得到的叠置结构。
具体实施方式
下面描述本发明的多个实施例。这些例子是用一种实施本发明的方法的多个变型，我们首先借助图1-6根据一个例子简单描述该方法。
图1以横剖视图表示一块厚度为725μm，直径为200mm的硅板1，它构成初始基片。初始基片1的面2经热处理被氧化的厚度为400nm，从而得到一个氧化层3(见图2)。在基片1上也可以采用一多层结构。
然后通过初始基片的面2对该初始基片1用气体4进行离子注入，如图2所示离子还穿过了该氧化层3。气体的种类4例如是能量为75keV的注入氢离子，含量约为6.1016个原子/cm2。这样就在一个与面2平行的平面中得到一个脆化层5。
基片1的处于面2和脆化层5之间的那部分构成薄膜6。由薄膜6和氧化层3叠置构成的结合体构成薄层7。薄层7有一个称作第一接触面的自由面8。
清理第一接触面8，以便使其适于分子附着，例如通过一种处理，使其具有充分的吸水性，并将该第一接触面与另一块硅板10的一个面11进行分子附着接触，该硅板10被称作中间支撑，如图3所示。在另一种应用变型中，为了与所述支撑粘结，可制造一适于与该中间支撑粘结的薄层(粘合剂，可熔层)。
由初始基片1和中间支撑10构成的组件经受了一分离处理，例如一热处理，以便通过断裂将薄膜6与初始基片1的剩余部分9分离(见图4)。薄膜6仍然与中间支撑10相连，该薄膜有一个自由面12。
最好利用高温热处理来加强薄层7在中间支撑10上的结合。根据该温度，这两部分之间的分子附着能量例如可以达到约1，5J/m2。
因此，由于表面处理，例如由于机械-化学抛光、退火，例如在部分氢气氛或全部氢环境下的退火、或通过绝缘离子或聚集离子的轰击或化学侵蚀，使薄膜6的自由面变得光滑，化学侵蚀会消除全部或部分薄膜6，如果相对于中间支撑充足地选择薄层3，则薄层3就空出一个面。该自由面上可以涂覆可以是多层的薄膜13，该薄膜的自由面构成第二接触面14(见图5)。薄膜13可以通过沉积、热处理、化学处理等得到。
在对第二接触面14进行清理以后，将该接触面与一个目标基片15粘结接触。利用高温热处理可以增强结合。
然后例如利用化学侵蚀的补充磨削去掉中间支撑10。也可以去掉氧化层3，以便得到图6所示的叠置结构，该结构包括目标基片15、薄膜13和薄膜6。
根据一第一变型，薄膜13可以是一层厚度为20nm的氧化层，该氧化层通过在薄膜6的表面12上热处理构成。目标基片15可以是硅材料，其表面被氧化(例如20nm)或不被氧化。在这种情况下，利用1100℃热处理或分子附着来增强薄膜13在目标基片15上的结合。如上所述，也可以用粘结材料或易熔材料或其他材料进行结合。这样得到的结构质量很好，同时可以防止结合界面上出现气泡。先通过磨削，然后通过在一种溶液中进行化学侵蚀去掉中间支撑10，所述溶液是氢氧化四甲胺溶液(TMAH)或碳酸钾溶液，因此，氧化层3用作化学蚀刻硅的阻滞层。利用氢氟酸为基的溶液去除该氧化层3。通过变薄，例如通过氧化牺牲使其变薄调整薄膜6的最后厚度。可以得到的最后的厚度为50nm，而且非常均匀。
根据一第二变型，在初始基片1上形成的氧化层的厚度为400nm。在与上述相同的条件下注入氢原子。在将硅膜6与初始基片1的剩余部分9分离以后，将该薄膜6弄薄到30nm，例如通过氧化牺牲使其变薄，并用50nm厚的氧化层13涂覆。该第二接触面14被结合到该目标基片15上。因而可在高温下进行处理，而在粘贴界面不会出现气泡。
第三变型可以在目标基片上得到一个结合能量低的界面。为此，例如利用机械-化学抛光将薄膜6与初始基片的剩余部分9分离后显示出的薄膜6的表面12(见图4)变光滑。经热处理形成厚度为1000nm的氧化膜13(见图5)。因此用10％的氢氟酸溶液腐蚀2分钟使薄膜13的自由表面变粗糙，RMS平均值为0.6nm。在清理以后，将第二接触面14结合到目标基片15上。该目标基片是硅基片，其表面可能已被氧化，例如氧化1000nm。用与薄膜13相同的热处理方法可以使其表面变得粗糙，它的RMS平均值为0.6nm。根据得到的粗糙度以及可行的热处理方法，使结合具有合适的能量。此时，结合能量可比良好进行直接法所必须的能量小，该能量称作临界结合能量。
然后例如通过在一种TMAH溶液或碳酸钾溶液中进行化学侵蚀完成的磨削法去掉硅材料的中间支撑10，氧化层3用作蚀刻的阻滞层。利用一种以氢氟酸为基的溶液去除该氧化层3。通过变薄，例如通过氧化牺牲使其变薄调整薄膜6的最后厚度。
这种变型的实施方案可以得到最终厚度约为200nm的薄膜6，而且非常均匀。与目标基片15的结合能量很低，这样就可以在该过程以后通过与目标基片15剥离回收该薄膜。在回收薄膜以前，以优选方式，可制造整个或部分元件，例如作为微电子、光电子、光电池、传感器等的应用的元件。以优选方式，根据另一种应用，最好能够使用这样一种叠置结构，该结构的结合能量较小，从而在该结构上沉积或转移膜。这种变型的另一种应用涉及高成本基片。
根据再一种变型，我们致力于能够重新使用初始基片和中间基片。根据这种变型，初始板可以是高质量和/或高成本的单晶硅板，例如直径为30mm的板。目标基片可以是质量较差单晶硅板，或低成本的多晶硅板。利用该方法克服的障碍例如是直接法中的粘结缺陷或出现看得到的气泡。在第一个例子中，在步骤d)时，例如如果贴合是导体粘结时，则可以将该薄层的自由面直接结合到目标基片上。在第二个例子中，在步骤d)时，可以为薄层或目标基片的自由面涂覆氧化层，从而可以在低成本的目标基片上进行粘结。在该后一个例子中，氧化可以使需粘结的表面变光滑，目标基片将是多晶硅。
在该方法的这种变型中，该硅的中间基片可以是低成本的，例如多晶。用作使表面光滑的附加薄层例如由SiO2构成，最好将该附加薄层沉积在中间基片上。
还是在这种变型中，中间基片可以是高质量的硅。因而最好将该基片回收，回收方法例如采用拆卸(lift-off)技术或先注入各种气体再进行分离的技术，也可采用这样的技术，例如在步骤b)以后考虑足够低的粘结能量，以便例如通过机械方法、气动方法进行分离。
在这种变型的任何情况下，高质量和/或高成本的初始基片，例如用直径为300mm的硅构成的基片在使用时得到回收，例如在步骤a)时，通过注入气体的方法，在步骤c)时，将初始基片的剩余部分分离出来。
第四种变型可以在目标基片上得到一个结合能量低的界面，以便将薄膜空出，回收目标基片。这种变型实施方案与上述变型有许多共同点，它可以使结合到目标基片上的薄膜经受一定次数的处理，例如制造电子元件的工艺步骤，在这种工艺中的热处理温度很高。这些热处理不能将直接法得到的基片上的薄膜剥离。
上面我们已经看到可以使薄膜在目标基片上得到很小的能量结合，例如0.5J/m2的能量。在接触以前将表面粗糙度控制在RMS大于0.6nm的值可以得到这样的结合能量，哪怕是热处理温度大于900℃也是如此。因而这些能量可以将处理过的薄膜空出，空出的方法是在制造电子元件的工艺步骤以后，使目标基片剥离。所以就可以回收目标基片，这最好能够根据基片的价格来决定。
作为高成本的目标基片的例子，我们可以列举有直径为300mm的硅基片。基片上只有部分薄膜用于元件，回收初始基片和/或中间支撑和/或目标基片可能是很重要的。
第五种变型实施方案适用的情况是限定在初始基片中的薄膜6的自由表面为：目标基片上的直接粘结很弱，其原因例如是在待接触的两个表面中的至少一个表面上的粗糙度所造成的。因而在目标基片上的结合能量不足以通过直接法分离薄膜。
为了解决这个问题，在离子注入步骤以后，配置第一接触面8，使其适于结合，例如通过沉积一牺牲的薄膜和附加一个抛光步骤(叫做增加平滑)来配置该第一接触面。根据本发明，使用一个中间支撑，例如一个硅基片，中间支撑上可以涂覆一层氧化层(例如100nm厚)，它有一个不太粗糙的接触面，例如RMS的平均值为0.2nm。在不太粗糙的表面上进行贴合保证结合能量足可以在以后的步骤中将薄膜6与初始基片的剩余部分分离。
一旦进行分离，例如就可以作高温热处理，以便增强结合，或是根据所考虑的粘贴采取必要的操作(使注入的要素的扩散，然后沉积氧化膜等)。例如机械-化学抛光的表面处理可以使与初始基片分离后的薄膜显露出的表面全部或部分变成光滑。
在清理以后，薄膜6或附加薄膜13的表面，也就是所述的第二接触面14被结合在硅材料的目标基片上，该目标基片涂覆有厚度约为1000nm的氧化层，氧化层的表面因受到化学处理而变得粗糙。经热处理以后可以有合适的结合，但结合能量仍较低。此时，薄膜6或薄膜13与目标基片15(也可以是其表面涂层)之间的结合能量要比薄膜与初始基片剩余膜进行分离步骤所要求的能量小。然后例如通过磨削和化学侵蚀法去掉中间支撑10，用化学侵蚀法消除氧化层3。通过变薄，例如通过氧化牺牲使其变薄使调整薄膜6的最终厚度。该厚度可以是50nm，而且均匀性很好。
优选的，在面2或8的初始表面粗糙度对应于初始基片或初始薄层或目标基片上雕刻的布局时使用第五种变型。例如通过热处理可以在薄膜6的表面上形成1000nm厚的氧化薄膜13(见图5)。直接法最初不允许的表面布局在该步骤可以被复制，例如通过化学蚀刻处理复制。作为粘贴的例子我们列举的情况是在与目标基片结合的界面处设置一些管道，这些管道可以通过里面的流体循环对结构进行冷却。另一方面，对于光电池的应用来讲，我们可以列举的是在目标基片结合的界面处形成一个结构。此外，在目标基片中形成的只有这种布局或部分布局，目标基片可以涂覆附加层，也可以不涂附加层。
第六种变型实施方案与上述变型实施方案的差别在于可以回收中间支撑。该方案被证明是有效的，理由在于中间支撑是一个应当具有某一性能的元件，以便使其可以与薄膜分离，而且其成本也可能很高。例如本发明的方法可以将初始基片在中间支撑上的结合能量保持在一个正好比薄膜和初始基片分离时所需要的极限能量高的数值。通过表面粗糙度和所用的热处理来控制初始基片和中间支撑的结合能量，所述热处理可以是对分离处理的补充。因为可以使中间支撑重新循环使用，所以我们可以将比较昂贵的基片(适合于使用)、甚至专门制备的基片用作支撑，从而在第一结合界面处便于剥离。在中间基片结合到目标基片上以后，例如采用拆卸(lift-off)技术或机械和/或气动拆封技术就可以回收中间支撑，也可以采用与气体注入相结合的方法，这些技术也可以结合使用。
第七种变型实施方案适用的情况主要是在直接法后与初始基片分离的薄膜自由表面难以抛光或光洁度不够理想。
在分离步骤以后，为了预计的应用，用直接法得到的薄膜通常具有需要降低的表面粗糙度。一般来讲，可以进行机械-化学抛光。对于大量材料，例如对于“硬”材料(蓝宝石、SiC、钻石等)来讲，这种抛光不适于对硬材料薄膜抛光(无效)，而且对于实心的相同材料来讲，这种抛光显示质量不是很好，均匀度(厚度的)较差，或者说时间太长(造成制造成本增加)。本发明可以克服这一问题。
采用的例子是初始基片1由一个取向为[1-102]的单晶兰宝石平板构成，其表面按外延要求进行抛光。平板可以涂覆一层硅氧化层。将各种气体注入到初始基片1中，例如注入氢气。如果没有氧化层，则注入能量可以为60keV，含量为2.1017个原子/cm2。如果有氧化层，则增大注入能量，以便将氧化层的厚度计算在内。在准备好注入面(第一接触面)以后，使初始基片与中间支撑进行分子粘接接触。在脆化层中或在该脆化层附近分离蓝宝石薄膜。
在该分离以后，我们希望获得细微粗糙度的蓝宝石薄膜。对于这种材料来讲，机械-化学抛光化的时间很长，薄膜的抛光质量和均匀度难以得到控制。表面质量不是外延式的，所用的成本很高，所以不能使用直接法。平板供应商出售的蓝宝石的初始基片有一面已经是外延质量。本发明可以得到一种包括一个薄膜的叠置结构，该薄膜的自由面(或前表面)是该外延质量的初始面。
因此，在初始基片通过一个可行的附加初始薄膜在中间支撑上进行粘接接触以后，就可以实现薄膜与初始基片的分离步骤。在分离以后，蓝宝石薄膜的自由面有一定的粗糙度。在该自由面上镀一层材料，例如SiO2层，机械-化学抛光可以使其表面变光滑。在制备了该表面以及目标基片(例如硅材料基片)的相应表面以后，进行粘结接触的第二步骤。去掉中间支撑后就显示出蓝宝石薄膜或附加初始薄膜在开始时的前表面。该附加初始薄膜最好可以是氧化硅薄膜。在这种情况下，可以利用化学侵蚀将其去掉，以便空出蓝宝石薄膜在开始时的前表面。如果该前表面涂覆有一层氧化层，则可以利用化学侵蚀将该氧化层去掉。
第八种变型实施方案适用的情况是薄膜的各面具有不同的特性。这是现有技术中描述的情况，现有技术通过在SiC(一面是Si，一面是C的材料)薄膜或GaN薄膜6上外延恢复生长。
例如，SiC的初始基片涂覆有一层厚约400nm的氧化层，经该氧化层将能量为120keV的氢粒子注入到初始基片中，氢离子的含量为8.1016个原子/cm2。然后使注入表面成为亲水性，并与涂覆有1μm厚氧化层的中间支撑接触，以便进行分子粘接连接。分离处理可以将薄膜与初始基片的剩余部分分离。这样，SiC薄膜通过该氧化层粘接到中间支撑上。表面处理(例如机械-化学抛光，可以沉积变光滑的膜)可以使SiC产生新的自由表面，该表面适于以后的粘结。该自由表面成为亲水性表面，并通过分子粘接与目标基片的一个相应面接触，从而进行连接。在旨在增强结合的高温热处理以后，分子附着能量可以达到高于或等于1J/m2的数值。
然后，例如通过化学侵蚀的补充磨削去掉中间支撑10，氧化层3用作雕刻的阻滞层。最后利用氢氟酸为基的溶液进行侵蚀，以便去除该氧化层3。通过变薄热处理，使薄膜的最后厚度适于使用。
在该变型中，得到的薄膜6的最后的厚度为100nm，而且在结构的大部分上均非常均匀。薄膜空出的表面对应于可通过外延生长恢复的表面.
在第九种变型中，希望回收中间支撑或希望薄膜(或多个薄膜中的一个)的各面具有不同的特性。这种变型实施方案就是上述变型的一种特殊情况。
在将薄膜6和初始基片的剩余部分9分离(见图4)的步骤以后，通过表面12进行注入离子的步骤，以便在中间支撑或在多个附加层的一个附加层中产生一个脆化区域，所述多个附加层根据其性能沉积在中间基片或薄层7上。可以在中间支撑中注入能量为140keV的氢，对于第八个变型所列举的材料的例子来讲，含量为8.1016个原子/cm2，其中的中间基片为SiC。
使目标基片与第二接触面进行粘结接触。因而目标基片与叠置结构分离，使其可以重新循环使用。在硅材料的目标基片上制造SiC薄膜的方法的情况下，回收SiC中间支撑有一定的经济效益。利用氢氟酸溶液进行侵蚀，以便去除该氧化层3。通过变薄使薄膜的最后厚度适于使用，例如通过牺牲氧化。
在第十种变型实施方案适用的情况中，薄膜和目标基片具有至少一个与直接法不兼容的特性。它可以是这样的情况，构成薄膜和目标基片的材料热膨胀系数很不相同。我们可以列举有：硅和石英、硅和蓝宝石、硅和砷化镓、Si和InP、Si和LiNbO3。在直接法的分离步骤以前或期间所用的热处理或者会使接触界面剥离，或者使粘结接触的两个元件中的一个元件断裂。
作为例子，可以从一个由一块涂覆有400nm厚的氧化层3的硅板构成的初始基片1开始。通过注入能量为75keV的氢，其含量为8.1016个原子/cm2可以产生一个脆化区域5。将接触面8结合到一个热膨胀系数相容的中间支撑10上。该中间支撑可以是另一块涂覆有200nm厚的氧化层的硅板。因而可以进行热处理。这些热处理可以增强结合能量，导致薄膜和初始基片的剩余部分之间的性能分离。一旦实现分离，就可以得到图4所示的叠置件。进行表面热处理可以使薄膜6的表面细微粗糙度达到最小。在表面进行可能的准备后，将叠置件结合到目标基片上，该目标基片的膨胀系数可以与初始基片的膨胀系数大不相同，例如一个石英板或蓝宝石板，并且例如采用磨削技术、化学侵蚀、拆卸(lift-off)技术去掉中间支撑。
第十个变型的另一个例子在于在步骤b)进行粘结，该粘结能量至少对应于极限能量，低于该极限能量时不能进行步骤c)。在步骤d)以前，通过面12将离子，例如氢离子注入到中间基片中或该中间基片的各附加层的一个附加层中。这种注入在里面形成一个脆化层，步骤e)时的分离就在该脆化层中进行。因而可以回收中间基片，将其重新使用。
用一些本身就是由一个叠置结构构成的初始基片可以得到类似的例子，例如一块涂覆有一层氮化物的硅板，而目标基片可以是涂覆有厚的加热氧化层的硅。氮化物薄膜的膨胀系数可以大于4.10-6/K，而氧化薄膜的膨胀系数小于10-6/K。在直接法时或直接法之后，用于使硅薄膜变薄(例如通过牺牲氧化)的高温热处理不适于氮化物薄膜和硅石薄膜之间的粘结能量的某些条件。在这种情况下，使用本发明的方法可以解决这一问题。在步骤c)以后，在高温下处理薄层，以便通过硅牺牲的氧化弄薄该薄层。在步骤d)以前，在薄层的自由面上制造一层氮化物(Si3N4)附加薄层，给目标基片涂覆氧化薄膜(SiO2)。也可以将这两层沉积到薄层的自由面上或目标基片上。最终的叠置结构对应于被两个膨胀系数很不相同的薄膜支撑的硅薄层。
根据第十一个变型，直接法不能兼顾的特性可以是在薄膜中突然出现的状态变化。例如，一个与硅基片接触的钯薄膜可以粘结形成硅化物，这是由于在200℃以上的温度进行热处理而形成的。反之，在900℃时，该硅化物被降解，这样就不能用直接法完成900℃下的氧化牺牲的步骤。而本发明可以解决这一问题。
包括一个在中间支撑10上的硅薄膜6的薄层7被制成以后，先在900℃下通过氧化牺牲将该硅薄膜弄薄，然后在对自由面12抛光的步骤以后沉积钯薄膜，该钯薄膜构成整个或部分基准薄膜13。与目标基片的结合热处理在低于870℃的温度下进行。这样结合的质量很好，而且硅薄膜具有合适的厚度。

Claims (23)

1.一种制造含有至少一层粘接到一目标基片(15)上的薄层的一叠置结构的方法，该方法包括如下步骤：
a)形成一层薄层(7)，其包括将各种气体引入到一个初始基片之中，以形成一将薄膜(6)与所述初始基片(1)的剩余部分分开的脆化层(5)，该薄层(7)的自由面称作第一接触面(8)；
b)使第一接触面(8)与一个中间支撑(10)的一个面(11)进行粘结接触，得到的结构适用于以后对初始基片的变薄；
c)通过进行一优先处理将所述初始基片(11)弄薄，以在所述脆化层(5)处的所述初始基片(1)中获得一断裂，并且显示出一个被处理用于提供第二接触面(14)的薄层自由面(12)，该自由面与所述第一自由面(8)对置；
d)使目标基片(15)的一个面与所述第二接触面(14)的至少一部分进行粘结接触，得到的结构适用于以后去掉所述中间支撑的全部或部分；
e)去掉所述中间支撑(10)的至少一部分，这样就能得到所述的叠置结构；
其特征在于在步骤b)中，所述结构的相容性可以在步骤a)中通过形成所述薄层得到，以便在步骤c)的变薄过程中，该薄层可以防止粘结缺陷。
2.根据权利要求1的方法，其特征在于选择中间支撑和/或目标基片与薄层的接触性能，以便防止因所选结构的材料的状态变化而造成的不相容性。
3.根据权利要求1的方法，其特征在于选择中间支撑和/或目标基片与薄层的接触性能，以便防止因所获得结构的材料的异质而造成的不相容性。
4.根据权利要求1的方法，其特征在于选择中间支撑和/或目标基片与薄层的接触性能，以便防止因与薄层的热膨胀系数不同而造成的不相容性。
5.根据权利要求1的方法，其特征在于薄层，中间支撑和目标基片中的至少之一含有至少一个附加层，该附加层有一个或多个接触面。
6.根据权利要求5的方法，其特征在于在步骤d)之前，该附加层内配备一种元件的至少一部分。
7.根据权利要求6的方法，其特征在于所述附加层由氧化物或多晶硅或非晶质硅构成。
8.根据权利要求1的方法，其特征在于在所述薄层的第一接触面和与所述第一接触面接触的中间支撑的表面之间具有第一表面粗糙度，而在所述第二接触面和与所述第二接触面接触的目标基片的表面之间具有第二表面粗糙度，第一表面粗糙度小于第二表面粗糙度。
9.根据权利要求1的方法，其特征在于可以在步骤b)和/或步骤d)中实现相容性的薄层的第一接触面和/或第二接触面的粘结接触是通过使用能够粘结接触的处理得到的。
10.根据权利要求9的方法，其特征在于可以粘结接触的处理包括下面的一种处理或多种处理的结合：机械一化学和/或离子抛光、在薄层的一个相应接触面和中间支撑或目标基片之间插入一个中间层、热处理或化学处理。
11.根据权利要求1的方法，其特征在于步骤b)和/或步骤d)的粘结接触用分子附着实现。
12.根据权利要求1的方法，其特征在于该薄层的第一接触面的表面上有一极性表面，该极性与该表面的原子性质有关，该极性与其第二接触面的极性不同，由于薄层的第二接触面和目标基片的粘结接触，再由于从薄层的第一接触面上去掉中间支撑，所以就在步骤d)得到结构的相容性能，因此所述第一接触面变成一个自由面。
13.根据权利要求1的方法，其特征在于因为薄层的第二接触面与目标基片用粘结能量进行粘结接触，所以就可以在步骤d)实现结构的相容性能，所述粘结能量可以在步骤e)后去掉目标基片。
14.根据权利要求1的方法，其特征在于在步骤c)和d)之间设一个中间步骤，该步骤在于在薄层的第二接触面中和/或目标基片中产生一些要素，在步骤d)以后得到的结构与存在的所述要素相容。
15.根据权利要求1的方法，其特征在于在步骤d)以前设一个中间步骤，该步骤在于进行轮廓精修，这样可以隔离第二接触面的至少一个区域，步骤d)使至少这样的一个区域与目标基片接触。
16.根据权利要求1的方法，其特征在于步骤a)用一个基片(1)实现，该基片上至少涂覆一层材料(3)。
17.根据权利要求16的方法，其特征在于在步骤e)以后，该方法包括一个将涂覆步骤a)的基片(1)的材料层(3)消除的步骤。
18.根据权利要求16或17的方法，其特征在于初始基片(1)是硅，覆盖该基片的是氧化硅。
19.根据权利要求1的方法，其特征在于通过引入各种气体将中间支撑的至少一部分去掉，气体的引入或是在步骤b)以后通过薄层实现，或是在与薄层的第一接触面粘结接触以前或以后通过中间支撑的接触面实现，将各气体引入会形成一个脆化层，通过断裂，该脆化层可以从中间支撑的一部分上去掉。
20.根据权利要求1的方法，其特征在于在步骤e)时在第一接触面侧上将得到的叠置结构弄薄。
21.根据权利要求1的方法，其特征在于该方法使用一个单晶硅的初始基片，一个单晶硅的中间支撑，一个多晶硅或单晶硅的目标基片，其质量比初始基片的硅的质量差。
22.根据权利要求1的方法，其特征在于该方法使用SiC或GaAs的初始基片，SiC或GaAs的中间支撑，SiC或GaAs的目标基片，其质量要比初始基片材料的差，薄层包括来自初始基片的SiC或GaAs。
23.根据权利要求1的方法，其特征在于该薄层是一从下面材料中选择的材料层：Si、GaN、SiC、LiNbO3、Ge、GaAs、InP、蓝宝石和其他半导体。
CNB018183360A 2000-11-06 2001-11-05 制造含有粘接到目标基片上的薄层的叠置结构的方法 Expired - Lifetime CN1327505C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0014170A FR2816445B1 (fr) 2000-11-06 2000-11-06 Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR00/14170 2000-11-06

Publications (2)

Publication Number Publication Date
CN1473361A CN1473361A (zh) 2004-02-04
CN1327505C true CN1327505C (zh) 2007-07-18

Family

ID=8856075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018183360A Expired - Lifetime CN1327505C (zh) 2000-11-06 2001-11-05 制造含有粘接到目标基片上的薄层的叠置结构的方法

Country Status (9)

Country Link
US (3) US6974759B2 (zh)
EP (1) EP1344249B1 (zh)
JP (3) JP2004513517A (zh)
KR (1) KR100855083B1 (zh)
CN (1) CN1327505C (zh)
AU (1) AU2002223735A1 (zh)
FR (1) FR2816445B1 (zh)
TW (1) TW513752B (zh)
WO (1) WO2002037556A1 (zh)

Families Citing this family (283)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2840731B3 (fr) 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
FR2842648B1 (fr) * 2002-07-18 2005-01-14 Commissariat Energie Atomique Procede de transfert d'une couche mince electriquement active
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
US7239337B2 (en) * 2002-11-13 2007-07-03 Oki Data Corporation Combined semiconductor apparatus with thin semiconductor films
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2864336B1 (fr) 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
FR2872627B1 (fr) 2004-06-30 2006-08-18 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats
US7497907B2 (en) * 2004-07-23 2009-03-03 Memc Electronic Materials, Inc. Partially devitrified crucible
US8025929B2 (en) * 2004-11-19 2011-09-27 Helianthos B.V. Method for preparing flexible mechanically compensated transparent layered material
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
WO2006113442A2 (en) * 2005-04-13 2006-10-26 The Regents Of The University Of California Wafer separation technique for the fabrication of free-standing (al, in, ga)n wafers
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2895391B1 (fr) * 2005-12-27 2008-01-25 Commissariat Energie Atomique Procede d'elaboration de nanostructures ordonnees
FR2895420B1 (fr) * 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
EP2109883A1 (en) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
US7799656B2 (en) * 2007-03-15 2010-09-21 Dalsa Semiconductor Inc. Microchannels for BioMEMS devices
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2926748B1 (fr) 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
JP5353897B2 (ja) 2008-12-10 2013-11-27 株式会社村田製作所 圧電性複合基板の製造方法、および圧電素子の製造方法
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8384426B2 (en) * 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
JP5443833B2 (ja) * 2009-05-29 2014-03-19 信越化学工業株式会社 貼り合わせｓｏｉ基板の製造方法
FR2946435B1 (fr) 2009-06-04 2017-09-29 Commissariat A L'energie Atomique Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne
US7985658B2 (en) * 2009-06-08 2011-07-26 Aptina Imaging Corporation Method of forming substrate for use in imager devices
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
SG177816A1 (en) * 2010-07-15 2012-02-28 Soitec Silicon On Insulator Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11956976B2 (en) * 2010-10-11 2024-04-09 Monolithic 3D Inc. 3D semiconductor devices and structures with transistors
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11793005B2 (en) * 2010-10-11 2023-10-17 Monolithic 3D Inc. 3D semiconductor devices and structures
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US20130154049A1 (en) * 2011-06-22 2013-06-20 George IMTHURN Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP5966157B2 (ja) * 2012-06-18 2016-08-10 パナソニックＩｐマネジメント株式会社 赤外線検出装置
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
EP2993686B1 (en) 2013-05-01 2021-05-26 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrate
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
CN111584396B (zh) * 2013-11-06 2023-09-01 应用材料公司 溶胶凝胶涂布的支撑环
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
FR3045933B1 (fr) 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
US10037985B2 (en) 2016-05-17 2018-07-31 X-Celeprint Limited Compound micro-transfer-printed power transistor device
FR3051979B1 (fr) * 2016-05-25 2018-05-18 Soitec Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
FR3078822B1 (fr) * 2018-03-12 2020-02-28 Soitec Procede de preparation d’une couche mince de materiau ferroelectrique a base d’alcalin
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
FR3079660B1 (fr) * 2018-03-29 2020-04-17 Soitec Procede de transfert d'une couche
CN109192670A (zh) * 2018-08-17 2019-01-11 中国科学院上海微系统与信息技术研究所 柔性半导体复合薄膜及其制备方法
CN109850877A (zh) * 2019-02-21 2019-06-07 中国科学院上海微系统与信息技术研究所 石墨烯纳米带的转移方法
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN113540339B (zh) * 2020-04-21 2024-07-12 济南晶正电子科技有限公司 一种制备压电复合薄膜的方法及压电复合薄膜
CN111834279B (zh) * 2020-06-29 2021-08-17 中国科学院上海微系统与信息技术研究所 一种临时键合和解键合方法、载片结构及应用
US11152395B1 (en) 2020-11-12 2021-10-19 X-Celeprint Limited Monolithic multi-FETs
FR3116652A1 (fr) 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
FR2781082A1 (fr) * 1998-07-10 2000-01-14 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3565594A (en) * 1968-11-22 1971-02-23 Normand A Hill Gasoline vapor generator
US5044552A (en) * 1989-11-01 1991-09-03 The United States Of America As Represented By The United States Department Of Energy Supersonic coal water slurry fuel atomizer
JPH04199504A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP3112106B2 (ja) 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JPH08186166A (ja) * 1994-12-27 1996-07-16 Mitsubishi Materials Shilicon Corp 張り合わせ誘電体分離ウェーハの製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
US6074892A (en) * 1996-05-07 2000-06-13 Ciena Corporation Semiconductor hetero-interface photodetector
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JPH10223495A (ja) * 1997-02-04 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 柔軟な構造を有する半導体装置とその製造方法
US6210479B1 (en) 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
JPH11111839A (ja) * 1997-10-01 1999-04-23 Denso Corp 半導体基板およびその製造方法
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP2000036609A (ja) * 1998-05-15 2000-02-02 Canon Inc 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
FR2781925B1 (fr) * 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
WO2001014500A1 (en) * 1999-08-26 2001-03-01 Exxonmobil Research And Engineering Company Superheating atomizing steam with hot fcc feed oil
WO2002084725A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP5102445B2 (ja) 2005-12-08 2012-12-19 カゴメ株式会社 加熱手段を備えたストレーナー、ならびに、凍結濃縮汁の解凍システム及びその解凍方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
FR2781082A1 (fr) * 1998-07-10 2000-01-14 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur

Also Published As

Publication number Publication date
KR20030051782A (ko) 2003-06-25
JP2004513517A (ja) 2004-04-30
JP2009081478A (ja) 2009-04-16
TW513752B (en) 2002-12-11
JP5770767B2 (ja) 2015-08-26
FR2816445B1 (fr) 2003-07-25
CN1473361A (zh) 2004-02-04
US8481409B2 (en) 2013-07-09
US20060079071A1 (en) 2006-04-13
US20040014299A1 (en) 2004-01-22
AU2002223735A1 (en) 2002-05-15
JP5528711B2 (ja) 2014-06-25
EP1344249A1 (fr) 2003-09-17
KR100855083B1 (ko) 2008-08-29
EP1344249B1 (fr) 2017-01-18
FR2816445A1 (fr) 2002-05-10
JP2013138248A (ja) 2013-07-11
US6974759B2 (en) 2005-12-13
US8679946B2 (en) 2014-03-25
US20130230967A1 (en) 2013-09-05
WO2002037556A1 (fr) 2002-05-10

Similar Documents

Publication Publication Date Title
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
CN100358124C (zh) 用于同时得到一对由有用层覆盖的衬底的方法
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
KR100448423B1 (ko) 반도체부재의 제조방법
US7902038B2 (en) Detachable substrate with controlled mechanical strength and method of producing same
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
US20070141803A1 (en) Methods for making substrates and substrates formed therefrom
US20050029224A1 (en) Detachable substrate or detachable structure and method for the production thereof
US8754505B2 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
JPH11145438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CN103875062A (zh) 双层转移方法
EP2519965B1 (en) Method for the preparation of a multi-layered crystalline structure
US7695564B1 (en) Thermal management substrate
CN101558486A (zh) 制造复合材料晶片的方法以及相应的复合材料晶片
KR20240073106A (ko) 다결정 sic의 중간층을 사용하여 단결정 sic의 층을 다결정 sic 캐리어로 전달하는 방법
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
KR20060033917A (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
KR102636121B1 (ko) Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
Li et al. BESOI using a silicon germanium etch stop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070718