CN101401195B - 半导体元件的转印方法和半导体装置的制造方法以及半导体装置 - Google Patents

半导体元件的转印方法和半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN101401195B
CN101401195B CN2006800538395A CN200680053839A CN101401195B CN 101401195 B CN101401195 B CN 101401195B CN 2006800538395 A CN2006800538395 A CN 2006800538395A CN 200680053839 A CN200680053839 A CN 200680053839A CN 101401195 B CN101401195 B CN 101401195B
Authority
CN
China
Prior art keywords
substrate
semiconductor element
mentioned
supporting substrate
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800538395A
Other languages
English (en)
Other versions
CN101401195A (zh
Inventor
竹井美智子
富安一秀
福岛康守
高藤裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101401195A publication Critical patent/CN101401195A/zh
Application granted granted Critical
Publication of CN101401195B publication Critical patent/CN101401195B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体元件的转印方法和半导体装置的制造方法以及半导体装置，利用离子注入的剥离方法，将形成于单结晶硅晶片(5)上的晶体管(70)暂时转印至第一临时支撑基板(30)上，在高温下对该第一临时支撑基板(30)实施热处理，恢复上述转印时在单结晶硅晶片(5)的晶体管沟道中产生的结晶缺陷，然后，将该晶体管(70)制成芯片并转印至TFT基板(80)上。制成芯片的晶体管(70)的转印使用离子注入的剥离方法以外的方法。

Description

半导体元件的转印方法和半导体装置的制造方法以及半导体装置
技术领域
本发明涉及半导体元件的转印方法和半导体装置的制造方法以及半导体装置，更详细地说，涉及将在半导体基板上形成的半导体元件制成芯片，然后转印在玻璃基板等耐热性低的基板上的半导体元件的转印方法和使用该半导体元件的转印方法的半导体装置的制造方法以及半导体装置。
背景技术
近年来，作为在绝缘基板上形成半导体元件的技术，正在研究一种在半导体基板上预先形成由单结晶硅薄膜(以下称作“单结晶硅薄膜”)构成的半导体晶体管等晶体管，将形成于该半导体基板上的晶体管粘结在最终搭载该晶体管的玻璃基板等所谓生产性基板的基板(绝缘基板)上，然后，通过解理剥离上述半导体基板来进行分离、薄膜化的技术(例如，参照专利文献1、2和非专利文献1)。
特别是由单结晶硅薄膜构成的晶体管(以下称作“单结晶硅晶体管”)，在单结晶硅基板(单结晶硅晶片)上形成栅极电极以及注入源极、漏极的杂质离子，这种方法与在生产性基板上形成单结晶硅薄膜后形成晶体管的方法相比，能够更加容易地进行单结晶硅的微细加工。
单结晶硅晶体管，首先在单结晶硅基板上形成，以单结晶硅基板作为表面一侧将其粘贴在生产性基板上，然后，从单结晶硅晶体管中剥离单结晶硅基板，于是，从单结晶硅基板上转印到上述生产性基板上。
作为从被粘贴在生产性基板上的单结晶硅晶体管中剥离单结晶硅基板的方法，一般采用在单结晶硅基板上注入规定浓度的氢离子或者稀有气体离子，在其注入部产生微小气泡，将该微小气泡面作为解理面然后解理单结晶硅基板的所谓智能剥离(Smart-Cut，注册商标)法(例如参照专利文献1、2)。
更具体地说，在单结晶硅基板上制作单结晶硅晶体管后，向该单结晶硅基板注入氢离子，在距离该单结晶硅基板表面的规定深度的位置形成氢离子注入层。然后，将上述单结晶硅基板粘贴在生产性基板上，通过实施热处理，用上述氢离子注入层分割，从而将上述单结晶硅基板从上述单结晶硅晶体管中剥离。
专利文献1：日本国公开专利公报“特开平11-102848号公报(公开日：1999年4月13日)”(与美国专利第6140210号(注册日：2000年10月31日)对应)
专利文献2：日本国公开专利公报“特开2005-26472号公报(公开日：2005年1月27日)”
非专利文献1：S.Utsunomiya，其它二人，“Surface Free Technology byLaser Ablation/Annealing”，AM-LCD’02，第三7～40页
发明内容
但是，如果在单结晶硅基板上注入用来解理的离子并在该离子注入层中剥离上述单结晶硅基板中的不需要的部分，那么，在剥离该不需要的部分后的单结晶硅基板的晶体管沟道中，由于存在因离子注入而产生的晶格缺陷和存在因切断硅原子彼此之间的键而产生的奇数电子等，于是出现结晶性受损的区域(受到损伤的区域)。而且，由于在该受到损伤的区域中存在的具有电荷的缺陷，单结晶硅晶体管的特性劣化，导致S系数(亚阈值系数：subthreshold)的增大(亚阈值斜率钝化)。
但是，一般情况下，作为生产性基板使用的玻璃基板的应变点大概在600℃～650℃左右。
因此，如上述专利文献1所示，粘合在其中一个硅晶片上设置离子注入层的两个硅晶片，或者将设置离子注入层的硅晶片与绝缘性晶片粘合后，在利用智能剥离法解理设置离子注入层的硅晶片后或者上述解理之前，为了提高晶片彼此之间的结合强度而进行热处理，通过气相蚀刻将所获得的SOI晶片的因离子注入产生的缺陷层除去，如果采用这种方法，那么，无法使用玻璃基板作为上述绝缘性晶片。
另外，如上述专利文献2所示，本申请人采取了在上述剥离表面暂时形成氧化膜，通过除去该氧化膜从而除去上述剥离表面中的损伤层等措施，为了形成上述氧化膜，采用氧化处理温度较低的高压水蒸气氧化等方法，这样就能在应变点低的玻璃基板上转印半导体元件。
采用上述方法，作为半导体元件的转印体即生产性基板，可以使用应变点低的玻璃基板。
但是，本发明人并不满足上述结果，为了提供一种在玻璃基板等耐热性低的绝缘基板上设置性能更高的半导体元件的半导体装置，利用与上述专利文献2不同的方法，对于在从形成有半导体元件的半导体基板转印上述半导体元件时防止因在上述半导体元件的晶体管沟道中必然产生的结晶缺陷而引起的半导体元件的特性劣化的方法，进行了更热心地研究。
即，本发明是鉴于上述现有的问题点而完成的，其目的在于，提供一种能够防止为了从形成有半导体元件的半导体基板转印上述半导体元件而在上述半导体元件的晶体管沟道中必然产生的结晶缺陷而必然引起的半导体元件的特性劣化的转印方法、以及使用该半导体元件的转印方法的半导体装置的制造方法及其半导体装置。
为了解决上述课题，半导体元件的转印方法是一种通过向半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)中的包括上述半导体元件的被转印层从形成有半导体元件的该半导体基板(A)中分离，并将上述半导体元件制成芯片后，转印至最终搭载该半导体元件的基板(B)上的半导体元件的转印方法，该方法包括以下工序：(i)向形成有上述半导体元件的半导体基板(A)中的上述被转印层的界面注入氢离子或者稀有气体离子的离子注入工序；(ii)以夹持上述半导体元件的方式，将形成有上述半导体元件的半导体基板(A)与具有因上述分离(即上述使用氢离子或者稀有气体离子从包括半导体元件的被转印层的半导体基板(A)中分离)而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)粘合在一起，并实施热处理，从上述半导体基板(A)分离上述被转印层，从而将上述半导体元件转印至上述临时支撑基板(C)上的第一转印工序；(iii)在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对转印了上述半导体元件的临时支撑基板(C)实施热处理，使上述结晶缺陷恢复的结晶缺陷恢复工序；和(iv)将上述半导体元件制成芯片，利用与上述第一转印工序不同的方法将其转印至上述基板(B)上的最终转印工序。
即，上述半导体元件的转印方法在于，将形成于半导体基板(A)的半导体元件，即将嵌入半导体基板(A)中的半导体元件制成芯片，并将其转印至最终搭载该半导体元件的基板(B)上的半导体元件的转印方法，并且是将形成于半导体基板(A)的半导体元件暂时转印至临时支撑基板(C)上，在高温下对该临时支撑基板(C)实施热处理，恢复在上述转印时在半导体元件的晶体管沟道中产生的结晶缺陷，然后，将上述半导体元件制成芯片，并转印至上述基板(B)上的转印方法。再者，半导体元件的转印表示半导体元件的移换，即从基板分离半导体元件，将其粘合(搭载)在其它的基板上。
在从形成半导体元件所使用的半导体基板(A)暂时分离的半导体元件的再转印(即，半导体元件的再分离、再粘合)中，作为半导体元件的分离方法，可以使用上述离子注入的分离(剥离不需要的部分)以外的方法。因此，从上述半导体基板(A)暂时转印至临时支撑基板(C)上，并实施用来恢复结晶缺陷的热处理的半导体元件的再转印，通过与上述第一转印工序即使用了上述离子注入的转印方法不同的方法来进行。
对转印了上述半导体元件的临时支撑基板(C)实施热处理并恢复上述结晶缺陷后，将上述半导体元件制成芯片，通过与使用了上述离子注入离子的转印方法不同的方法将其转印至上述基板(B)上，作为这种方法并无特别的限定，可以使用熟知的各种转印方法。其中，尤其可以使用以下第一～第三的方法。另外，这些方法也可以相互组合使用。
第一方法在于，其包括例如在上述第一转印工序与最终转印工序间之后，以夹持上述半导体元件的方式，将上述临时支撑基板(C)与具有由氢化非晶硅或者多孔硅构成的层(a)的临时支撑基板(D)粘合在一起，通过蚀刻除去上述临时支撑基板(C)，从而将上述半导体元件至少一次转印至临时支撑基板(D)上的再转印工序，并且，在上述最终转印工序中，在被转印至上述临时支撑基板(D)上的状态下将上述半导体元件制成芯片，然后，以夹持上述半导体元件的方式，将该制成芯片的临时支撑基板(D)与上述基板(B)粘合在一起，之后，通过对上述层(a)进行热处理或者激光照射除去上述临时支撑基板(D)，将制成芯片的上述半导体元件转印至上述基板(B)上。
第二方法在于，其包括例如在上述第一转印工序与最终转印工序间之后，以夹持上述半导体元件的方式，将上述临时支撑基板(C)与不同于上述临时支撑基板(C)的其它的临时支撑基板(D)粘合在一起，通过蚀刻除去上述临时支撑基板(C)，从而将上述半导体元件至少一次转印至临时支撑基板(D)上的再转印工序，并且，在上述最终转印工序中，在被转印至上述临时支撑基板(D)上的状态下将上述半导体元件制成芯片，然后，以夹持上述半导体元件的方式，将该制成芯片的临时支撑基板(D)与上述基板(B)粘合在一起，之后，蚀刻除去上述临时支撑基板(D)，将制成芯片的上述半导体元件转印至上述基板(B)上。
第三方法在于，例如在上述最终转印工序中，在被转印至上述临时支撑基板(C)上的状态下将上述半导体元件制成芯片，然后，以夹持上述半导体元件的方式，将该制成芯片的临时支撑基板(C)与上述基板(B)粘合在一起，之后，蚀刻除去上述临时支撑基板(C)，将制成芯片的上述半导体元件转印至上述基板(B)上。
上述结晶缺陷恢复工序中的热处理温度优选是700℃以上，更优选是700℃以上、900℃以下。
另外，本发明适合上述基板(B)的耐热温度比在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度低的情况。作为上述基板(B)，例如可以使用玻璃基板、塑料基板。
此外，本发明适合上述半导体元件是半导体晶体管的情况。
根据上述半导体元件的转印方法，并非将形成于半导体基板(A)上的半导体元件直接转印至上述基板(B)上，而是在转印至上述基板(B)上之前，将其暂时转印至具有因上述分离而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)上，这样就能在上述结晶缺陷的恢复温度以上的温度下实施热处理，从而恢复因上述分离在上述半导体元件的晶体管沟道中产生的结晶缺陷。
另外，根据上述方法，不是除去剥离上述半导体基板(A)的不需要的部分后的晶体管沟道中的结晶缺陷(晶格缺陷)的损伤层，而是能够恢复在上述晶体管沟道中存在的结晶缺陷(晶格缺陷)本身，因此，能够从根本上改善因上述结晶缺陷而引起的晶体管特性。
因此，通过在半导体装置的制造中使用上述半导体元件的转印方法，这样就能提供一种与现有相比半导体元件的特性优异的半导体装置，特别是能够提供一种与现有相比S系数格外小的半导体装置。
即，上述半导体装置的制造方法是一种包括利用上述半导体元件的转印方法，将半导体元件转印至在半导体装置中使用的基板(B)上的工序的方法。
即，上述半导体装置的制造方法包括以下工序：利用通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)中的包括上述半导体元件的被转印层从形成有半导体元件的半导体基板(A)中分离，并将上述半导体元件制成芯片后，转印至最终搭载该半导体元件的基板(B)上的半导体元件的转印方法，将半导体元件转印至在半导体装置中使用的基板(B)上的工序，上述半导体元件的转印方法包括上述(i)～(iv)的工序。
此外，上述半导体装置具有如下结构，其是一种将制成芯片的半导体元件利用上述半导体元件的转印方法转印在最终搭载半导体元件的基板(B)上的半导体装置(即，在作为临时转印(暂时转印)的第一转印工序时在半导体元件的晶体管沟道中产生的结晶缺陷被恢复，最终被制成芯片的半导体元件通过上述的离子注入的分离(剥离不需要的部分)以外的方法而被转印在上述基板(B)上的半导体装置)，上述半导体元件是半导体晶体管，并且，S系数是65mV/decade以下。
在上述半导体元件的转印时，在上述第一转印工序之前，优选包括在上述半导体元件上形成氧化硅膜的工序。
上述被转印层的转印面以及通过上述转印粘合该被转印层的各基板的转印面的平坦度Rms优选是0.5nm以下，并且，波纹度是30μm以下。
根据上述各个方法，具有能够提高与上述被转印层的转印面以及通过上述转印粘合该被转印层的各基板的转印面的粘合力的效果。结果，例如不使用粘合剂就能粘合两个基板。
附图说明
图1(a)～(n)是表示本发明的一实施方式的半导体装置的制造工序的截面图。
图2是表示本发明的一实施方式的半导体装置的概略结构的截面图。
图3是表示被转印在本发明的一实施方式的半导体装置上的半导体元件的概略结构的截面图。
图4(a)～(f)是表示在半导体基板上形成被转印在本发明的一实施方式的半导体装置上的半导体元件的工序的截面图。
图5是表示在TFT基板上转印半导体元件时的定位方法的截面图。
图6是表示在TFT基板上单结晶硅半导体元件与非单结晶硅半导体元件共存的半导体装置的概略结构的截面图。
符号说明
1、沟道区域
2、源极区域
2a、低浓度杂质区域
3、漏极区域
3a、低浓度杂质区域
4、活性层
5、单结晶硅晶片(半导体基板(A))
6、栅极绝缘膜
7、栅极电极
8、LOCOS膜
9、NSG膜
10、平坦化氧化膜
12、SiN膜
13、元件区域
14、侧壁
15、离子注入层
20、设备基板
22、源极电极
23、漏极电极
24、接触孔
25、接触孔
26、接触孔
30、第一临时支撑基板(临时支撑基板(C))
31、单结晶硅晶片
32、热氧化膜
40、晶体管基板
41、TEOS膜
50、第二临时支撑基板(临时支撑基板(D))
51、单结晶硅晶片
52、a-SiH层(层(a))
60、晶体管基板
60a、晶体管基板
70、晶体管(半导体元件)
70a、单结晶硅晶体管(半导体元件)
80、TFT基板(基板(B))
81、绝缘基板(基板(B))
82、配线层
91、保护绝缘膜
92、金属配线层
100、半导体装置
具体实施方式
以下，基于图1(a)～(n)至图6对本发明的一实施方式进行说明。
本发明的半导体装置是，将现有难以应用的玻璃基板等耐热性低的绝缘基板作为半导体晶体管等半导体元件被最终转印(移换)其上的基板，即作为最终用作显示器用基板的被称作生产性基板的基板而使用的半导体装置。
在本实施方式中，作为本发明的半导体装置，主要以具有在制作像素区域的基板(TFT基板)上，作为上述半导体元件，芯片状的半导体晶体管被转印的结构的半导体装置为例进行说明，但是，本发明并非局限于此。上述半导体装置优选如图6所示，是在玻璃基板等绝缘基板81上的不同区域形成MOS型的非单结晶硅薄膜晶体管(非单结晶硅半导体元件)和MOS型的单结晶硅薄膜晶体管(单结晶硅半导体元件)，并且适应高性能、高功能的半导体装置。
MOS型的半导体晶体管由活性半导体层、栅极电极(栅极)、栅极绝缘膜、在栅极两侧形成的高浓度杂质掺杂部(源极、漏极)构成，它是通过栅极调制栅极下的半导体层的载体浓度，对流经源极漏极间的电流进行控制的一般的晶体管。
如果这种MOS型的晶体管采用CMOS(Complementary MOS)结构，那么，耗电少，可根据电源电压获得高输出，因此，适合低耗电型的逻辑电路。
在本实施方式中，上述MOS型的晶体管优选具有CMOS(Complementary MOS)结构，但是，在本实施方式中，仅表示一个MOS(Metal Oxide Semiconductor)。
如图2所示，本实施方式的半导体装置100在TFT基板80上具备被制成芯片的MOS型晶体管(以下，简称“晶体管”)70、保护绝缘膜91、金属配线层92等。上述TFT基板80具有在绝缘基板81上设置有配线层82的结构。
如图2及图3所示，上述晶体管70具有：在作为具有包括沟道区域1、源极区域2(源极)以及漏极区域3(漏极)的活性层4的单结晶硅(硅)基板的单结晶硅晶片(以下，简称“单结晶硅晶片”)5；在上述单结晶硅晶片5上形成的栅极绝缘膜6；在上述绝缘膜6上形成的栅极电极7(栅极)；分别与上述源极区域2以及漏极区域3连接的源极电极22以及漏极电极23；在上述活性层4周围的单结晶硅晶片5上形成的膜厚比栅极绝缘膜6厚的LOCOS(Local Oxidation of Silicon)膜8(场效氧化膜)；在栅极电极7以及LOCOS膜8上形成的作为氧化膜的NSG(Non-doped Silicate Grass)膜9；作为平坦化的氧化膜(以下，称作“平坦化氧化膜”)10的由TEOS(正硅酸乙酯；Si(OC2H5)4)构成的二氧化硅(SiO2)膜(以下，称作“TEOS膜”)。在本实施方式中，上述平坦化氧化膜10形成两层(平坦化氧化膜10a、10b)。
在上述活性层4上，为了控制阈值，在浅的掺杂有逆导电型杂质的元件区域中作为源极区域2以及漏极区域3形成N+或者P+杂质注入部。
即，本实施方式的上述晶体管70采用LDD(Lightly doped drain)结构，在单结晶硅晶片5上，在栅极电极7的下部形成沟道区域1，在与沟道区域1相邻的区域形成低浓度杂质区域2a、3a，在低浓度杂质区域2a、3a的外侧区域形成分别与源极电极22以及漏极电极23连接的源极区域2以及漏极区域3。但是，在本发明中，有无LDD结构并不是问题。
上述NSG膜9(氧化膜)利用CVD(chemical vapor deposition)法，以覆盖上述栅极绝缘膜6以及栅极电极7的整个表面的方式形成。另外，上述平坦化氧化膜10的表面例如利用CMP(Chemical MechanicalPolishing；化学机械研磨)处理等被平坦化。
此外，LOCOS膜8是作为元件分离区域而形成的膜，可以采用LOCOS法形成。LOCOS膜8通过在活性层4周围形成厚的热氧化膜(场效氧化膜)来进行元件分离。
如图2以及图3所示，源极电极22以及漏极电极23通过在上述栅极绝缘膜6以及NSG膜9上形成的作为连接孔的接触孔24、24分别与上述源极区域2以及漏极区域3连接。此外，如图2所示，在上述活性层4以及LOCOS膜8上形成保护绝缘膜91，并且在该保护绝缘膜91上形成通过在该保护绝缘膜91以及LOCOS膜8以及NSG膜9上形成的作为连接孔的接触孔25、25分别与源极电极22以及漏极电极23连接的金属配线层92、92。上述金属配线层92、92例如被用作源极配线以及漏极配线。另外，在上述保护绝缘膜91上形成通过在保护绝缘膜91以及LOCOS膜8以及NSG膜9上形成的作为连接孔的图中未示的接触孔(即，图中未示的另一个接触孔25)、以及NSG膜9中的在与上述栅极电极7(栅极)相对的区域中形成的作为连接孔的接触孔26，与栅极电极7(栅极)连接的图中未示的金属配线层(即，图中未示的更深一层金属配线层92)。
另外，上述晶体管70的活性层4是半导体，如果是半导体，那么，并没有特别的限制，具体来讲，例如可以使用由Si、Ge、GaAs、GaP、CdS、CdSe等构成的多结晶、单结晶等的半导体。
此外，作为上述平坦化氧化膜10并非局限于TEOS膜，也可以是SiO2膜、磷硅玻璃(PSG)膜、硼磷硅玻璃(BPSG)膜等。
而且，上述半导体装置100如上所述，在上述绝缘基板81上，即在一个TFT基板80上可以同时存在MOS型的非单结晶硅薄膜晶体管(非单结晶硅半导体元件)和MOS型的单结晶硅薄膜晶体管(单结晶硅半导体元件)。
另外，非单结晶硅半导体元件的形成区域和单结晶硅半导体元件的形成区域至少分离0.3μm以上，优选是0.5μm以上。由此，不仅能防止Ni、Pt、Sn、Pd等金属原子在单结晶硅半导体元件上扩散，而且能稳定单结晶硅半导体元件的特性。
进而，在本实施方式的半导体装置100中，作为非单结晶硅半导体元件与单结晶硅半导体元件之间的层间绝缘膜，优选形成SiO2膜。这样就能防止单结晶硅薄膜半导体元件被污染。
另外，在液晶显示装置中使用上述半导体装置100的情况下，形成SiNx(氮化硅)、树脂平坦化膜、导通孔、透明电极，用于液晶显示。接着，在非单结晶硅半导体元件的形成区域中形成驱动器以及显示部用的TFT，在能够适应更高性能要求的装置的单结晶硅半导体元件的区域中形成时序控制器。另外，驱动器部也可以是单结晶硅半导体元件，考虑成本和性能来决定即可。
与上述晶体管70接合的TFT基板80是在绝缘基板81上形成配线层82的晶体管搭载用的基板，在其制造工序中，是被称作生产性基板的基板(以下称作“基板(B)”)。作为上述TFT基板80例如采用有源矩阵式显示器所使用的形成有像素区域等的电路基板等。
在上述TFT基板80中使用的绝缘基板81例如是玻璃基板、塑料基板、薄膜和金属薄膜等一般的耐热温度低，且现有制作装置困难的基板，基板本身可以具有绝缘性，也可以在作为底座的基板上设置具有绝缘性的层。再者，上述绝缘基板81的厚度可根据基板材料和用途等适当设定，并没有特别的限定。
作为上述绝缘基板81并没有特别的限定，但在应用本发明方面，具体来讲，耐热温度未满700℃的基板最佳。另外，在上述绝缘基板81的表面形成配线等图案。
另外，在本实施方式中，玻璃基板的耐热温度表示应变点。
另外，作为上述塑料基板例如可以列举聚醚磺酸基板等，但并没有特别的限定。作为上述塑料基板优选是具有透光性的塑料基板(更优选透明塑料基板)。
上述薄膜是具有可挠性，能够折曲自由地改变形状，或者落下不会破碎的即可，可以使用有机膜等通用的薄膜。
此外，上述金属薄膜采用非透过式且具有导电性的薄膜即可，具体来讲，可以列举不锈钢薄膜等金属薄膜。再者，在上述TFT基板80中的底座基板中使用金属薄膜的情况下，在上述金属薄膜的表面设置具有SiO2等绝缘性的层。
根据本实施方式，例如玻璃基板等具有透光性的绝缘基板最终被用作搭载上述晶体管70的作为生产性基板的绝缘基板81，于是，能够适合在液晶显示装置等中使用获得的半导体装置100。
如上所述，由玻璃基板等透光性材料构成的绝缘基板81(透明基板)具有高的透光性，例如能够适合在液晶显示装置等中使用，另一方面，由于其应变点低，现有难以形成S系数(亚阈值系数)小的半导体装置100。
但是，根据本实施方式，如上所述，能够提供一种在耐热性低的绝缘基板81上制作比现有性能高的晶体管70的S系数小的半导体装置100。
作为在本实施方式中使用的上述绝缘基板81，在上述各种材料中，优选玻璃基板或者塑料基板。
下面，根据图1(a)～(n)、图2、图3、图4(a)～(f)、以及图5，对本实施方式的上述半导体装置100的制造方法进行说明。
在本实施方式中，作为上述晶体管70，以形成图3所示的单结晶硅薄膜晶体管70a的情况为例进行说明，但是，本发明并非局限于此。
在以下的说明中，举出在上述半导体装置100的制造中使用的具体的数值对上述半导体装置100的制造方法进行详细的说明，但是，本发明并非仅局限于以下所示的具体例子。
在本实施方式的半导体装置100的制造方法中，作为具体例子，将主要列举以下情况为例进行说明，即作为设备基板，首先在作为底座基板的半导体基板(晶片)上，具体来讲在单结晶硅晶片5(单结晶硅基板)上制作作为晶体管70的单结晶硅薄膜晶体管70a，然后，至少两次将在该设备基板上制作的单结晶硅薄膜晶体管70a从设备基板转印至临时支撑基板后，制成芯片，转印至作为被最终搭载的生产性基板的TFT基板80上，但是，本发明并非局限于此。
本实施方式的单结晶硅薄膜晶体管70a在与TFT基板80粘合之前在单结晶硅晶片5上形成，被制成芯片后粘合在TFT基板80上。于是，在单结晶硅晶片5上形成栅极电极7以及注入源极、漏极的杂质离子，这与在TFT基板80中的绝缘基板81上形成单结晶硅薄膜后形成单结晶硅薄膜晶体管70a相比，能够更加容易地对单结晶硅薄膜进行微细加工。
下面，首先参照图2、图3以及图4(a)～(f)，对上述设备基板的制造工序进行说明。
在本实施方式中，对于在图3以及图4(a)～(f)使用的设备基板20中使用的基板(以下称作“半导体基板(A)”)，即作为制作晶体管的底座基板(晶片)，如果是能够形成晶体管的基板，则并没有特别的限定，通常情况下，使用耐热温度在700℃以上、1400℃以下的基板。作为这种底座基板，具体来讲，例如可以列举单结晶硅晶片(单结晶硅基板)等Si基板、GaAs基板等。
另外，在上述设备基板中使用的晶片(底座基板)的晶片尺寸并无特别的限定，大口径的晶片能够形成更多的晶体管，因此，能够削减上述设备基板20的制造成本，进而削减上述半导体装置100的制造成本，因此是优选的。
在本实施方式中，如上所述，作为上述底座基板使用单结晶硅晶片5，采用公知的方法在该单结晶硅晶片5上制作微细晶体管，于是，作为设备基板20，形成单独制作了晶体管70，此处是用作单结晶硅薄膜晶体管的部分的单结晶硅基板。
本实施方式的上述设备基板20例如可以采用通常的硅工艺进行制作。在本实施方式中，上述晶片尺寸是6英寸(约15cm)，在其整个表面制作微细晶体管。
具体来讲，首先如图4(a)所示，准备由单结晶硅构成的单结晶硅晶片5，对其表面进行氧化而形成大约30nm的薄SiO2(二氧化硅)膜11。接着，在该整个SiO2膜11上，利用等离子体CVD(Chemical VaporDeposition：化学气相沉积法)堆积SiN(氮化硅)膜12，然后，留下成为元件区域部分的SiN膜12，蚀刻除去元件区域以外部分的SiN膜12。
下面，如图4(b)所示，以SiN膜12作为标记，将由SiO2构成的氧化膜作为场致氧化膜，用干氧化使其成长，形成例如膜厚为400nm的LOCOS膜8。
接着，如图4(c)所示，蚀刻除去上述SiN膜12，在被LOCOS膜8围成的元件区域13中，为了控制N沟道区域或者P沟道区域中的一个区域中的阈值电压，分别注入硼(B)离子或者磷(P)离子，蚀刻除去SiO2膜11。
即，如果在元件区域13中注入硼离子，那么就会形成P型区域，在该P型区域中如后所述投进砷(As)离子后形成源极区域2以及漏极区域3，这样就能形成N型MOS晶体管。另一方面，如果在元件区域13中注入磷离子，那么就会形成N型区域，在该N型区域中投进氟化硼(BF2)离子后形成源极区域2以及漏极区域3，这样就能形成P型的MOS晶体管。
另外，N型的MOS晶体管与P型的MOS晶体管可以同时形成，这样就能在完成后得到CMOS晶体管。
此外，如图2以及图3所示，包括栅极电极7下的沟道区域1、源极区域2以及漏极区域3的区域成为活性层4。此外，在栅极电极7下的沟道区域1中，如上所述注入阈值电压调整用的杂质离子。
然后，如图4(d)所示，作为栅极绝缘膜6，例如用干氧化使15nm的SiO2生长。
此外，上述栅极绝缘膜6、LOCOS膜8也可以采用如热氧化法或者HCl(氯化氢)氧化法等热氧化法形成。栅极绝缘膜6的厚度并没有特别的限定，一般被设定在3～200nm的范围之内。另外，上述LOCOS膜8的厚度例如被设定在250nm以上、2000nm以下的范围之内。
接着，如图4(e)所示，在栅极绝缘膜6上堆积大约300nm的例如多结晶硅(以下称作“p-Si”)膜，堆积图中未示的三氯氧磷(POCl3)，在800℃下扩散。将其作为栅极电极7形成图案，注入用于形成低浓度杂质区域2a、3a的硼或磷离子，从其上堆积200nm～2000nm(在本实施方式中约为300nm)的SiO2，用反应性离子蚀刻(RIE：Reactive IonEtching)进行蚀刻，形成侧壁14、14。
接着，作为源极区域、漏极区域，注入硼离子或者氟化硼离子，在大约900℃下进行活性化退火(Annealing)。
然后，利用CVD法形成150nm的NSG膜9，然后，使用TEOS利用PCVD(Plasma Enhanced Chemical Vapor Deposition：等离子体CVD)在其表面形成1μm的成为平坦化氧化膜10a(第一平坦化氧化膜)的SiO2膜。
然后，利用CMP法对成为平坦化氧化膜10a的上述SiO2膜(以下称作“TEOS膜”)的表面蚀刻500nm以上使其变得平坦。另外，在本实施方式中，利用CMP法对上述TEOS膜的表面蚀刻200nm。
通过上述工序，如图3所示，形成表面变得平坦的制作了单结晶硅薄膜晶体管70a的单结晶硅晶片5。
如上所述，为了从制作了单结晶硅薄膜晶体管70a的单结晶硅晶片5中除去多余的单结晶硅晶片5而使其变成薄膜，使用以下方法：通过在单结晶硅晶片5上注入用于该单结晶硅晶片解理的离子，并实施热处理，以单结晶硅晶片5中的离子注入部(离子注入面)作为边界进行解理分离。
因此，接着，如图4(f)所示，在上述单结晶硅晶片5上，从平坦化氧化膜10的上方注入用于该单结晶硅晶片解理的离子，于是，在上述单结晶硅晶片5上形成离子注入层15(发生解理的区域)。
作为用于上述解理的离子，例如可以使用氢离子、氦离子等稀有气体离子等，现有采用智能剥离(注册商标)法进行解理时所使用的众所周知的基板解理用的离子。
此外，基板解理用离子的注入条件可以应用现有众所周知的注入条件(解理条件)，根据离子的种类等适当设定即可，并没有特别的限定。
在本实施方式中，在上述解理中使用氢离子。对于上述氢离子的注入条件，注入加速电压为150keV、注入(dose)量为5×1016/cm2。
另外，上述加速条件用来决定解理位置，可根据晶体管所要求的条件进行变更。注入量用来实现上述解理，如果注入量少则不会解理。因此，需要将上述注入量设定为1×1015/cm2～1×1017/cm2。另外，在本实施方式中，调节注入能量，以使由单结晶硅构成的上述活性层4内的上述离子注入层15的深度在LOCOS膜8下部的硅结晶内。
在本实施方式中，如上所述，在上述单结晶硅晶片5上形成离子注入层15后，如图2以及图3所示，分别使接触孔24、24以及接触孔26开口，在其上堆积金属电极材料，由此进行接触形成以及金属成膜，而且，实施通过蚀刻等形成源极电极22以及漏极电极23等的通常的硅晶体管形成工艺，在表面再次形成2μm的TEOS膜，利用CMP法削掉上述TEOS膜的表面1μm，形成作为平坦化氧化膜10b(第二平坦化氧化膜)的TEOS膜。
另外，利用CMP法研磨上述TEOS膜时，大量地研磨处理形成较厚的TEOS膜的这种方法，不仅能够提高基板表面的平坦度Rms(即单结晶硅薄膜晶体管70a表面的平坦度)，而且能够减小基板表面的波纹度，因此，尤为理想。但是，在这种情况下，处理时间变长，因此，作为上述TEOS膜的膜厚优选选择适当的厚度，以使处理时间不会过长。具体来讲，上述TEOS膜的膜厚优选在1.0μm以上、3μm以下的范围内。
下面，参照图1(a)～(m)、图2以及图5，对半导体装置100的制造方法进行说明。此外，在以下的说明中，为了方便说明，晶体管70、此处是单结晶硅薄膜晶体管70a，不局限于被直接制作在单结晶硅晶片5上，或者通过转印而被保持的晶体管，将设置晶体管70(单结晶硅薄膜晶体管70a)的状态的基板(设置晶体管70一侧的基板)统一称作“晶体管基板”。
首先，如图1(a)所示，通过上述图4(a)～(f)所示的工序形成设备基板20，同时如图1(b)所示，准备第一临时支撑基板30。
上述第一临时支撑基板30是通过暂时转印在作为晶体管基板的上述设备基板20上制作的晶体管70(此时是单结晶硅薄膜晶体管70a)并实施热处理，由此恢复设备基板20的晶体管沟道中的结晶缺陷(即上述晶体管70中的晶体管沟道中的结晶缺陷)，并用来进行晶体管70(上述单结晶硅薄膜晶体管70a)的特性改善的基板(以下称作“临时支撑基板(C)”)。
在本实施方式中，“恢复结晶缺陷”表示减少上述晶体管70(半导体元件)中的晶体管沟道中的结晶缺陷。晶体管沟道中的结晶缺陷的减少也可通过观察来确认，但是，也可以通过所获得的半导体晶体管的移动度提高，漏电电流减少，或者S值变小等结果来确认。在本实施方式中，优选使结晶缺陷恢复至能够获得在原来的单结晶硅中获得的晶体管特性的程度。另外，在本发明中，“结晶缺陷的恢复温度”表示能够减少上述晶体管沟道中的结晶缺陷的温度。
因此，作为上述第一临时支撑基板30，使用在用于恢复上述结晶缺陷的热处理中不会塑性变形的基板。具体来讲，例如，使用耐热温度为700℃以上，例如700℃以上1400℃以下的基板。上述第一临时支撑基板30的耐热温度越高越好，但是，热处理温度的上限是杂质注入剖面(profile)不动的温度，因此，实际上受到限制，因此，在用于恢复上述结晶缺陷的热处理温度中，如果不是塑性变形，则并没有特别的限定。
另外，作为上述第一临时支撑基板30，具体来讲，可以列举单结晶硅基板等，但是，只要能满足上述条件，就没有特别的限定。其中，作为上述第一临时支撑基板30，由于单结晶硅基板等的硅基板耐热性高，而且容易获得，因此，适合使用。
在作为上述第一临时支撑基板30使用单结晶硅基板等硅基板的情况下，在洗净其表面后，对表面实施热氧化，于是，在表面形成热氧化膜，这从粘合能量的观点来看是优选的。
热氧化膜的粘合能量高，通过设置热氧化膜能够提高粘合能力，因此，上述热氧化膜的厚度并没有特别的限定，但是，从成膜时间的原因来看，它优选是30nm以上、300nm以下的范围之内。
作为上述洗净方法可以使用常用的方法，并没有特别的限定，例如，可以使用SCl洗净等方法。
此外，例如通过在1000～1200℃下对上述硅基板表面实施加热处理，这样就能容易地形成上述热氧化膜。
如上所述，上述第一临时支撑基板30是用来暂时转印在上述设备基板20上制作的单结晶硅薄膜晶体管70a的基板，在晶体管的特性改善后被剥离除去。因此，只要上述第一临时支撑基板30的大小(平面尺寸)以及基板厚度能够支撑在上述设备基板20上制作的单结晶硅薄膜晶体管70a，就没有特别的限定。
因此，上述第一临时支撑基板30具有至少与在上述设备基板20上制作的单结晶硅薄膜晶体管70a相同的大小即可，可以是与上述设备基板20相同的尺寸，也可具有比上述设备基板20大的尺寸。
在本实施方式中，作为上述第一临时支撑基板30准备以下构件，在洗净与上述设备基板20(即制作上述单结晶硅薄膜晶体管70a的单结晶硅晶片5)相同尺寸的单结晶硅晶片31(单结晶硅基板)的表面后，使用氧化炉在1100℃下实施60分钟的热氧化，由此在单结晶硅晶片31的表面(晶体管转印面)上形成层厚为200nm的热氧化膜32。
接着，为了除去有机物使上述第一临时支撑基板30以及设备基板20中两个基板的粘合面处于清洁状态，用SCl液洗净两个基板的粘合面并使其活性化后，用水洗净。
然后，在旋转干燥机中使两个基板干燥并使基板表面干燥后，如图1(c)所示，在室温下使两个基板相互紧密粘合。
再者，洗净、干燥后的第一临时支撑基板30以及设备基板20通过相互接触，并用微小的力量按压而自发地粘合。即，两个基板的粘合利用范德华力(van der Waals’force)的作用、电气双极子的作用、氢键的作用，实现无粘合剂的粘合。该粘合很容易在使其粘合的基板表面的上述三个作用的平衡类似的基板之间实现。因此，为了不使用粘合剂来粘合两个基板，这些基板的表面状态的清洁度、活性度极其重要。因此，如上所述，这两个基板优选在粘合前用SCl液洗净，然后使其干燥。
由此，上述单结晶硅薄膜晶体管70a通过无机类的绝缘膜与第一临时支撑基板30相互粘合。
以上述方式相互粘合的两个基板，如果上述设备基板20中的离子注入层15的温度升温至氢从上述设备基板20中脱离的温度以上的温度(具体来讲是400℃～600℃或者在此以上的温度)，那么，以离子注入层15(氢离子注入的)为边界，单结晶硅晶片5解理并分离。
在本实施方式中，在粘合上述两个基板后，利用RTA(Rapid thermalAnnealing：高速热退火)在600℃下热处理10分钟，于是如图1(d)所示，以上述离子注入层15为边界，利用所谓智能剥离(注册商标)法解理剥离上述设备基板20中的单结晶硅晶片5的多余部分5a，从上述设备基板20分离包含上述单结晶硅薄膜晶体管70a的被转印层(第一转印工序)。再者，上述RTA处理优选在氢确实从上述设备基板20中脱离的温度以上的温度下，具体来讲在600℃～700℃下实施。
此时，通过上述热处理，在用范德华力粘合的上述设备基板20与第一临时支撑基板30的界面中发生以下反应：
Si-OH+Si-OH→Si-O-Si+H2O
这些基板利用原子彼此之间的键更加牢固地粘合。
接着，如图1(e)所示，为了使残留在单结晶硅薄膜晶体管70a的表面的单结晶硅晶片5变成所希望的厚度，对通过上述工序获得的晶体管基板40一侧的上述单结晶硅晶片5的剥离表面(即，上述热氧化膜5b的表面)进行蚀刻。
接着，在高温下对该晶体管基板40进行热处理，由此恢复上述晶体管沟道中的结晶缺陷，改善上述单结晶硅薄膜晶体管70a的特性。
上述晶体管沟道中的结晶缺陷可以通过例如在700℃以上且上述第一临时支撑基板30的耐热温度以下的温度条件下对上述晶体管基板40实施热处理，更为具体地来讲，在700℃以上、1400℃以下的范围内，优选在700℃以上、1200℃以下的范围内，更优选在700℃以上、900℃以下的范围内，通过实施热处理使其恢复。
上述处理温度根据上述设备基板20的底座基板的种类等而不同，但基本上被设定为源极、漏极、沟道的杂质注入剖面不动的温度范围以及处理条件。这是由于如果源极、漏极、沟道的杂质注入剖面发生变化，则晶体管70(此处是单结晶硅薄膜晶体管70a)的特性有可能发生变化。
如果进行上述热处理，则能够减少上述结晶缺陷，因此，作为此时的处理时间并没有特别的限定，可根据处理温度适当地设定，上述处理时间也优选在上述杂质剖面不会发生变化的范围内。因此，只要能够获得相同的特性，上述处理温度越短越好。再者，对于处理时间，处理温度越高，越能在短时间内获得相同的效果。因此，上述处理时间也根据处理温度发生变化，例如，被设定为1分钟～2小时。但是，可以结合处理温度适当变更。
在本实施方式中，为了改善晶体管的特性，具体来讲，在850℃下对上述晶体管基板40实施一小时的热处理(结晶缺陷恢复工序)。
然后，为了再次转印上述单结晶硅薄膜晶体管70a，如图1(f)所示，在上述晶体管基板40中的上述单结晶硅薄膜晶体管70a上形成2μm的TEOS膜41，然后，利用CMP法蚀刻上述TEOS膜41的表面1.2μm使其变得平坦。
另一方面，如图1(g)所示，准备第二临时支撑基板50。
上述第二临时支撑基板50是，为了在将上述单结晶硅薄膜晶体管70a转印在作为生产性基板的TFT基板80之前，从特性得以改善的上述晶体管基板40剥离上述第一临时支撑基板30，用来暂时转印上述单结晶硅薄膜晶体管70a的基板(以下称作“临时支撑基板(D)”)。
即，上述第一临时支撑基板30也与上述设备基板20的底座基板同样，在最终获得的半导体装置100中不需要，必须将其除去。
但是，如上所述，第一临时支撑基板30通过在上述结晶缺陷恢复工序中在高温条件下实施热处理，从而牢固地粘合在上述晶体管基板40上，即从离子注入层15中剥离除去单结晶硅晶片5的设备基板20上。
因此，如上所述，剥离除去牢固地粘合在晶体管基板40上的第一临时支撑基板30的方法本身受到限制。
但是，在将该第一临时支撑基板30转印至作为生产性基板的TFT基板80上，通过离子注入的解理即所谓智能剥离(注册商标)法除去上述第一临时支撑基板30过程中，因在该晶体管沟道中产生的结晶缺陷，晶体管特性发生劣化，这样，无论将设备基板20转印至TFT基板80上，还是转印至第一临时支撑基板30上，都没有意义。
另外，在将单结晶硅薄膜晶体管70a转印至第二临时支撑基板50上的情况下，为了从单结晶硅薄膜晶体管70a剥离除去上述第二临时支撑基板50，采用所谓智能剥离(注册商标)法除去上述第一临时支撑基板30的过程中，重复同样的操作。
作为采用智能剥离(注册商标)法以外的方法从晶体管基板剥离除去上述第一临时支撑基板30的方法有以下两种方法：第一，例如在将组装在设备基板20上的单结晶硅薄膜晶体管70a转印在第一临时支撑基板30上时，预先使用粘合剂粘合上述第一临时支撑基板30与设备基板20的方法；第二，利用蚀刻除去上述第一临时支撑基板30的方法。
在使用前一个方法的情况下，为了从晶体管基板40剥离除去上述第一临时支撑基板30，即便不将上述第一临时支撑基板30暂时转印至第二临时支撑基板50上，通过使其直接与作为生产性基板的TFT基板80粘合，然后从粘合剂层中将其剥离，这样也能将转印至上述第一临时支撑基板30上的单结晶硅薄膜晶体管70a转印至TFT基板80上。
但是，对于前一个方法，由于耐热性高达能够实施用来恢复上述结晶缺陷的高温条件下的热处理，并且具有适度的脆性等，剥离容易且能够暂时固定的粘合剂现有并不为人所知，因此，实际上难以采用该方法。
而对于后一个方法，在将上述第一临时支撑基板30直接与生产性基板粘合的情况下，如果作为上述生产性基板使用预先形成有配线层82(配线图案)的TFT基板80，那么，也根据蚀刻方法和配线材料不同而各异，但存在在上述TFT基板80上形成的配线层82会受到损伤的情况，此外，配线材料也受到限制。例如，在上述TFT基板80上形成铝配线的情况下，无法使用碱进行蚀刻。
因此，在这种情况下，在配线层82形成前的绝缘基板81上转印单结晶硅薄膜晶体管70a后形成配线图案即可，根据该方法，为了从晶体管基板40剥离除去上述第一临时支撑基板30，即便不将上述第一临时支撑基板30暂时转印至第二临时支撑基板50上，也能将转印至上述第一临时支撑基板30上的单结晶硅薄膜晶体管70a直接转印至作为生产性基板的绝缘基板81上。
根据本发明，也可以将在单结晶硅晶片5上作成的晶体管70(单结晶硅薄膜晶体管70a)暂时转印至临时支撑基板(第一临时支撑基板30)并使其恢复结晶缺陷，由此，至少一次转印至生产性基板以外的临时支撑基板后，制成芯片，然后，转印至作为被最终搭载的生产性基板的绝缘基板81上，然后形成已经形成有配线图案的配线层82，以此来制造半导体装置100。
但是，例如，利用CVD(化学蒸镀法：chemical vapor deposition)法在绝缘基板81上形成的氧化膜通常多少具有缺陷。因此，在配线图案形成前的绝缘基板81上转印单结晶硅薄膜晶体管70a后形成配线图案的情况下，为了从生产性基板剥离除去第一临时支撑基板30，如果这些基板被长时间暴露在蚀刻液中，那么，根据缺陷的有无和程度，在绝缘基板81的表面产生破裂，结果成品率下降。
另外，在绝缘基板81上直接搭载设备基板20的情况下，当从绝缘基板81除去设备基板20中多余的底座基板时，在蚀刻除去该底座基板的情况下，也会产生同样的问题。
因此，为了从晶体管基板40剥离除去上述第一临时支撑基板30，并非将单结晶硅薄膜晶体管70a被转印的上述第一临时支撑基板30直接与作为生产性基板的绝缘基板81粘合，而是如上所述，再次与其它的临时支撑基板即第二临时支撑基板50粘合，在该第二临时支撑基板50上转印单结晶硅薄膜晶体管70a，从转印了该单结晶硅薄膜晶体管70a的第二临时支撑基板50剥离除去上述第一临时支撑基板30，这种方法更为理想。
如上所述，上述第二临时支撑基板50是为了剥离除去上述第一临时支撑基板30，用来暂时转印上述单结晶硅薄膜晶体管70a的基板。
因此，作为上述第二临时支撑基板50，只要不是形成有配线层82的或者形成配线层82的最终的生产性基板，那么，其基板材料即基板的种类并无特别的限定。
作为上述第二临时支撑基板50，例如，可以使用与上述第一临时支撑基板30同样的基板。即，作为上述第二临时支撑基板50的一个例子，可以使用耐热温度在700℃以上、1400℃以下的基板，优选是耐热温度在800℃以上、1400℃以下的基板。
作为上述第二临时支撑基板50，具体来讲，例如可以列举单结晶硅基板等。其中，作为上述第二临时支撑基板50，因单结晶硅基板等硅基板容易获得，故适合使用。
但是，上述第二临时支撑基板50也与上述第一临时支撑基板30同样，只是暂时保持单结晶硅薄膜晶体管70a，最终要被剥离除去。
因此，上述第二临时支撑基板50优选在将单结晶硅薄膜晶体管70a转印至其它的基板例如作为生产性基板的TFT基板80上后，容易从单结晶硅薄膜晶体管70a中剥离除去。
即，与从单结晶硅薄膜晶体管70a剥离除去第一临时支撑基板30的情况同样，在将单结晶硅薄膜晶体管70a转印至第二临时支撑基板50上后，为了从单结晶硅薄膜晶体管70a剥离除去上述第二临时支撑基板50，使用所谓的智能剥离(注册商标)法，那么就要重复相同的操作，并没有意义。
因此，上述第二临时支撑基板50优选设置基板材料本身因热或者激光照射而诱发组成发生变化，键变弱而分离，或者在基板表面(上述第二临时支撑基板50的表面)，作为解理目的层，因热或者激光照射诱发组成发生变化，键变弱而分离的层，或者设置粘合剂层。当然，在使用粘合剂粘合上述第二临时支撑基板50与晶体管基板的情况下，也可以不必在上述第二临时支撑基板50的表面预先形成粘合剂层，在晶体管基板40上层积粘合剂层。
由于上述第二临时支撑基板50不需要用来恢复结晶缺陷的高温热处理，因此，不需要第一临时支撑基板30那样的高耐热性。同样，用来粘合上述第二临时支撑基板50与晶体管基板40的粘合剂也不需要用来粘合第一临时支撑基板30和作为晶体管基板的设备基板20的粘合剂那样的高耐热性。
因此，作为用来粘合上述第二临时支撑基板50与晶体管基板的粘合剂，可以使用现有熟知的粘合剂。
另一方面，作为在上述第二临时支撑基板50的表面形成的解理目的层、或者在上述第二临时支撑基板50中使用的能够解理的基板材料，如上所述，只要是利用外力诱发组成发生变化，键变弱后分离的材料，就没有特别的限定，但可以列举氢化非晶硅(a-SiH)，特别是含氢率在10重量％以上、25重量％以下的a-SiH、多孔Si(多孔硅)等。
上述第二临时支撑基板50也与第一临时支撑基板30同样，在将单结晶硅薄膜晶体管70a转印至其它的基板，在本实施方式中为TFT基板80上后被剥离除去，因此，其尺寸(平面尺寸)以及基板厚度只要能够支撑上述单结晶硅薄膜晶体管70a，就没有特别的限定。即，与第一临时支撑基板30同样，上述第二临时支撑基板50也可以与上述单结晶硅薄膜晶体管70a的尺寸相同，也可以具有比上述单结晶硅薄膜晶体管70a大的尺寸。
在本实施方式中，作为上述第二临时支撑基板50使用如下基板：以与上述第一临时支撑基板30相同尺寸的单结晶硅晶片51(单结晶硅基板)作为底座基板，在该单结晶硅晶片51的表面依次层积含氢率为15重量％的a-SiH(氢化非晶硅)层52、SiO2层53。上述a-SiH层52的层厚是500nm，SiO2层53的层厚是2μm。上述a-SiH层52以及SiO2层53采用PCVD连续成膜。另外，采用CMP法对SiO2层53的表面蚀刻1000nm，使其变得平坦。
接着，例如使用SCl液洗净转印了上述单结晶硅薄膜晶体管70a的第一临时支撑基板30中的作为与第二临时支撑基板50的粘合面的单结晶硅薄膜晶体管70a层积面、以及上述第二临时支撑基板50中的与上述第一临时支撑基板30的粘合面并使其活性化后，通过水洗实施亲水化处理。
然后，用旋转干燥机等使两个基板的表面干燥后，如图1(h)所示，以用上述第二临时支撑基板50和第一临时支撑基板30夹持单结晶硅薄膜晶体管70a的方式，在室温条件下，使转印了单结晶硅薄膜晶体管70a的第一临时支撑即便30(即上述晶体管基板40)紧密地粘合在上述第二临时支撑基板50上。
使上述洗净、干燥后的晶体管基板40(即，特性得以改善的晶体管基板)以及上述第二临时支撑基板50也相互接触，用微小的力按压，于是，两者自发地粘合。
下面，通过背面研磨除去上述第一临时支撑基板30直至上述第一临时支撑基板30的厚度变为100μm以下。然后，使用TMAH(四甲基氢氧化铵水溶液)进行湿蚀刻，如图1(i)所示那样，完全除去第一临时支撑基板30的剩余部分。此时，上述第一临时支撑基板30中的热氧化膜32用作蚀刻阻挡层。
接着，在上述单结晶硅薄膜晶体管70a上形成氧化膜后，利用CMP法使上述氧化膜的表面变得平坦，由此得到晶体管基板60。
下面，如图1(j)所示，在每个上述第二临时支撑基板50上，对被转印至上述晶体管基板60上，即被转印至上述第二临时支撑基板50上的单结晶硅薄膜晶体管70a进行切割处理，分割成必要的芯片尺寸(制成芯片)。于是，作为转印用的设备芯片(晶体管芯片)，获得被制成芯片的晶体管基板60a。
另一方面，如图1(k)所示，作为用来转印被转印至上述第二临时支撑基板50上的单结晶硅薄膜晶体管70a的生产性基板，预先准备包括像素区域的TFT基板80。
在本实施方式中，作为上述TFT基板80使用了在制作面板的玻璃基板上制作像素区域、以及转印上述设备芯片(晶体管基板60a)的区域以外的区域的基板。再者，如图1(1)所示，在转印上述设备芯片的转印区域中，考虑转印界限(margin)，确保一周宽的面积。
接着，为了使上述晶体管基板60a(设备芯片)以及TFT基板80中的两个基板的粘合面变为洁净状态，分别洗净两个基板的粘合面。
具体来讲，例如用SCl液洗净上述TFT基板80以及晶体管基板60a后，通过水洗，对上述TFT基板80以及晶体管基板60a实施亲水化处理，之后，利用旋转干燥机等使各个基板表面(转印面)干燥。
接着，如图1(1)所示，利用设在上述晶体管基板60a中的定位标记61(对准用标记)对上述晶体管基板60a与TFT基板80进行定位，在室温下使它们相互紧贴，由此就将上述晶体管基板60a粘合在上述TFT基板80的规定位置。
此外，对于在粘合上述晶体管基板60a与TFT基板80时的对准，如图5所示，是通过TFT基板80，从TFT基板80一侧利用可视光检测出在上述晶体管基板60a上形成的定位标记61、与TFT基板80一侧的定位标记83来进行的。在图5所示的例子中，使用利用落射照明设置在显微镜中的定位用CCD照相机101，检测出定位台102上的晶体管基板60a的定位标记61，最终将其转换成电信号后实施处理。
上述定位标记61例如采用与栅极电极7相同的材质形成于作为场致氧化膜的LOCOS膜8上。
根据上述方法，作为生产性基板，如上所述，可以使用能透过短波的可视光和UV光，且表面不散射光的玻璃基板等透光性材料构成的基板，因此，能够在该生产性基板，在这种情况下，隔着玻璃基板检测出定位标记83、61，因此，能够进行更加高精度的定位。
如上所述，在将上述晶体管基板60a粘合在上述TFT基板80的规定位置上后，利用RTA实施热处理，引起转印在上述TFT基板80上的晶体管基板60a的a-SiH层52的氢的热膨胀(abrasion：磨损)，于是，如图1(m)所示，从上述a-SiH层52解理除去多余的第二临时支撑基板50(第二临时支撑基板50中的多余部分)(最终转印工序)。
在本实施方式中，作为上述RTA处理中的处理条件，并非仅局限于上述具体的处理条件，只要能够利用上述磨损进行解理即可，但是从杂质特性的稳定性的原因来看，上述处理温度优选是600℃～800℃的范围之内。另外，处理时间可根据上述处理温度来设定，并没有特别的限定，但是从杂质特性的稳定性的原因来看，过长时间的处理反而不好。因此，作为上述处理时间并没有特别的限定，但例如2～20分钟即可。
另外，上述解理也可取代上述RTA处理，利用准分子激光器(XeCl等)的照射来进行。
下面，如图1(n)所示，根据需要，通过干蚀刻等方法使TFT基板80上的转印区域的硅(a-SiH层52、SiO2层53)薄膜化后，作为层间膜，如图2所示那样形成保护绝缘膜91。
接着，如图2所示，在上述保护绝缘膜91以及LOCOS膜8以及NSG膜9开口接触孔25……，通过上述接触孔25……，形成分别与源极电极22、漏极电极23以及栅极电极7连接的金属配线层92……，连接(配线连接处理)该金属配线层92……与上述TFT基板80上的配线层82。这样就能获得本实施方式的半导体装置100。
例如在作为有源矩阵驱动液晶显示装置等显示装置的驱动装置使用上述半导体装置100的情况下，只要形成有机绝缘膜并实施制作面板工程即可。
如上所述，本实施方式的半导体装置的制造方法在于，为了将在单结晶硅晶片5等半导体基板(A)上形成的晶体管70(单结晶硅薄膜晶体管70a)，更为严密地来讲，为了将包括上述晶体管70的被转印层转印至最终搭载上述晶体管70的基板(B)(生产性基板)上，从形成上述晶体管70(单结晶硅薄膜晶体管70a)的半导体基板(A)中，通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)的一部分即上述晶体管70以外的不需要的部分从离子注入层中解理并剥离。
即，本实施方式的上述半导体元件的转印方法在于，它是一种通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)中的包括上述半导体元件的被转印层从形成有半导体元件的半导体基板(A)中分离，并将上述半导体元件制成芯片后，转印至最终搭载该半导体元件的基板(B)上的半导体元件的转印方法，该方法包括以下工序：向在形成有上述半导体元件的半导体基板(A)中的上述被转印层的界面中注入氢离子或者稀有气体离子的离子注入工序；以夹持上述半导体元件的方式，将形成有上述半导体元件的半导体基板(A)与具有因上述分离而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)粘合在一起，并实施热处理，从上述半导体基板(A)分离上述被转印层，从而将上述半导体元件转印至上述临时支撑基板(C)上的第一转印工序；在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对转印了上述半导体元件的临时支撑基板(C)实施热处理，使上述结晶缺陷恢复的结晶缺陷恢复工序；和将上述半导体元件制成芯片，然后采用与上述第一转印工序不同的方法将其转印至上述基板(B)上的最终转印工序。
此外，本实施方式的上述半导体元件的转印方法在于，它是一种从形成有半导体元件的半导体基板(A)中，通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)的一部分(不需要的部分)从注入了上述离子的层中剥离，然后将上述半导体元件最终转印至耐热温度比因上述剥离而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度低的基板(B)上的半导体装置的制造方法，在将上述半导体元件转印至上述基板(B)上之前，向该半导体基板(A)注入氢离子或者稀有气体离子，以夹持上述半导体元件的方式，将形成有上述半导体元件的半导体基板(A)与具有因上述剥离而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)粘合在一起并实施热处理，从注入上述离子的层中剥离上述半导体基板(A)的一部分(不需要的部分)，然后将上述半导体元件转印至上述临时支撑基板(C)上，在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对该临时支撑基板(C)实施热处理，并恢复上述结晶缺陷，然后，将上述半导体元件制成芯片，利用与使用了上述离子注入的转印方法不同的方法将其转印至上述基板(B)上的方法。
更为具体地来讲，本实施方式的上述半导体元件的转印方法在于，它是一种从形成有半导体元件的半导体基板(A)中，通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)的一部分(不需要的部分)从注入了上述离子的层中剥离，然后将上述半导体元件最终转印至耐热温度不到700℃的基板(B)上的半导体装置的制造方法，在将上述半导体元件转印至上述基板(B)上之前，向该半导体基板(A)注入氢离子或者稀有气体离子，以夹持上述半导体元件的方式，将形成有上述半导体元件的半导体基板(A)与耐热温度为700℃以上的临时支撑基板(C)粘合在一起并实施热处理，由此从注入上述离子的层中剥离上述半导体基板(A)的一部分(不需要的部分)，然后将上述半导体元件转印至上述临时支撑基板(C)上，在700℃以上且上述临时支撑基板(C)的耐热温度以下的温度下对该临时支撑基板(C)实施热处理，并恢复在上述半导体元件的晶体管沟道中产生的结晶缺陷，然后，将上述半导体元件制成芯片，利用与使用了上述离子注入的转印方法不同的方法将其转印至上述基板(B)上的方法。
根据本实施方式的半导体装置的制造方法，将在设备基板上具体来讲在单结晶硅晶片5等半导体基板(A)上制作的晶体管70(单结晶硅薄膜晶体管70a)最终转印至搭载上述晶体管70的基板(B)(生产性基板)上之前，至少一次，优选至少两次转印至临时支撑基板(即，至少转印至作为第一临时支撑基板的耐热性高的临时支撑基板(C))，解理剥离上述半导体基板(A)中的不需要的部分5a(即，上述晶体管70以外的部分)后，将转印了上述晶体管70的临时支撑基板(C)加热至结晶缺陷的恢复温度以上的温度(即，700℃～1200℃)，然后恢复剥离了上述半导体基板(A)后的晶体管中的结晶缺陷，之后，将上述晶体管70制成芯片，利用与剥离上述半导体基板(A)中的不需要的部分5a所使用的方法不同的方法(即，智能剥离(Smart-Cut；注册商标)法以外的方法)将其转印至上述基板(B)上。
作为使用与剥离上述半导体基板(A)中的不需要的部分5a所使用的方法不同的方法的转印方法，可以列举使用蚀刻的方法、使用粘合剂的方法、使用如a-SiH层或多孔硅等那样因热或者激光照射等外力其组成发生变化，结合力下降的层(a)的方法、以及这些方法的组合等。
更为具体地来讲，例如如上所述，可以列举以下几种方法：
(1)通过晶体管70将转印晶体管70的作为第一临时支撑基板的临时支撑基板(C)与作为生产性基板的基板(B)粘合在一起后，蚀刻除去作为转印源的临时支撑基板(C)的方法；
(2)通过晶体管70将转印晶体管70的作为第一临时支撑基板的临时支撑基板(C)与作为第二临时支撑基板的临时基板(D)粘合在一起后，通过蚀刻除去临时支撑基板(C)，将上述晶体管70转印至临时支撑基板(D)上，然后，通过晶体管70将上述临时支撑基板(D)与作为生产性基板的基板(B)粘合在一起后，蚀刻除去临时支撑基板(D)的方法；
(3)通过晶体管70，利用粘合剂将转印晶体管70的作为第一临时支撑基板的临时支撑基板(C)与作为第二临时支撑基板的临时支撑基板(D)粘合在一起后，通过蚀刻除去临时支撑基板(C)，将上述晶体管70转印至临时支撑基板(D)上，然后，通过晶体管70将上述临时支撑基板(D)与作为生产性基板的基板(B)粘合在一起后，从由上述粘合剂构成的层中剥离临时支撑基板(D)的方法；
(4)将作为第一临时支撑基板的临时支撑基板(C)与作为设置有a-SiH层和多孔硅层等的因热或者激光照射等外力其组成发生变化且结合力下降的层(a)的第二临时支撑基板的临时支撑基板(D)粘合后，通过蚀刻除去临时支撑基板(C)，将上述晶体管70转印至上述临时支撑基板(D)上，然后，将临时支撑基板(D)与作为生产性基板的基板(B)粘合在一起后，从上述a-SiH层和多孔硅层等的层(a)剥离上述临时支撑基板(D)的方法。另外，上述晶体管70在转印至上述基板(B)上之前制成芯片。
另外，将上述晶体管70转印至临时支撑基板上的次数并无特别的限定，只要将在半导体基板(A)上制成的晶体管70转印至耐热性高的临时支撑基板(C)后恢复结晶缺陷，如上所述，既可以从临时支撑基板(C)直接转印至基板(B)上，然后再次转印至临时支撑基板(D)上后转印至基板(B)上，也可以在从临时支撑基板(D)再次转印至其它的临时支撑基板(D)上后，转印至基板(B)上。在从临时支撑基板(D)转印至其它的临时支撑基板(D)上的情况下，可根据该转印次数，调整(变更)晶体管70的方向(即，相对于活性层4的栅极电极7的层积方向)。
根据上述方法，如上所述，在将形成于半导体基板(A)上的晶体管70转印至作为生产性基板的基板(B)之前转印至耐热性高的临时支撑基板(C)上，解理剥离上述半导体基板(A)中不需要的部分5a后，在结晶缺陷的恢复温度以上的温度下对转印了上述晶体管70的临时支撑基板(C)实施加热处理，这样不是除去剥离上述半导体基板(A)后的晶体管沟道中的结晶缺陷(晶格缺陷)的损伤层，而是能恢复存在于上述晶体管沟道中的结晶缺陷(晶格缺陷)本身，因此，能够从根本上改善因上述结晶缺陷引起的晶体管特性。结果，根据本发明，能够提供一种S系数比现有更小的半导体装置。
因此，对于上述任何一种方法，能够使用现有难以应用的耐热性低的绝缘基板作为生产性基板，并且能够改善晶体管的特性，而且，只要注入一次氢离子或者稀有气体离子即可，不会增加制造成本，能够提供一种S系数小的半导体装置。
另外，在上述方法中，使用上述(3)或者(4)、尤其是(4)的方法，在作为生产性基板的基板(B)上，在粘合搭载有晶体管70的基板的状态下，为了从该基板除去不需要的部分，不需要对上述基板进行蚀刻。因此，配线材料的自由度得到提高，并且能够提高成品率。
另外，上述各转印方法根据上述基板(B)的种类和被转印至该基板(B)上的半导体元件例如上述晶体管70的种类等适当选择即可。
例如，在作为上述基板(B)使用高应变点玻璃等玻璃基板的情况下，在基板(B)中的转印本发明的转印设备的部分以外的部分设置由p-Si构成的半导体元件的情况下(即，p-Si共存于基板(B)上的情况下)，作为使用与剥离上述半导体基板(A)中的不需要的部分5a所使用的方法不同的方法，也可以采用使用了上述层(a)或者粘合剂的转印方法。
另外，在作为上述基板(B)使用高应变点玻璃等玻璃基板的情况下，在基板(B)中的转印本发明的转印设备的部分以外的部分设置由非晶质硅(以下称作“a-Si”)构成的半导体元件的情况下(即，p-Si共存于基板(B)上的情况下)，作为将上述半导体元件(A)转印至基板(B)上的转印方法(即，最终向生产性基板转印时的转印方法)，也可以采用使用了氧化膜的蚀刻方法，但更优选采用使用了上述层(a)或者粘合剂的转印方法。
此外，在作为上述基板(B)使用塑料基板、薄膜、金属薄膜等基板的情况下，作为将上述半导体元件转印至基板(B)上的转印方法，可以采用使用了上述层(a)或者粘合剂的转印方法。
根据本发明涉及的方法，搭载(转印)在TFT基板80上的晶体管70，其S系数为65mV/decade以下(即，65mV/decade以下，60mV/decade(理论界限)以上)，与现有的90～100mV/decade相比极小，在现在或者数年前的a-Si、p-Si中制作非常困难，显示极好的晶体管特性。
另外，本发明的半导体元件，例如上述晶体管70通过上述方法被转印至上述TFT基板80上，这可通过测定转印的晶体管70中的硅的结晶性来确认。
例如，在上述晶体管70通过上述方法被转印至玻璃基板上的情况下，结晶硅被转印至玻璃基板上，于是，晶体管70未被转印的区域的硅是s-Si(应变硅)或者poly-Si，相反，晶体管70被转印的区域变成单结晶。因此，例如通过拉曼分光测定、EBSP(Electron Back ScatterDiffraction Pattern：电子背散射衍射)法，晶体管70被转印的区域表示(100)等单一的方位，从而能够确认上述区域是单结晶。于是，通过确认结晶方位，可以确认上述晶体管70采用上述方法被转印至玻璃基板上。
现有的半导体装置仅能应用在具有0.5μm以上的栅极长度的区域中，并且无法实现比其更微细的程度，与此不同，本实施方式的半导体装置100可以在栅极长度为现有一半的0.25μm以下的区域中使用。因此，能够实现现有一半面积的设备。
如上所述，本实施方式的上述半导体装置100也可以是在同一基板上配备特性各异的两种晶体管的半导体装置，通过采用发挥各自长处的方法，可以应用于以显示装置为主的多种用途。
例如，上述半导体装置100也可以具有在作为生产性基板的绝缘基板上即在TFT基板上，被转印至该TFT基板上的转印晶体管、和在该TFT基板上形成的成膜晶体管共存的结构。
此外，在本实施方式中，以上述晶体管70即通过转印在TFT基板80上形成的晶体管是单结晶硅晶体管70a的情况为例进行了说明，但是，上述晶体管70并非局限于此，也可以是其它种类的晶体管。
在本实施方式中，作为被搭载(转印)在上述半导体装置100上的半导体元件，以晶体管为例，特别是以包括活性层和栅极电极的薄膜晶体管为例进行了说明，但是，本发明所使用的半导体元件并非局限于此，例如，也可以是用来操作有源矩阵电路的驱动器、存储器、薄膜二极管等，并非局限于晶体管。
上述半导体装置100例如能够用作在通过TFT驱动的有源矩阵驱动液晶显示装置中的，在同一基板上一体集成周边驱动电路和控制电路、或者MPU(Micro Processing Unit：超小型演算处理装置)和图像处理电路的高功能液晶显示装置，或者OLED(Organic Light EmittingDiode：有机EL)显示装置等显示装置所使用的半导体装置。
此外，在本实施方式中，采用利用TEOS膜形成平坦化氧化膜10等、平坦化所需要氧化层的结构，但是，作为这些氧化层并非局限于此，如上所述，也可取代上述TEOS膜，例如使用采用PCVD法形成的SiO2膜等用其它成膜方法形成的氧化膜。
另外，上述TEOS膜等平坦化氧化膜形成于离子注入面上即离子注入层15上，这样就能使离子注入区域一致。
此外，上述TEOS膜的平坦化氧化膜优选在相互粘合的各个基板中的粘合面上形成。这样就能提高两个基板的粘合力。结果，例如不使用粘合剂就能粘合两个基板。另外，在利用范德华力的粘合来进行上述粘合的情况下，优选上述粘合面优选是平坦化的清洁面，并且，基板表面干燥(不含水分)。此外，数个分子层的水分子也没有问题。
两个基板中的粘合面的平坦度(Rms)优选是0.5nm以下，更优选0.3nm以下。另外，两个基板中的粘合面的波纹度优选是30μm以下。另外，上述平坦度(Rms)可使用AFM(原子间力显微镜)来测定。此外，上述波纹度可采用触针式表面粗糙度测定法来测定。
如上所述，上述半导体装置的制造方法是一种通过向该半导体基板(A)注入氢离子或者稀有气体离子并实施热处理，将该半导体基板(A)中的包括上述半导体元件的被转印层从形成有半导体元件的半导体基板(A)中分离，并将上述半导体元件制成芯片后，转印至最终搭载该半导体元件的基板(B)上的半导体元件的转印方法，该方法包括以下工序：向在形成有上述半导体元件的半导体基板(A)中的上述被转印层的界面中注入氢离子或者稀有气体离子的离子注入工序；以夹持上述半导体元件的方式，将形成有上述半导体元件的半导体基板(A)与具有因上述分离在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)粘合在一起，并实施热处理，从上述半导体基板(A)分离上述被转印层，从而将上述半导体元件转印至上述临时支撑基板(C)上的第一转印工序；在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对转印了上述半导体元件的临时支撑基板(C)实施热处理，然后使上述结晶缺陷恢复的结晶缺陷恢复工序；和将上述半导体元件制成芯片，然后采用与上述第一转印工序不同的方法将其转印至上述基板(B)上的最终转印工序。
此外，如上所述，上述半导体装置的制造方法是一种包括利用上述半导体元件的转印方法将半导体元件转印至在半导体装置中使用的基板(B)上的工序的方法。
此外，如上所述，上述半导体装置是一种在最终搭载半导体元件的基板(B)上，被制成芯片的半导体元件利用上述半导体元件的转印方法转印的半导体装置，上述半导体元件是半导体晶体管，并且，S系数是65mV/decade以下。
根据上述方法，并非将形成于半导体基板(A)的半导体元件直接转印至上述基板(B)上，在转印至上述基板(B)上之前，将其暂时转印至具有因上述分离而在上述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度的临时支撑基板(C)上，这样就能在上述结晶缺陷的恢复温度以上的温度下实施热处理，从而恢复因上述分离而在上述半导体元件的晶体管沟道中产生的结晶缺陷。因此，根据上述方法具有如下效果，在转印上述半导体元件时，为了从形成有上述半导体元件的半导体基板(A)转印上述半导体元件而分离(剥离上述半导体基板(A)的不需要的部分)上述转印层，这样就能防止因在上述半导体元件的晶体管沟道中必然产生的结晶缺陷而必然产生的半导体元件的特性劣化。
此外，根据上述方法，不是除去剥离上述半导体基板(A)的不需要的部分后的晶体管沟道中的结晶缺陷(晶格缺陷)的损伤层，而是能够恢复存在于上述晶体管沟道中的结晶缺陷(晶格缺陷)本身，因此，能够从根本上改善上述结晶缺陷引起的晶体管特性。
因此，在半导体装置的制造中使用上述半导体元件的转印方法，与现有相比，能够实现半导体元件的特性优异的半导体装置，特别是S系数与现有相比格外低的半导体装置。
本发明并非局限于上述实施方式，可在发明内容所示的范围内进行各种各样的变更。即，对于组合使用在发明内容所示的范围内适当变更的技术手段而获得的实施方式，也包含在本发明的技术范围内。
工业实用性
根据本发明的制造方法获得的半导体装置与现有相比设备特性优异，例如能够用作在利用TFT驱动的有源矩阵驱动液晶显示装置中的，在同一基板上一体集成周边驱动电路和控制电路或者MPU和图像处理电路的高功能液晶显示装置、或者OLED显示装置等显示装置所使用的半导体装置。

Claims (12)

1.一种半导体元件的转印方法，其是一种通过向半导体基板A注入氢离子或者稀有气体离子并实施热处理，将该半导体基板A中的包括所述半导体元件的被转印层从形成有半导体元件的该半导体基板A中分离，将所述半导体元件制成芯片后，转印至最终搭载该半导体元件的基板B上的半导体元件的转印方法，其特征在于，包括：向形成有所述半导体元件的半导体基板A中的所述被转印层的界面注入氢离子或者稀有气体离子的离子注入工序；
以夹持所述半导体元件的方式，将形成有所述半导体元件的半导体基板A与临时支撑基板C粘合在一起，并实施热处理，其中，所述临时支撑基板C具有因所述分离而在所述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度，从所述半导体基板A分离所述被转印层，从而将所述半导体元件转印至所述临时支撑基板C上的第一转印工序；
在所述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对转印了所述半导体元件的临时支撑基板C实施热处理，使所述结晶缺陷恢复的结晶缺陷恢复工序；和
将所述半导体元件制成芯片，利用与所述第一转印工序不同的方法将其转印至所述基板B上的最终转印工序。
2.如权利要求1所述的半导体元件的转印方法，其特征在于：
包括在所述结晶缺陷恢复工序与最终转印工序之间，以夹持所述半导体元件的方式，将所述临时支撑基板C与具有由氢化非晶硅或者多孔硅构成的层a的临时支撑基板D粘合在一起，通过蚀刻除去所述临时支撑基板C，从而将所述半导体元件至少一次转印至临时支撑基板D上的再转印工序，并且，
在所述最终转印工序中，
将所述半导体元件在被转印至所述临时支撑基板D上的状态下制成芯片，然后，以夹持所述半导体元件的方式，将该制成芯片的临时支撑基板D与所述基板B粘合在一起，之后，通过对所述层a进行热处理或者激光照射除去所述临时支撑基板D，将制成芯片的所述半导体元件转印至所述基板B上。
3.如权利要求1所述的半导体元件的转印方法，其特征在于：包括在所述结晶缺陷恢复工序与最终转印工序之间，以夹持所述半导体元件的方式，将所述临时支撑基板C与具有粘合剂层的临时支撑基板D粘合在一起，通过蚀刻除去所述临时支撑基板C，从而将所述半导体元件至少一次转印至临时支撑基板D上的再转印工序，并且，在所述最终转印工序中，
将所述半导体元件在被转印至所述临时支撑基板D上的状态下制成芯片，然后，以夹持所述半导体元件的方式，将该制成芯片后的临时支撑基板D与所述基板B粘合在一起，之后，利用所述粘合剂层除去所述临时支撑基板D，将制成芯片的所述半导体元件转印至所述基板B上。
4.如权利要求1所述的半导体元件的转印方法，其特征在于：
包括在所述结晶缺陷恢复工序与最终转印工序之间，以夹持所述半导体元件的方式，将所述临时支撑基板C与不同于所述临时支撑基板C的其它的临时支撑基板D粘合在一起，通过蚀刻除去所述临时支撑基板C，从而将所述半导体元件至少一次转印至临时支撑基板D上的再转印工序，并且，
在所述最终转印工序中，
在被转印至所述临时支撑基板D上的状态下将所述半导体元件制成芯片，然后，以夹持所述半导体元件的方式，将该制成芯片后的临时支撑基板D与所述基板B粘合在一起，之后，蚀刻除去所述临时支撑基板D，将制成芯片的所述半导体元件转印至所述基板B上。
5.如权利要求1所述的半导体元件的转印方法，其特征在于：
在所述最终转印工序中，
在被转印至所述临时支撑基板C上的状态下将所述半导体元件制成芯片，然后，以夹持所述半导体元件的方式，将该制成芯片的临时支撑基板C与所述基板B粘合在一起，之后，蚀刻除去所述临时支撑基板C，将制成芯片的所述半导体元件转印至所述基板B上。
6.如权利要求1所述的半导体元件的转印方法，其特征在于：
在所述第一转印工序之前，包括在所述半导体元件上形成氧化硅膜的工序。
7.如权利要求1所述的半导体元件的转印方法，其特征在于：
所述被转印层的转印面以及通过所述转印粘合该被转印层的各基板的转印面的平坦度Rms是0.5nm以下，并且，波纹度是30μm以下。
8.如权利要求1所述的半导体元件的转印方法，其特征在于：
所述结晶缺陷恢复工序中的热处理温度是700℃以上、900℃以下。
9.如权利要求1所述的半导体元件的转印方法，其特征在于：
所述基板B的耐热温度比在所述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度低。
10.如权利要求1所述的半导体元件的转印方法，其特征在于：
所述半导体元件是半导体晶体管。
11.一种半导体装置的制造方法，其是从形成有半导体元件的半导体基板A将半导体元件转印至在半导体装置中使用的基板B上以制造半导体装置的半导体装置的制造方法，其特征在于，包括：
向形成有所述半导体元件的半导体基板A中的包括所述半导体元件的被转印层的界面注入氢离子或者稀有气体离子的离子注入工序；
以夹持所述半导体元件的方式，将形成有所述半导体元件的半导体基板A与临时支撑基板C粘合在一起，并实施热处理，其中，所述临时支撑基板C具有因所述分离而在所述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的耐热温度，从所述半导体基板A分离所述被转印层，从而将所述半导体元件转印至所述临时支撑基板C上的第一转印工序；
在所述半导体元件的晶体管沟道中产生的结晶缺陷的恢复温度以上的温度下对转印了所述半导体元件的临时支撑基板C实施热处理，使所述结晶缺陷恢复的结晶缺陷恢复工序；和
将所述半导体元件制成芯片，利用与所述第一转印工序不同的方法将其转印至最终搭载所述半导体元件的所述基板B上的最终转印工序。
12.一种半导体装置，其是一种将制成芯片的半导体元件利用权利要求1所述的半导体元件的转印方法转印至最终搭载半导体元件的基板B上的半导体装置，其特征在于：
所述半导体元件是半导体晶体管，并且，S系数是65mV/decade以下。
CN2006800538395A 2006-03-28 2006-12-13 半导体元件的转印方法和半导体装置的制造方法以及半导体装置 Expired - Fee Related CN101401195B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP089402/2006 2006-03-28
JP2006089402 2006-03-28
PCT/JP2006/324845 WO2007111008A1 (ja) 2006-03-28 2006-12-13 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置

Publications (2)

Publication Number Publication Date
CN101401195A CN101401195A (zh) 2009-04-01
CN101401195B true CN101401195B (zh) 2010-11-03

Family

ID=38540943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800538395A Expired - Fee Related CN101401195B (zh) 2006-03-28 2006-12-13 半导体元件的转印方法和半导体装置的制造方法以及半导体装置

Country Status (4)

Country Link
US (1) US7989304B2 (zh)
JP (1) JP4451488B2 (zh)
CN (1) CN101401195B (zh)
WO (1) WO2007111008A1 (zh)

Families Citing this family (215)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278025A (zh) * 2005-09-29 2008-10-01 陶氏康宁公司 从金属基底中剥离高温膜和/或器件的方法
WO2009084312A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
WO2009101662A1 (ja) * 2008-02-13 2009-08-20 Sharp Kabushiki Kaisha 半導体装置の製造方法、半導体装置及び表示装置
KR100882991B1 (ko) * 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
WO2010116694A2 (en) 2009-04-06 2010-10-14 Canon Kabushiki Kaisha Method of manufacturing semiconductor device
JP5489512B2 (ja) * 2009-04-06 2014-05-14 キヤノン株式会社 半導体装置の製造方法
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8384426B2 (en) * 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US20110199116A1 (en) * 2010-02-16 2011-08-18 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9275888B2 (en) * 2010-07-15 2016-03-01 Soitec Temporary substrate, transfer method and production method
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8283742B2 (en) * 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
EP2624286B1 (en) * 2010-09-30 2020-11-11 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
US20120080753A1 (en) * 2010-10-01 2012-04-05 Applied Materials, Inc. Gallium arsenide based materials used in thin film transistor applications
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8981519B2 (en) * 2010-11-05 2015-03-17 Sharp Kabushiki Kaisha Semiconductor substrate, method of manufacturing semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescence apparatus, wireless communication apparatus, and light emitting apparatus
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
CN103608896A (zh) * 2011-06-10 2014-02-26 三菱电机株式会社 半导体装置的制造方法
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR101839459B1 (ko) 2011-11-25 2018-03-19 엘지디스플레이 주식회사 유기박막 전사방법
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015156381A1 (ja) * 2014-04-10 2015-10-15 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
CN110078017B (zh) * 2018-01-26 2021-11-05 沈阳硅基科技有限公司 一种贯穿空腔结构硅片的加工方法
US10347509B1 (en) 2018-02-09 2019-07-09 Didrew Technology (Bvi) Limited Molded cavity fanout package without using a carrier and method of manufacturing the same
US10424524B2 (en) 2018-02-15 2019-09-24 Chengdu Eswin Sip Technology Co., Ltd. Multiple wafers fabrication technique on large carrier with warpage control stiffener
CN112005369A (zh) * 2018-02-15 2020-11-27 迪德鲁科技(Bvi)有限公司 制造无热界面材料气密平顶his/emi屏蔽封装的系统和方法
CN110556345B (zh) * 2018-05-31 2020-12-15 浙江清华柔性电子技术研究院 柔性器件的制作方法
CN110556400B (zh) * 2018-05-31 2020-10-27 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
CN110556399B (zh) * 2018-05-31 2020-10-27 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11404543B2 (en) * 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354371A (ja) 1991-05-31 1992-12-08 Nec Corp 半導体装置の構造およびその製造方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3804349B2 (ja) 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP4631113B2 (ja) 1999-10-26 2011-02-16 株式会社デンソー 半導体装置の製造方法
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2852974A1 (fr) * 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP2005026472A (ja) 2003-07-02 2005-01-27 Sharp Corp 半導体装置の製造方法
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
JP5008266B2 (ja) * 2004-03-25 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2007111008A1 (ja) 2007-10-04
JPWO2007111008A1 (ja) 2009-08-06
US20090001504A1 (en) 2009-01-01
US7989304B2 (en) 2011-08-02
CN101401195A (zh) 2009-04-01
JP4451488B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
CN101401195B (zh) 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
JP4319078B2 (ja) 半導体装置の製造方法
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US7508034B2 (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7244990B2 (en) Semiconductor device
US8759951B2 (en) Method for manufacturing semiconductor device, and semiconductor device
EP1564802A2 (en) Thin film semiconductor device and method for fabricating the same
CN101855703B (zh) 半导体装置的制造方法
TW200306002A (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003282885A (ja) 半導体装置およびその製造方法
JP2009212504A (ja) 薄膜半導体装置およびその製造方法
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
US20120038022A1 (en) Insulating substrate for semiconductor device, and semiconductor device
CN101855704B (zh) 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
JP2005056917A (ja) 半導体装置の製造方法
JP2005026472A (ja) 半導体装置の製造方法
JP2000183351A (ja) 薄膜半導体装置の製造方法
JP4515525B2 (ja) 半導体装置
CN101874294B (zh) 半导体装置的制造方法、半导体装置及显示装置
JP2009260329A (ja) 薄膜半導体装置およびその製造方法
JP4076930B2 (ja) 半導体装置の製造方法
JP2004296731A (ja) アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。
JP2003218330A (ja) 半導体薄膜、薄膜半導体装置、及びそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20191213

CF01 Termination of patent right due to non-payment of annual fee