CN101855703B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101855703B
CN101855703B CN2008801159291A CN200880115929A CN101855703B CN 101855703 B CN101855703 B CN 101855703B CN 2008801159291 A CN2008801159291 A CN 2008801159291A CN 200880115929 A CN200880115929 A CN 200880115929A CN 101855703 B CN101855703 B CN 101855703B
Authority
CN
China
Prior art keywords
substrate
film
heat treatment
mentioned
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801159291A
Other languages
English (en)
Other versions
CN101855703A (zh
Inventor
高藤裕
福岛康守
多田宪史
中川和男
松本晋
富安一秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101855703A publication Critical patent/CN101855703A/zh
Application granted granted Critical
Publication of CN101855703B publication Critical patent/CN101855703B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。本发明为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法包括：第一热处理工序，以不足650℃对上述单晶半导体薄膜进行热处理，上述单晶半导体薄膜掺杂有杂质，形成上述多个单晶半导体元件的至少一部分，并且与上述绝缘基板接合；和第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜进行热处理。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。更详细而言，涉及液晶显示装置、有机电致发光(electroluminescence)显示装置等的显示装置中适当的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。 
背景技术
半导体装置，作为具备利用半导体的电特性的能动元件的电子装置，广泛应用于例如音频(audio)设备、通信设备、计算机、家电设备等。其中，具备MOS(Metal Oxide Semiconductor：金属氧化物半导体)型的薄膜晶体管(以下也称为“TFT”。)等的3端子能动元件的半导体装置，在有源矩阵型液晶显示装置(以下也称为“液晶显示器”。)、有机电致发光显示装置(以下，也称为“有机EL显示器”。)等的显示装置中，用作设置于每个像素的开关元件、控制各像素的控制电路等。 
另外，在近年，针对在绝缘基板上具备单晶半导体薄膜的带有单晶半导体薄膜的基板、尤其针对在绝缘层上设置有单晶硅层的SOI(Silicon On Insulator：绝缘体硅)基板的研究被广泛进行。 
例如，在块硅(bulk silicon)基板内注入氢、稀有气体，在贴合至其他的基板后进行热处理，从而将块硅基板沿氢注入层解理分离，将单晶硅层转印至其他基板上的智能剥离(smart cut)法由Bruel提案(例如参照非专利文献1和2。)。 
另外，与将半导体基板转印至其他基板的技术相关，将亲水性的平坦的氧化膜彼此接合的技术也得到开发。 
进而，涉及将半导体基板转印至显示装置用基板的技术，在玻璃基板的整个面上呈瓦片(tile)状铺满单晶Si薄膜的、或部分地形成于玻璃基板上的有源矩阵型的显示装置用大型基板正在得到开发。 
而且，公开有涉及在硅中产生的热供体(Thermal Donor)的文献 (例如参照非专利文献3。)。 
非专利文献1：M.Bruel，《SOI技术(Silicon on insulator materialtechnology)》，Electronics Letters，美国，1995年，第31卷，第14号，p.1201-1202 
非专利文献2：Michel Bruel及其他3人，《智能剥离：以氢注入与晶片接合为基础的新的SOI技术(Smart-cut：A New Silicon On InsulatorMaterial Technology Based on Hydrogen Implantation and WaferBonding)》，Japanese Journal of Applied Physics，日本，1997年，第36卷，第3B号，p.1636-1641 
非专利文献3：H.J.Stein，S.K.Hahn，《氢导入和氢改良后的热供体在硅中的形成(Hydrogen introduction and hydrogen-enhanced thermaldonor formation in silicon)》，Journal ofApplied Physics，美国，1994年，第75卷，第7号，p.3477-3484 
发明内容
但是，在现有的仅进行一次转印的技术中，存在如下情况：由于玻璃基板的耐热性的制约，伴随由氢离子得到的热供体(ThermalDonor)的影响，作为受体(acceptor)的硼(B)的非活化，晶体管的特性恶化。这是在以中低温进行热处理的情况下特有的现象，而不是在能够以高温下进行热处理的LSI技术的情况下。 
另外，存在如下情况：单晶Si薄膜的表面变得粗糙(roughness)、即膜厚的均匀性不充分，发生晶体管的特性降低、特性偏差。 
本发明鉴于上述现状而完成的，其目的在于，提供一种在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。 
本发明的发明者们，针对在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法，进行了多种研讨后，着眼于对单晶半导体薄膜进行热处理的工序。并且发现：以规定的时间，不足650℃对与耐热性差的绝缘基板接合的单晶半导体薄膜 进行热处理后，进一步，以比上述规定的时间短的时间，在650℃以上对该单晶半导体薄膜进行热处理，从而例如即使使用注入有包含氢离子、稀有气体离子的剥离物质、并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的硼的活化，想到能够完美解决上述课题的方式方法，完成了本发明。 
即，本发明为半导体装置的制造方法，其为绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法的特征在于，包括：第一热处理工序，以不足650℃对上述单晶半导体薄膜进行热处理，上述单晶半导体薄膜掺杂有杂质，形成上述多个单晶半导体元件的至少一部分，并且与上述绝缘基板接合；和第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜进行热处理(以下，也称为“本发明的半导体装置的制造方法”。)。 
由此，例如即使使用注入有包含氢离子、稀有气体离子的剥离物质、并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的受体(优选硼)的活化。其结果是，能够提高晶体管特性。这样，根据本发明的半导体装置的制造方法，通过组合第一热处理工序和第二热处理工序的处理温度和处理时间能够使单晶半导体元件的特性最佳化。 
这样，本发明也是如下的半导体装置的制造方法，包括：第一热处理工序，以不足650℃对单晶半导体薄膜进行热处理，该单晶半导体薄膜掺杂有杂质，形成多个单晶半导体元件的至少一部分，并且与绝缘基板接合；和第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜进行热处理。 
本发明的半导体装置的制造方法，只要具有上述热处理工序即可，不由其他的工序特别限定。 
本发明还是在绝缘基板上具备包含单晶半导体薄膜的带有单晶半导体薄膜的基板的制造方法，上述制造方法(以下也称为“本发明的 带有单晶半导体薄膜的基板的制造方法”。)的特征在于，包括：第一热处理工序，以不足650℃对与上述绝缘基板接合的上述单晶半导体薄膜进行热处理；和第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜进行热处理。 
由此，例如即使使用注入有包含氢离子、稀有气体离子的剥离物质、并且沿注入有剥离物质的层(剥离层)解理分离的半导体基板形成单晶半导体薄膜，也能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、被非活化后的受体(优选硼)的活化。这样，根据本发明的半导体装置的制造方法，通过组合第一热处理工序和第二热处理工序的处理温度和处理时间，能够使单晶半导体薄膜中的氢浓度最佳化，并且能够恢复单晶半导体薄膜中的缺陷。 
这样，本发明也为带有单晶半导体薄膜的基板的制造方法，其包括：第一热处理工序，以不足650℃对与绝缘基板接合的单晶半导体薄膜进行热处理；和第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜进行热处理。 
本发明的带有单晶半导体薄膜的基板的制造方法，只要具有上述热处理工序，则不由其他的工序特别限定。 
上述半导体装置的制造方法，也可以还包括：接合工序，将半导体基板与上述绝缘基板接合，所述半导体基板掺杂有上述杂质，形成有上述多个单晶半导体元件的至少一部分，并且具有剥离层，该剥离层注入有包含氢离子和稀有气体离子中的至少一方的剥离物质；半导体基板分离工序，通过热处理将与上述绝缘基板接合的上述半导体基板沿上述剥离层解理分离；和元件分离工序，将被解理分离且与上述绝缘基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，并且将各半导体元件间分离，上述第一热处理工序，在上述元件分离工序之后，以不足650℃对上述单晶半导体薄膜和上述绝缘基板进行热处理，上述第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜和上述绝缘基板进行热处理。由此，本发明的效果得到充分发 挥，并且能够容易实现具备包含被薄膜化后的单晶半导体薄膜的多个单晶半导体元件的半导体装置。 
另外，上述半导体装置的制造方法也可以还包括：元件形成工序，在半导体基板上形成上述多个单晶半导体元件的至少一部分；掺杂工序，向上述半导体基板掺杂上述杂质；活化工序，对掺杂有上述杂质的上述半导体基板进行热处理而使上述杂质活化；平坦化工序，在上述杂质被活化、并且在形成有上述多个单晶半导体元件的至少一部分的上述半导体基板的上述多个单晶半导体元件一侧的面上形成平坦化层；剥离层形成工序，通过经由上述平坦化层将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至上述半导体基板的规定深度而形成剥离层；接合工序，将注入有上述剥离物质的上述半导体基板的上述平坦化层与上述绝缘基板接合；半导体基板分离工序，通过热处理将与上述绝缘基板接合的上述半导体基板沿上述剥离层解理分离；元件分离工序，将被解理分离且与上述绝缘基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，并且将各半导体元件间分离，上述第一热处理工序，在上述元件分离工序之后，以不足650℃对上述单晶半导体薄膜和上述绝缘基板进行热处理，上述第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜和上述绝缘基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更加容易地实现在绝缘基板上具备包含被薄膜化后的单晶半导体薄膜的多个单晶半导体元件的半导体装置。 
另一方面，带有上述单晶半导体薄膜的基板的制造方法也可以还包括：接合工序，将具有剥离层的半导体基板与上述绝缘基板接合，所述剥离层注入有包含氢离子和稀有气体离子中的至少一方的剥离物质；半导体基板分离工序，通过热处理将与上述绝缘基板接合的上述半导体基板沿上述剥离层解理分离；薄膜化工序，将被解理分离且与上述绝缘基板接合的上述半导体基板薄膜化而形成上述单晶半导体薄膜，上述第一热处理工序，在上述薄膜化工序之后，以不足650℃对上述单晶半导体薄膜和上述绝缘基板进行热处理，上述第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间 短的时间，在650℃以上对上述单晶半导体薄膜和上述绝缘基板进行热处理。由此本发明的效果得到充分发挥，并且能够更加容易地实现被薄膜化的单晶半导体薄膜。 
另外，带有上述单晶半导体薄膜的基板的制造方法也可以还包括：剥离层形成工序，通过将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至半导体基板的规定深度而形成剥离层；接合工序，将注入有上述剥离物质的上述半导体基板接合与上述绝缘基板接合；半导体基板分离工序，通过热处理将与上述绝缘基板接合的上述半导体基板沿上述剥离层解理分离；薄膜化工序，将被解理分离且与上述绝缘基板接合的上述半导体薄膜进一步薄膜化而形成上述单晶半导体薄膜，上述第一热处理工序，在上述薄膜化工序之后，以不足650℃对上述单晶半导体薄膜和上述绝缘基板进行热处理，上述第二热处理工序，在上述第一热处理工序之后，以比上述第一热处理工序的热处理时间短的时间，在650℃以上对上述单晶半导体薄膜和上述绝缘基板进行热处理。由此，本发明的效果得到充分发挥，并且能够更加容易地实现在绝缘基板上具备被薄膜化的单晶半导体薄膜的带有单晶半导体薄膜的基板。 
上述第一热处理工序和上述第二热处理工序既可以连续地进行，也可以隔开间隔进行。 
上述第一热处理工序和上述第二热处理工序，既可以使用不同种类的装置(机构)进行，也可以使用同一种类的装置进行，但优选使用不同种类的装置(机构)进行。更具体而言，上述第一热处理工序优选进行炉退火，上述第二热处理工序优选进行急速加热(RTA；RapidThermal Annieal)。 
上述半导体装置的制造方法优选还包括：向形成上述单晶半导体薄膜的半导体基板掺杂P型杂质的至少1次的P型杂质掺杂工序，和向上述半导体基板掺杂N型杂质的至少1次的N型杂质掺杂工序，在至少1次的上述P型杂质掺杂工序之内的至少一个工序中，以比最终需要的杂质浓度大的浓度向上述半导体基板掺杂上述P型杂质，并且在至少1次的上述N型杂质掺杂工序中的至少一个工序中，以比最终需要的杂质浓度小的浓度向上述半导体基板掺杂上述N型杂质。由此， 能够更加有效地发挥本发明的效果。 
这样，上述半导体装置的制造方法也可以还包括：向半导体基板掺杂P型杂质的至少1次的P型杂质掺杂工序；和向半导体基板掺杂N型杂质的至少1次的N型杂质掺杂工序，在至少1次的P型杂质掺杂工序中，以比最终需要的杂质浓度大的浓度向半导体基板掺杂P型杂质，并且在至少1次的N型杂质掺杂工序中，以比最终需要的杂质浓度小的浓度向半导体基板掺杂上述N型杂质。 
另外，下述半导体装置的制造方法也是本发明之一：在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法还包括：向形成上述单晶半导体薄膜的半导体基板掺杂P型杂质的至少1次的P型杂质掺杂工序；和向上述半导体基板掺杂N型杂质的至少1次的N型杂质掺杂工序，在至少1次的上述P型杂质掺杂工序中的至少一个工序中，以比最终需要的杂质浓度大的浓度向上述半导体基板掺杂上述P型杂质，并且在至少1次的上述N型杂质掺杂工序中的至少一个工序中，以比最终需要的杂质浓度小的浓度向上述半导体基板掺杂上述N型杂质的半导体装置的制造方法；在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，上述制造方法还包括：向半导体基板掺杂P型杂质的至少1次的P型杂质掺杂工序；和向半导体基板掺杂N型杂质的至少1次的N型杂质掺杂工序，在至少1次的P型杂质掺杂工序中，以比最终需要的杂质浓度大的浓度向半导体基板掺杂P型杂质，并且在至少1次的N型杂质掺杂工序中，以比最终需要的杂质浓度小的浓度向半导体基板掺杂上述N型杂质。 
上述半导体装置的制造方法，更加优选在至少1次的上述P型杂质掺杂工序的所有工序中，以比最终需要的上述杂质浓度大的浓度向上述半导体基板掺杂上述P型杂质，并且在至少1次的上述N型杂质掺杂工序的所有工序中，以比最终需要的上述杂质浓度小的浓度向上述半导体基板掺杂上述N型杂质，进一步优选在至少1次的上述P型杂质掺杂工序中的至少一个工序中，以最终需要的上述杂质浓度的5倍以上的浓度向上述半导体基板掺杂上述P型杂质。由此能够更加有效地发挥本发明的效果。 
这样，上述半导体装置的制造方法也可以在至少1次的P型杂质掺杂工序中，以最终需要的杂质浓度的5倍以上的浓度向上述半导体基板掺杂上述P型杂质。 
上述半导体装置的制造方法，进一步优选在至少1次的P型杂质掺杂工序的所有工序中，以最终需要的上述杂质浓度的5倍以上的浓度向上述半导体基板掺杂上述P型杂质。由此能够得到特别有效地发挥本发明的效果。 
上述杂质优选包括硼。由此能够更有效地发挥本发明的效果。 
另一方面，上述带有单晶半导体薄膜的基板的制造方法优选包括：通过在半导体基板上从上述半导体基板一侧起依次外延生长(epitaxialgrowth)倾斜层、缓和层和应变半导体层，形成带有应变半导体层的基板的工序；剥离层形成工序，通过将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至上述带有应变半导体层的基板的上述倾斜层和上述缓和层内的规定区域而形成剥离层；接合工序，将注入有上述剥离物质的上述带有应变半导体层的基板与上述绝缘基板接合；带有应变半导体层的基板分离工序，通过热处理将与上述绝缘基板接合的上述带有应变半导体层的基板沿上述剥离层解理分离；和薄膜化工序，蚀刻至被解理分离且与上述绝缘基板接合的上述带有应变半导体层的基板的上述倾斜层和上述缓和层为止，形成由上述应变半导体层构成的上述单晶半导体薄膜。由此，能够在绝缘基板上形成表面平坦性优异即表面粗糙度小的单晶半导体薄膜。 
作为上述半导体基板，优选单晶硅基板，作为上述倾斜层和上述缓和层，优选硅锗混晶层，作为上述应变半导体层，优选应变硅层。 
如上述这样，根据本发明的半导体装置的制造方法，高温的热处理工序并非必要。因此，即使在用耐热性差的绝缘基板的情况下，也能够实现晶体管特性优异的单晶半导体元件。 
这样，作为在绝缘基板上具备包含单晶半导体薄膜的单晶半导体元件的半导体装置，上述绝缘基板的耐热温度为600℃以下的半导体装置(以下也称为“本发明的第一半导体装置”。)也是本发明之一。 
此外，作为本发明的第一半导体装置的结构，在必须形成有上述的构成要素的前提下，包括或不包括其他的构成要素均可，没有特别 限定。 
另外，在本说明书中，耐热温度是指半导体装置或带有单晶半导体薄膜的基板的制造时的实用方面的耐热温度(实用耐热温度)。另外，耐热温度优选为对于变形和/或尺寸精度的实用耐热温度，进一步优选为对于变形和尺寸精度的实用耐热温度。此外，耐热温度依赖于工艺，根据光刻工序中的倍率修正、校准法、校准容许度(设计规则)等而变动，因此优选根据所期望的工艺条件适当规定。但是，实用耐热温度从经验角度出发为从应变点起大致下降70℃(熟练操作)～100℃(实用)左右的温度，因此上述耐热温度优选为比应变点低70℃的温度，进一步优选为比应变点低100℃的温度。 
另外，根据本发明的带有单晶半导体薄膜的基板的制造方法，高温的热处理工序并非必要。因此，即使在使用耐热性差的绝缘基板的情况下，也能够实现单晶半导体薄膜中的缺陷恢复、热供体的减少、非活化后的受体(优选硼)的活化。 
这样，作为在绝缘基板上具备单晶半导体薄膜的带有单晶半导体薄膜的基板，上述绝缘基板的耐热温度为600℃以下的带有单晶半导体薄膜的基板也是本发明之一。 
此外，作为本发明的带有单晶半导体薄膜的基板的结构，在必须形成有上述的构成要素的前提下，包括或不包括其他的构成要素都可以，没有特别的限定。 
本发明还是具备多个单晶半导体元件的半导体装置(以下也称为“本发明的第二半导体装置”。)，该多个单晶半导体元件使用由本发明的带有单晶半导体薄膜的基板的制造方法制作的带有单晶半导体薄膜的基板形成。 
本发明还是具备多个单晶半导体元件的半导体装置(以下也称为“本发明的第三半导体装置”。)，该多个单晶半导体元件使用本发明的带有单晶半导体薄膜的基板形成。 
此外，带有单晶半导体薄膜的基板，也可以被称作SOI基板。 
另外，包含单晶半导体薄膜的单晶半导体元件，优选为单晶薄膜晶体管。 
如上述那样，根据本发明，能够使单晶半导体薄膜中的被非活化 后的受体(优选硼)活化，其结果是，能够使单晶半导体薄膜中的受体的活化率提高到50％以上。因此，上述单晶半导体薄膜中的受体的活化率优选为10％(更加优选为25％，进一步优选为50％)以上。 
上述绝缘基板优选为应变点在800℃(进一步优选为670℃)以下的基板。由此，作为绝缘基板，能够使用在显示装置用面板中使用的玻璃基板，本发明能够优选使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。此外，应变点是由在玻璃等中内部应力以4小时实质性地被除去的温度定义的，更具体而言，是由以4小时达到4×104泊(dyn/cm2)的粘度的温度定义的。 
从同样的观点出发，上述绝缘基板优选为玻璃基板，作为上述绝缘基板，特别优选为应变点在800℃以下且耐热温度为600℃以下的玻璃基板。 
更具体而言，作为上述绝缘基板的优选材质，能够举出(1)铝硼硅酸盐玻璃(alumino-borosilicate glass)、(2)铝硅酸盐玻璃(alumino-silicate glass)、(3)钡硼硅酸盐玻璃(barium-borosilicateglass)、和(4)以铝(Al)、硼(B)、硅(Si)、钙(Ca)、镁(Mg)和钡(Ba)各自的氧化物为主成分的玻璃。 
另一方面，上述绝缘基板也可以为在表面具有绝缘层(优选为SiNx膜与SiO2膜的层叠膜、SiO2膜的单层膜等的无机绝缘膜)的金属基板(优选为不锈钢基板)。另外，上述绝缘基板也可以为在表面具有绝缘层(优选为SiO2膜等的无机绝缘膜)的树脂基板(塑料基板)，上述绝缘基板也可以为树脂基板(塑料基板)。在上述绝缘基板为树脂基板的情况下，优选上述多个单晶半导体元件通过树脂粘接剂与上述绝缘基板接合，上述单晶半导体薄膜优选通过树脂粘接剂与上述绝缘基板接合。此外，上述树脂基板的耐热温度优选为大致200℃以下。 
如上述那样，根据本发明，能够提高晶体管特性，更具体而言，能够使单晶半导体元件的亚阈值(subthreshold)特性的斜率为75mV/dec(优选为65～75mV/dec)以下。因此，上述多个单晶半导体元件的亚阈值特性的斜率优选为75mV/dec(优选为65～75mV/dec)以下。 
上述半导体装置也可以在上述绝缘基板上进一步具备包含非单晶 半导体薄膜的多个非单晶半导体元件。另外，上述带有单晶半导体薄膜的基板，也可以在上述绝缘基板上进一步具备非单晶半导体薄膜。由此，没有面积的制约，本发明能够优选使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。 
此外，上述非单晶半导体薄膜，优选为多晶半导体薄膜或非晶半导体薄膜。 
另外，包含非单晶半导体薄膜的非单晶半导体元件，优选为非单晶薄膜晶体管。 
上述绝缘基板与上述多个单晶半导体元件的接合界面优选包括SiO2-SiO2结合或SiO2-玻璃结合。另外，上述绝缘基板和上述单晶半导体薄膜的接合界面优选包括SiO2-SiO2结合或SiO2-玻璃结合。由此，能够将绝缘基板与单晶半导体元件或单晶半导体薄膜更牢固地接合。 
上述单晶半导体薄膜优选为单晶硅薄膜，即上述单晶半导体薄膜优选包含硅(Si)，但上述单晶半导体薄膜也可以包含应变硅。这样，上述单晶半导体薄膜内含有拉伸应力或压缩应力，能够实现具有非常高移动度的单晶半导体元件。 
上述单晶半导体薄膜优选通过外延生长(epitaxial growth)法或浮区(FZ：floating zone)法形成。由此，能够进一步抑制热供体的产生。 
上述单晶半导体薄膜中的氧浓度优选为1018/cm3以下。由此能够进一步抑制热供体的产生。 
另外，上述多个单晶半导体元件包含PMOS晶体管，上述PMOS晶体管的应变硅膜的面方位为(100)且也可以具有压缩应力。另外，上述PMOS晶体管的应变硅膜的面方位为(110)且也可以具有拉伸应力。另一方面，上述多个单晶半导体元件包括NMOS晶体管，上述NMOS晶体管也可以具有拉伸应力。由此，能够实现具有非常高移动度的PMOS晶体管和NMOS晶体管。 
上述单晶半导体薄膜，也可以包含选自锗(Ge)、碳化硅(SiC)和氮化镓(GaN)中的至少一个半导体。通过使用锗，与硅相比能够提高单晶半导体元件的移动度。另外，通过使用碳化硅，与硅相比能够提高单晶半导体元件的移动度、感光度和结(junction)耐压。进而，通过使用氮化镓，与硅相比能够提高结耐压，其结果是能够抑制起因 于LDD区域等的损耗的发生。 
上述绝缘基板优选比上述多个单晶半导体元件的配置区域大。此外，上述绝缘基板优选比上述单晶半导体薄膜大。由此，本发明能够适当地使用于液晶显示装置、有机电致发光显示装置等的薄型显示装置。这样，上述绝缘基板也可以比原本的单晶半导体薄膜大，上述绝缘基板优选比半导体基板(半导体晶片)大。 
上述半导体装置具有多个上述配置区域，上述多个配置区域优选在上述绝缘基板的面内(进一步优选为在整个面内)呈岛状铺满。另外，上述带有单晶半导体薄膜的基板具备多个上述单晶半导体薄膜，上述多个单晶半导体薄膜优选在上述绝缘基板面内(进一步优选为在整个面内)呈岛状铺满。由此，能够将整个绝缘基板以单晶半导体元件或单晶半导体薄膜覆盖，像素寻址(address)用晶体管等也能够由在活性层具有高性能的均匀的单晶的晶体管构成。另外，也能够以有机EL显示器等的电流驱动型显示器件显示高均匀性的高品质图像。 
另外，上述半导体装置具有多个上述配置区域，上述多个配置区域也可以在上述绝缘基板面内(进一步优选在整个面内)呈瓦片状铺满。另外，上述带有单晶半导体薄膜的基板，具备多个上述单晶半导体薄膜，上述多个单晶半导体薄膜也可以在上述绝缘基板面内(进一步优选在整个面内)呈瓦片状铺满。 
此外，在这些方式中，多个配置区域或多个单晶半导体薄膜未必需要在绝缘基板的面内(进一步优选在整个面内)均匀设置，另外在多个单晶半导体薄膜之间，有无间隙均可。 
这样，对于上述半导体装置，多个岛状的单晶半导体元件的配置区域也可以在绝缘基板的面内(进一步优选在整个面内)铺满，对于上述带有单晶半导体薄膜的基板，多个岛状的单晶半导体薄膜也可以在绝缘基板的面内(进一步优选在整个面内)铺满。 
另外，对于上述半导体装置，多个岛状的单晶半导体元件的配置区域也可以在绝缘基板的面内(进一步优选在整个面内)呈瓦片状铺满，对于上述带有单晶半导体薄膜的基板，多个岛状的单晶半导体薄膜也可以在绝缘基板的面内(进一步优选在整个面内)呈瓦片状铺满。 
此外，在这些方式中，多个岛状的单晶半导体元件的配置区域或 多个岛状的单晶半导体薄膜未必需要在绝缘基板的面内(进一步优选在整个面内)均匀设置，另外在多个岛状单晶半导体薄膜之间，有无间隙均可。 
上述单晶半导体薄膜的膜厚的偏差优选为10％(进一步优选为5％)以下。由此，能够实现晶体管特性更加优异的单晶半导体元件。 
上述单晶半导体薄膜的平均表面粗糙度Ra优选为5nm(优选2nm)以下。由此，能够实现晶体管特性更加优异的单晶半导体元件。 
如以上说明的那样，本发明优选将氢离子等的剥离物质向形成有器件的Si基板或Si基板注入至规定深度，接着使形成有器件的Si基板或Si基板的表面平坦化，接着将形成有器件的Si基板或Si基板与比这些基板大的绝缘基板接合，接着通过热处理从氢离子注入部(剥离物质注入部)将形成有器件的Si基板或Si基板的一部分解理分离，接着通过对整个面进行蚀刻或以CMP等研磨而使Si膜薄膜化至规定的膜厚或使元件分离为止，进行形成有器件的Si基板或Si基板的转印，接着进行例如在600℃以下、1小时以上的炉退火和例如在650℃以上、10分钟以下的RTA这2阶段的退火，从而使得受体的活化率升高，得到能够实现优异的晶体管特性的薄膜半导体装置(薄膜器件)或半导体薄膜。 
另外，本发明的发明者们，预料到热供体的产生和受体的非活化，发现通过在用于HALO形成、LDD形成、阈值控制等的杂质掺杂工序中，向通常的器件注入必要的注入浓度以上、优选5～20倍程度(进一步优选5～10倍程度)的受体(优选硼)，能够产生短沟道效果或进行阈电压的调节。于是，本发明优选将这些复合使用，将短沟道特性等的晶体管特性和阈值电压的控制性更优异的亚微米(submicron)或深亚微米(deep submicron)器件形成在玻璃基板等的耐热温度低的绝缘基板上。 
另外，根据本发明，优选对于通过FZ法或外延生长制作的氧浓度小的单晶半导体薄膜(优选为单晶Si薄膜)，通过进行例如600℃以下的炉退火，能够抑制热供体的生成，且能够降低单晶半导体薄膜中的氢浓度，接着，其后例如通过RTA进行短时间且温度比较高的退火，使得位错(dislocation)等能够高效率地恢复，其结果是能够实现良好 的TFT特性。 
进而，根据本发明，优选将包括倾斜层和缓和层(优选硅锗混晶层)的应变半导体层(优选应变Si层)转印至绝缘基板，接着通过以碱类蚀刻剂对倾斜层和缓和层进行蚀刻，使得应变半导体层选择性地残留在绝缘基板上，其结果是能够得到均匀且表面平坦性优异的单晶半导体薄膜。特别地，在大面积的玻璃基板上部分地形成有器件、半导体薄膜之后使单晶半导体薄膜薄膜化在以往是非常困难的，但根据上述方法，即使在这样的情况下也能够容易地使单晶半导体薄膜薄膜化。 
发明的效果 
这样，根据本发明的半导体装置、带有单晶半导体薄膜的基板以及它们的制造方法，在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性。 
附图说明
图1-1(a)～(c)为表示制造工序中的实施例1的半导体装置的剖视示意图。 
图1-2(d)～(f)为表示制造工序中的实施例1的半导体装置的剖视示意图。 
图2-1(a)～(c)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图2-2(d)～(g)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图2-3(h)～(l)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
图3-1(a)～(c)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图3-2(d)～(g)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图3-3(h)～(l)为表示制造工序中的实施例3的半导体装置的剖视示意图。 
图4为由SIMS测定的转印至玻璃基板上的Si薄膜中的氢浓度分布图。 
图5为表示从空穴(hole)效果估算的在进行600℃、4小时的炉退火后以675℃进行了RTA的情况下的载流子浓度的坐标图。 
图6(a)～(c)为表示实施例2和3的变形例的俯视示意图。 
图7为表示实施例2和3的变形例的俯视示意图。 
符号说明 
100：半导体装置 
100a、200a、300a：单晶Si薄膜晶体管 
100b、200b、300b：非单晶Si薄膜晶体管 
101、201、301：绝缘基板 
101a、301a：单晶Si薄膜 
101a/C：沟道 
101a/SD：源极·漏极 
101b：非单晶Si薄膜 
102a、113a、102b、202、302：栅极绝缘膜(栅极氧化膜) 
103a、112a、103b、203、303：栅极电极 
104、104a、204、304：金属配线 
105a：接触部 
106a：LOCOS氧化膜 
107：层间平坦化膜 
109b、208、209、308、309：层间绝缘膜 
108b：底涂层绝缘膜 
110、111、210、310：平坦化膜 
201a：应变Si层 
212、312：SiO2膜 
120、220、320：氢离子注入部(剥离层) 
231：倾斜层 
232：缓和层 
233、333：a-Si膜 
234、334：Poly-Si膜 
335：单晶Si层 
500：单晶Si基板(Si晶片) 
502：应变Si基板 
601：Si晶片 
302、602：热氧化膜(接合层) 
603：开口 
604：柱状结构 
605：分离结构 
606：壁状结构 
具体实施方式
以下叙述实施例，参照附图对本发明更详细地进行说明，但本发明并非仅局限于这些实施例。 
(实施例1) 
以下用图1-1和图1-2，对实施例1的单晶Si半导体装置及其制造方法进行说明。图1-1(a)～(c)和图1-2(d)～(f)为制造工序中表示实施例1的半导体装置的剖视示意图。 
在本实施例中说明的半导体装置，至少MOS型的单晶Si薄膜晶体管并非形成于工业LSI生产中使用的径长为6英寸、8英寸或12英寸的Si晶片、石英晶片，而形成于比这些尺寸大的有源矩阵型显示面板的生产中使用的玻璃基板或与这样的玻璃基板同样尺寸的具有绝缘性表面的绝缘基板的一部分。因此，当然，在绝缘基板上的不同区域形成有由非晶硅(a-Si)、多晶硅(Poly-Si，多晶Si)构成的非单晶Si薄膜晶体管的适于高性能和高功能化的半导体装置为本发明的第一应用。 
本实施例的半导体装置100，如图1-2(f)所示的那样，在绝缘基板101上具备：包含由多晶Si形成的非单晶Si薄膜101b的MOS型的非单晶Si薄膜晶体管100b；包含单晶Si薄膜101a的MOS型单晶Si薄膜晶体管(单晶Si薄膜器件)100a；覆盖单晶Si薄膜晶体管100a和非单晶Si薄膜晶体管100b的层间平坦化膜107；和连接单晶Si薄膜晶体管100a与非单晶Si薄膜晶体管100b的金属配线104。 
对绝缘基板101使用在此作为高应变点玻璃基板的康宁公司(Corning Incorporated)制作的code1737(碱土类-铝硼硅酸玻璃、应变点667℃、耐热温度560～600℃)。此外，耐热温度依赖于工艺，根据光刻工序中的倍率修正、校准法、校准容许度(设计规则)等而变动，因此无法单方面决定，但例如在3微米L/S(线/空间)规则下的康宁公司制作的code1737(尺寸730mm×920mm)的耐热温度(在工艺方面为数小时的热处理所容许的上限温度)一般可视为560～600℃。另外，关于变形的实用耐热温度，根据对翘曲曝光机的平台(stage)能否进行真空吸附、或热历史前后的图案的偏移等进行评价。另外，绝缘基板101的耐热温度，优选为非单晶Si薄膜101b的形成工序中的热处理温度(优选550～600℃)以上。 
在单晶Si薄膜晶体管100a和非单晶Si薄膜晶体管100b一侧的绝缘基板101的整个表面上，也可以例如形成有由膜厚为大致50nm的SiO2(二氧化硅)膜形成的平坦的氧化膜(未图示)，在该情况下也可以使氧化膜作为基底层发挥功能。 
包含非单晶Si薄膜101b的MOS型的非单晶Si薄膜晶体管100b，在由SiO2膜与SiN膜的层叠膜形成的底涂层绝缘膜108b上，具备非单晶Si薄膜101b、由SiO2膜形成的栅极绝缘膜102b、和栅极电极103b。栅极电极103b由TiN形成，但也可以由多晶Si、硅化物(silicide)或多硅结构(Polycide)等形成。另外，以覆盖非单晶Si薄膜晶体管100b的方式，形成有由膜厚大致100nm的SiO2膜形成的层间绝缘膜109b。 
另一方面，包含单晶Si薄膜101a的MOS型单晶Si薄膜晶体管100a具备：与单晶Si薄膜101a的沟道101a/C自身整合的栅极电极103a；接触部105a；平坦化层110、111；由SiO2膜形成的栅极绝缘膜102a；包括沟道101a/C和源极·漏极101a/SD的单晶Si薄膜101a；和与源极·漏极101a/SD和接触部105a连接的金属配线104a。栅极电极103a和接触部105a的材料，在此使用重掺杂的多晶Si膜。此外，接触部105a也可以为单晶Si层(与单晶Si薄膜101a相同的层)。另外，各单晶Si薄膜晶体管100a由LOCOS氧化膜106a元件分离。此外，LOCOS氧化膜106a也可以为STI(Shallow Trench Isolation：浅槽绝缘层)。 
另外，该单晶Si薄膜晶体管100a在与绝缘基板101接合之前，在形成于单晶Si基板上之后，向单晶Si基板的规定深度注入规定浓度的氢离子，接着，在包括栅极电极103a、栅极绝缘膜102a和单晶Si薄膜101a的状态下，与绝缘基板101接合。接着，对该单晶Si基板进行热处理，在氢离子的注入部(剥离层)产生微小的气泡，使得单晶Si基板沿剥离层解理分离。这样，单晶Si薄膜晶体管100a转印至绝缘基板101。 
将单晶Si基板转印至绝缘基板101之后，也可以形成单晶Si薄膜晶体管100a的栅极电极103a、接触部105a、金属配线104a，或者进行源极·漏极101a/SD等的杂质离子注入，但通过在单晶Si基板上形成栅极电极103a、接触部105a和金属配线104a，并且进行源极·漏极101a/SD等的杂质离子注入，使得与从转印至绝缘基板101上的单晶Si薄膜形成TFT相比，能够容易地进行对单晶Si薄膜的精细加工。 
特别是，在用氢离子将单晶Si基板解理分离的方法(approach)中，在使用玻璃基板作为绝缘基板101的情况下，由于玻璃基板的耐热温度的制约，在转印后的热处理中不能够使用高温，因此将氢原子充分地除去是困难的。因而，不仅将在工序中产生的局部顺序、位错等完全去除是困难的，而且生成热供体、发生硼的非活化等，对器件特性赋予了不良影响。此外，热供体的生成、硼等的受体的非活化，全部与向单晶Si基板掺杂的杂质浓度分布图(profile)对应，但由于存在栅极电极的配置部位(上下关系)、光刻精度的制约，因此通过在转印后进行杂质的离子注入(或掺杂离子)等，将上述不良影响修正在实际上是不可能的。于是，本发明的发明者们，对有关详细的热供体的生成、硼的非活化等的数据、和与这些有密切关系的热处理条件进行了研究，结果发现：通过例如进行用于除去氢的不足650℃的温度下的炉退火、和短时间的更高温650℃以上的温度的瞬时(transient)退火，进而增加用于氢离子注入前的阈值控制、HALO形成、LDD形成、源极·漏极形成等的杂质离子注入中的硼注入量，并且减少磷、As的注入量，能够得到最佳的晶体管特性。并且，本实施例适用了这样的发现。 
根据本实施例的半导体装置100，如以上那样，在1块绝缘基板 101上，共存有MOS型的非单晶Si薄膜晶体管100b、和MOS型的单晶Si薄膜晶体管100a，因此能够得到将特性不同的多个电路集成化的高性能和高功能的半导体装置。 
另外，与在1块绝缘基板101上形成全部由单晶Si薄膜构成的晶体管相比，能够以低价得到高性能和高功能的半导体装置。 
进而，根据这样的工序，不存在全部由单晶Si形成的情况下的面积制约，能够不存在基板尺寸制约地自由地形成比大型Si晶片的尺寸更大的显示器。 
例如，在将本实施例的半导体装置100适用于液晶显示装置的有源矩阵基板的情况下，本实施例的半导体装置100进一步形成有液晶显示用SiNx(氮化Si)膜、树脂平坦化膜、导通孔(via hole)、和透明电极等。而且，由非单晶Si薄膜晶体管(非单晶Si器件)100b形成驱动部和显示部用的TFT，由能够适用于被要求更高性能的器件的单晶Si器件薄膜晶体管100a形成定时控制器、存储器等。当然，驱动部也可以为单晶Si薄膜晶体管100a，考虑成本和性能而决定。这样，根据包括单晶Si薄膜101a或非单晶Si薄膜101b的薄膜晶体管各自的特性，决定各薄膜晶体管的功能和用途，从而能够得到高性能和高功能的半导体装置和显示装置。 
另外，在半导体装置100中，集成电路形成于非单晶Si薄膜101b的区域和单晶Si薄膜101a的区域，从而能够配合必要的结构和特性地将包括像素阵列的各集成电路形成于各自适合的区域。而且，在形成于各个区域的集成电路中，能够制作出动作速度、动作电源电压等性能不同的电路。例如，能够采用栅极长、栅极绝缘膜的膜厚、电源电压和逻辑等级中的至少1个为每个区域不同的设计。 
由此，能够形成具有每个区域不同的特性的器件，能够得到具备更多样的功能的半导体装置和显示装置。 
进而，在半导体装置100中，集成电路形成于非单晶Si薄膜101b的区域和单晶Si薄膜101a的区域，因此形成于各个区域的集成电路能够适用每个区域不同的加工规则。例如，在沟道长度短的情况下，在单晶Si薄膜101a的区域不存在晶界，因此TFT特性的偏差几乎不增加，与此相对，在非晶Si薄膜101b的区域，因晶界的影响，TFT特性 的偏差急速增加。这样，需要使加工规则在各个部分即单晶Si薄膜101a的区域和非单晶Si薄膜101b的区域变化。因此，根据半导体装置100能够配合加工规则地在适合的区域形成集成电路。 
此外，形成于半导体装置100上的单晶Si器件的尺寸，根据LSI制造装置的晶片尺寸而决定。但是，为了形成以单晶Si薄膜101a为必要的、被要求高速性、消耗电力、高速的逻辑、定时发生器、偏差等的高速DAC(电流缓冲)、或处理器等的电路，一般的LSI制造装置的晶片尺寸是足够的。 
在此，用图1-1和图1-2对半导体装置100的制造方法进行如下说明。 
本实施方式的半导体装置100的制造方法概括为：在本实施方式的半导体装置100的制造方法中，制作做成有如果薄膜化则成为单晶Si薄膜晶体管100a的部分的单晶Si基板500，并且预先将规定浓度的氢离子注入至单晶Si基板500的规定深度，将该单晶Si基板500与具有绝缘性表面的绝缘基板101接合，加热后从氢离子注入部(剥离层)解理分离。其后，通过对单晶Si基板500进行蚀刻或研磨而使其薄膜化，形成单晶Si薄膜101a，并且元件分离。其后，进一步堆叠由SiO2等形成的层间平坦化膜107，使单晶Si薄膜晶体管100a的表面平坦化。 
具体而言，预先在一般的IC生产线进行CMOS工序的一部分，即进行：沟道101a/C形成用的杂质离子(例如硼、磷，在本实施例中为硼、磷)的注入(阈值电压控制)；栅极绝缘膜102a和LOCOS氧化膜106a的形成；栅极电极103a和接触部105a的图案形成；LDD形成用的杂质离子(例如硼、磷、砷，在本实施例中为BF2 +、As+)的注入；HALO形成用的杂质离子(例如硼、磷，在本实施例中为硼、磷)的注入(用于抑制短沟道效果的斜离子注入)；源极·漏极101a/SD形成用的杂质离子(例如BF2 +、As+，在本实施例中为BF2 +、As+)的注入。(元件形成工序和掺杂工序) 
在此，关于源极·漏极101a/SD形成用的杂质离子的注入、沟道101a/C形成用的杂质离子的注入(阈值电压控制)；LDD形成用的杂质离子的注入；HALO形成用的杂质离子的注入(用于短沟道效果抑制的斜离子注入)，以硼或BF2 +分别增量至最终的器件完成阶段中的最 佳注入量的5～10倍程度，磷注入后的浓度减量至2～5×1016cm-3左右的方式调节注入。此外，这些增量和减量，优选根据在后面叙述的热处理条件、Si膜厚、作为目标的TFT特性而进行适当调整。 
其后，以规定的条件进行活化处理(活化工序)，并且形成SiO2膜且以CMP(Chemical-Mechanical Polishing：化学机械研磨)进行平坦化处理，从而形成平坦化膜110。(平坦化工序)此外，在形成平坦化膜110之前，也可以形成由SiO2膜构成的保护绝缘膜，但在本实施例中，平坦化膜110也作为保护绝缘膜起作用。 
接着，如图1-1(a)所示，通过以规定的能量注入6×1016/cm2的剂量(dose)的作为剥离物质的氢离子，制作具有氢离子注入部(剥离层)120的单晶Si基板500。(剥离层形成工序) 
此外，作为单晶半导体基板，代替单晶Si基板500，也可以使用单晶Ge基板，即，单晶Si薄膜101a也可以使用单晶Ge薄膜代替单晶Si薄膜101a。 
其后，如图1-1(b)所示，依次进行接触孔开口、金属层堆叠、图案化，形成金属配线104a。在此作为金属配线104a，使用钨(W)与作为阻挡层的氮化钛(TiN)的层叠体。 
进而，以覆盖金属配线104a的方式在单晶Si基板500上以PECVD使用TEOS与氧的混合气体堆叠SiO2膜，进行平坦化，从而形成平坦化膜111。此外，在平坦化处理中，根据需要使用了虚设(dummy)图案和CMP。 
其后，将设置有单晶Si薄膜晶体管100a的单晶Si基板500分割为规定的尺寸，如图1-1(c)所示，作为具有绝缘性表面的绝缘基板(最终基板)101，选择作为TFT-LCD用使用于工业的、所谓高应变点玻璃基板(例如上述玻璃基板)，将设置有单晶Si薄膜晶体管100a的单晶Si基板500、和形成有非单晶Si薄膜晶体管100b的绝缘基板101这两者以SC-1洗净，并且进行活化(亲水化)处理之后，校准至规定的位置，在室温下贴紧接合。(接合工序)更具体而言，将单晶Si基板500的平坦化膜111与绝缘基板101接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下 的条件。 
此时，设置有单晶Si薄膜晶体管100a的单晶Si基板500和绝缘基板101，以Van der Waals(范德华)力和氢键接合，但其后以200℃～300℃进行大致4小时热处理，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化为原子彼此之间牢固的结合。 
另外，单晶Si薄膜晶体管100a，隔着作为无机类的绝缘膜的平坦化膜111与绝缘基板101接合。因此，与使用现有的粘接剂的情况相比，能够可靠地防止单晶Si硅膜101a被污染。 
这样，最终，单晶Si薄膜晶体管100a与绝缘基板101优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此的结合)、或SiO2-玻璃结合(SiO2膜与玻璃的结合)接合。 
此外，作为绝缘基板101，也可以使用在表面覆盖SiNx膜与SiO2膜的层叠膜、SiO2膜的单层膜等平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板101的耐热性和耐冲击性。另外，在有机EL显示器的情况下，绝缘基板101的透明性并非必要条件，因此该形态特别适合于有机EL显示器。 
另外，作为绝缘基板101，也可以为以SiO2覆盖表面从而平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以使用塑料基板作为绝缘基板101，并且使用粘接剂接合单晶Si薄膜晶体管100a与绝缘基板101。 
另外，在本说明书中，平均表面粗糙度Ra为算术平均高度(Ra)，能够使用原子力显微镜(AMF)根据JIS B 0601测定。另外，测定范围为例如5×5μm的范围即可。 
其后，利用急速加热(RTA：Rapid Thermal Annieal)法将接合有单晶Si薄膜晶体管100a的绝缘基板101升温至大致550℃。由此，如图1-2(d)所示，单晶Si基板500的一部分从氢离子注入部120解理分离。(半导体基板分离工序) 
其后，如图1-2(e)所示，通过对单晶Si基板500的氢离子注入部120一侧的表面进行研磨和/或蚀刻而使其薄膜化，形成单晶Si薄膜101a，并且完成元件分离。(元件分离工序) 
其后，进行了：由炉进行的560～650℃(在本实施例中为600℃)、 1～5小时(在本实施例中为4小时)的热处理(第一热处理工序)；通过RTA进行的650℃以上(在本实施例中为675℃)，11分钟以下(在本实施例中为10分钟)的短时间退火(第二热处理工序)。在该第一热处理工序中，Si中的氢浓度减少，在其后的第二热处理工序中，因注入氢离子而产生的微小缺陷得以恢复。因此，由此能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够实现受体的再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。另外，能够使单晶Si薄膜101a中的受体活化率为10％(更加优选为25％，进一步优选为50％)以上。更详细而言，在本实施例中能够使单晶Si薄膜101a中的受体活化率达到约80％。 
此外，RTA(第二热处理工序)的处理时间与绝缘基板101(在本实施例中为玻璃基板)的耐热性相关联，调节至绝缘基板101的变形为容许量以下。具体而言，对于RTA(第二热处理工序)的处理时间，处理温度越高需要使该处理时间越短，从绝缘基板101的伸缩、翘曲的观点出发，优选尽可能地短，通常设定为对绝缘基板101没有影响的范围内。另一方面，从提高器件特性的观点出发，RTA(第二热处理工序)的处理时间优选尽可能地长，RTA(第二热处理工序)的处理时间的下限值根据所期望的器件特性而设定。此外，虽然依赖于装置的性能，但在将RTA(第二热处理工序)的处理温度设定为675℃的情况下，通常当处理时间缩短3分钟时，温度的控制变得困难，器件特性的偏差增加。 
另外，RTA(第二热处理工序)的处理温度，配合氢的注入量地适当设定即可，但当其为过高的高温时，杂质(特别是硼)的分布图(profile)混乱，因此优选在杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定得低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度，优选在650℃以上的温度范围内尽可能地设定为高。 
另外，活化率通过以SIMS(2次离子质量分析)对受体的总原子数或密度(在本实施例中为硼的总原子数或密度)进行评价，并根据晶体管的阈值电压估算活性的受体密度，根据其比推算而求得。 
其后，如图1-2(f)所示，在整个面通过使用SiH4与N2O的混合 气体、或TEOS与O2的混合气体的等离子体CVD，堆叠由膜厚大致为300nm的SiO2膜形成的层间平坦化膜107。 
接着，将接触孔开口，依次进行阻挡金属(例如TiN/Ti)和Al-Si层的堆叠、图案化，在接触孔内和层间平坦化膜107上形成包含Al-Si合金的金属配线104。 
在本实施例的半导体装置100的制造方法中，如以上那样，在非单晶Si薄膜(多晶Si薄膜)101b形成之后形成单晶Si薄膜晶体管100a。即，在形成有非单晶Si薄膜(多晶Si薄膜)101b的绝缘基板101上接合单晶Si薄膜晶体管100a。因此，优选在保证绝缘基板101的平坦性的状态下接合中间基板600，但通过在绝缘基板101的表面形成保护膜(例如钼(Mo)膜)，以氢氟酸(hydrofluoric acid)等除去接合区域的氧化膜，其后通过将保护膜以市售的SLA蚀刻剂等除去，能够防止接合不良等的问题的发生。 
另外，根据本实施例，在绝缘基板101上，对单晶Si薄膜101a进行低温且长时间的热处理，并且进行高温且短时间的热处理，因此能够实现单晶Si薄膜101a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高单晶Si薄膜晶体管100a的特性。 
(实施例2) 
以下，用图2-1～图2-3对使用单晶应变Si的实施例2的薄膜半导体装置及其制造方法进行说明。图2-1(a)～(c)、图2-2(d)～(g)和图2-3(h)～(l)为表示制造工序中的实施例2的半导体装置的剖视示意图。 
首先，用图2-1(a)对应变Si的结构进行说明。在Si晶片(单晶Si基板)500上使具有GexSi1-x的倾斜结构的膜厚大致1μm的混晶外延生长(epitaxial growth)，从而形成倾斜层(硅锗混晶层)231，并且在其上使GexSi1-x(硅锗混晶层)生长至膜厚大致1μm作为缓和层(缓和GeSi层)232。由此，无位错(dislocation)的GexSi1-x得以生长。进一步当在其上使膜厚大致10～20nm的Si层外延生长时，因格子常数的不同而使拉伸应力起作用的作为单晶应变Si薄膜的应变Si层201a生长。在其上以LPCVD等使膜厚大致50～100nm的SiO2膜212生长，根据需要形成最终完成膜厚与SiO2膜212相等的SiO2膜。 
这样，形成施加有拉伸应力或压缩应力的应变Si基板502。由此，在(100)面施加有拉伸应力的NMOS晶体管中，与包含单晶Si的NMOS晶体管相比在x＝0.3附近能够得到大致2倍的移动度。同样地，在(110)面施加有拉伸应力的PMOS晶体管、或在(100)面施加有压缩应力的PMOS晶体管中，与包含单晶Si的PMOS晶体管相比，能够得到大致2倍的移动度。 
此外，也可以使用外延生长有SiC的基板、外延生长有GaN的基板，取代外延生长有应变Si层201a的应变Si基板502。 
接着，如图2-1(b)所示，以在倾斜层231和缓和层232内的规定区域(在本实施例中为倾斜层231)达到氢离子的峰位置的方式注入作为剥离物质的氢离子，形成氢离子注入部(剥离层)220。(剥离层形成工序)作为剥离物质，除H离子、H2离子之外，也可以使用稀有气体离子、或H2离子与稀有气体离子的混合体。 
接着，将应变Si基板502分割为规定的尺寸，如图2-1(c)所示，作为具有绝缘性表面的绝缘基板(最终基板)201，选择作为TFT-LCD用使用于工业的、所谓高应变点玻璃(例如在实施例1中使用的玻璃基板)，在将应变Si基板502和绝缘基板201这两者浸渍于SC-1溶液等包含过氧化氢的溶液中等从而对其进行活化(亲水化)处理之后，将绝缘基板201的器件一侧校准至规定的位置，在室温下相互贴紧而接合。(接合工序)更具体而言，将应变Si基板502的SiO2膜212与绝缘基板201接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下的条件。 
此时，应变Si基板502与绝缘基板201以范德华(Van der Waals)力和氢键接合，但其后在200℃～300℃下进行大致2小时的热处理，提高接合强度之后，如图2-2(d)所示，依次以PECVD堆叠由SiO2膜形成的层间绝缘膜208和a-Si膜233。接着，为了从a-Si膜233中减少氢原子而在550℃进行脱氢退火，向a-Si膜233(应变Si层201a以外)照射使用XeCl等的气体的准分子激光(excimer laser)使a-Si膜233结晶化，从而形成Poly-Si膜234。在该大致550℃的脱氢退火中，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化 至原子彼此之间的牢固的结合。另外在此时，从氢离子注入部220产生微小的气泡，如图2-2(e)所示，能够以氢离子注入部120为边界，将应变Si基板502的一部分解理分离。(半导体基板分离工序) 
这样，最终，应变Si层201a与绝缘基板201优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此之间的结合)或SiO2-玻璃结合(SiO2膜与玻璃的结合)接合。 
此外，作为绝缘基板201，也可以用在表面覆盖SiNx膜与SiO2的层叠膜、和SiO2膜的单层膜等平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板201的耐热性和耐冲击性。另外，在有机EL显示器的情况下，绝缘基板201的透明性并非必要条件，因此该形态特别适合于有机EL显示器。 
另外，作为绝缘基板201，也可以为以SiO2覆盖表面从而平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以使用塑料基板作为绝缘基板201，并且用粘接剂接合单晶Si薄膜晶体管200a(应变Si基板502)与绝缘基板201。 
另外，在该准分子激光退火(ELA)时，块(bulk)Si被剥离，因此有必要避免激光照射至应变Si层201a。但是，根据本实施例的技术，例如能够在玻璃基板(绝缘基板201)上将应变Si薄膜(应变Si层201a)形成为瓦片状(岛状)，在此情况下不需要这样的顾虑。 
接着，如图2-2(f)所示，例如以TMAH等的碱性溶液将应变Si层201a上的倾斜层231和缓和层232蚀刻除去，得到在表面形成有作为单晶应变Si薄膜(单晶半导体薄膜)的应变Si层201a的绝缘基板201。(薄膜化工序) 
倾斜层231和缓和层232，与应变Si层201a相比更容易被碱性溶液蚀刻。即，能够将应变Si层201a与倾斜层231和缓和层232的选择比增大。其结果是，能够制作形成有平坦性非常优异的应变Si层201a的SOI基板。 
由此，能够制作应变Si层201a的平坦性优异的面(与缓冲层231、232相反一侧的面)配置在表面一侧的SOI基板。更具体而言，能够使应变Si层201a的平均表面粗糙度Ra为5nm以下。 
另外，能够使应变Si层201a的膜厚的偏差为10％(更加优选为 5％)以下。 
其后，进行了：由炉进行的560～650℃、1～5小时(优选为4小时以下)的热处理(第一热处理工序)；和通过RTA进行的650℃(优选为675℃)以上，11分钟(优选为10分钟)以下的短时间退火(第二热处理工序)。在该第一热处理工序中，Si中的氢浓度减少，在其后的第二热处理工序中，因注入氢离子而产生的微小缺陷得以恢复。因此，由此能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够使受体再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。另外，能够使单晶Si薄膜201a中的受体活化率为10％(更加优选为25％，进一步优选为50％)以上。 
此外，RTA(第二热处理工序)的处理时间，与绝缘基板201(在本实施例中为玻璃基板)的耐热性关联，调节至绝缘基板201变形为容许量以下。具体而言，RTA(第二热处理工序)的处理时间，处理温度越高则需要使其越短，从绝缘基板201的伸缩、翘曲的观点出发，优选尽可能地短，通常设定为对绝缘基板201没有影响的范围内。另一方面，从提高器件特性的观点出发，RTA(第二热处理工序)的处理时间优选尽可能地长，RTA(第二热处理工序)的处理时间的下限值根据所期望的器件特性而设定。此外，虽然依赖于装置的性能，但在将RTA(第二热处理工序)的处理温度设定为675℃的情况下，通常当处理时间缩短3分钟时，温度的控制变得困难，器件特性的偏差增加。 
另外，RTA(第二热处理工序)的处理温度，配合氢的注入量、中间基板的材质等而适当设定即可，但当其为过高的高温时，产生应变Si层201a的缓和，应变Si层的效果降低，或者杂质(特别是硼)的分布图混乱，因此优选为不发生应变Si层201a的缓和或杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定得低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度，优选在650℃以上的温度范围内尽可能地设定得高。 
接着，如图2-2(g)所示，将Poly-Si膜234和应变Si层201a蚀刻成岛状之后，如图2-3(h)所示，在整个面通过使用SiH4与N2O的混合气体、或TEOS与O2的混合气体的等离子体CVD，堆叠由膜厚大 致为50nm的SiO2膜形成的栅极绝缘膜(栅极氧化膜)202，并且如图2-3(i)所示使栅极电极203形成图案。 
其后，进行杂质离子的注入工序(包括磷和硼的离子注入，图2-3(j))和杂质离子的活化工序。此外，该活化工序中的活化退火，也可以兼做上述第二热处理工序中的短时间退火(例如通过RTA进行的650℃以上、10分钟以下的退火)。即，也可以在第一热处理工序之后，首先进行Poly-Si膜234和应变Si层201a的图案化工序、栅极绝缘膜202的形成工序、栅极电极203的形成工序之后再进行第二热处理工序。 
其后，如图2-3(k)所示，通过使用SiH4与N2O的混合气体的等离子体CVD形成SiN膜，接着通过使用TEOS与O2的混合气体的等离子体CVD形成SiO2膜，从而由SiN膜与SiO2膜的层叠体形成层间绝缘膜209。 
接着，经过接触孔的开口和金属配线204的形成工序(图2-3(l))，能够形成包含应变Si层201a的单晶Si薄膜晶体管200a、和包含Poly-Si膜234的非单晶Si薄膜晶体管200b。 
根据本实施例，在绝缘基板201上，对应变Si薄膜101a进行低温且长时间的热处理，并且进行高温且短时间的热处理，因此能够实现应变Si薄膜201a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高包含应变Si层201a的单晶Si薄膜晶体管200a的特性。 
另外，将容易被蚀刻的倾斜层231和缓和层232选择性地蚀刻，能够有效地仅使应变Si层201a残留于绝缘基板201上，因此能够在绝缘基板201上形成表面非常平坦的应变Si层201a。其结果是，能够进一步提高包含应变Si层201a的单晶Si薄膜晶体管200a的特性。 
此外，在应变Si层201a，也可以在与中间基板600接合前做成器件构造或其一部分。在此情况下，与实施例1同样地，在应变Si层201a上做成器件构造或其一部分即可。 
(实施例3) 
以下，用图3-1～图3-3对使用单晶Si的实施例3的薄膜半导体装置及其制造方法进行说明。图3-1(a)～(c)、图3-2(d)～(g)和图3-3(h)～(l)为表示制造工序中实施例3的半导体装置的剖视示 意图。 
首先，在Si晶片(单晶Si基板)500表面形成例如膜厚为50nm的热氧化膜302。 
接着，如图3-1(a)所示，以在规定的深度达到氢离子的峰位置的方式调节能量，向单晶Si层注入作为剥离物质的氢离子，形成氢离子注入部(剥离层)320。(剥离层形成工序)作为剥离物质，除H离子、H2离子之外，也可以使用稀有气体离子、或H2离子与稀有气体离子的混合体。 
接着，将单晶Si基板500分割为规定的尺寸，如图3-1(b)和(c)所示，作为具有绝缘性表面的绝缘基板(最终基板)301，选择作为TFT-LCD用的使用于工业的、所谓高应变点玻璃(例如在实施例1中使用的玻璃基板)，在将单晶Si基板500和绝缘基板301这两者浸渍于SC-1溶液等包含过氧化氢的溶液中等对其进行活化(亲水化)处理之后，将绝缘基板301的器件一侧校准至规定的位置，在室温下相互贴紧而接合。(接合工序)更具体而言，将单晶Si基板500的热氧化膜302与绝缘基板301接合。在玻璃的情况下，即使不在表面堆叠SiO2膜也能够亲水化，这些玻璃的一部分、即某种玻璃满足良好的接合性所必需的平均表面粗糙度Ra为0.2～0.3nm以下的条件。 
此时，单晶Si基板500与绝缘基板301以范德华(Van der Waals)力和氢键接合，但其后以200℃～300℃进行大致2小时的热处理，提高接合强度之后，如图3-2(d)所示，依次以PECVD堆叠由SiO2膜形成的层间绝缘膜308和a-Si膜333。接着，为了从a-Si膜333中减少氢原子，以550℃进行脱氢退火，向a-Si膜333照射使用XeCl等气体的准分子激光(excimer laser)使a-Si膜333结晶化，从而形成Poly-Si膜334。在该大致550℃的脱氢退火中，通过-Si-OH+-Si-OH→Si-O-Si+H2O的反应使两基板间的结合变化至原子彼此之间的牢固的结合。另外在此时，从氢离子注入部320产生微小的气泡，如图3-2(e)所示，能够以氢离子注入部320为边界将应变Si基板500的一部分解理分离，能够在绝缘基板301上残留单晶Si层335。(半导体基板分离工序) 
这样，最终，单晶Si薄膜301a(单晶Si层335被薄膜化的层)与 绝缘基板301，优选由SiO2-SiO2结合(SiO2膜与SiO2膜彼此之间的结合)或SiO2-玻璃结合(SiO2膜与玻璃的结合)接合。 
此外，作为绝缘基板301，也可以使用在表面覆盖SiNx膜与SiO2的层叠膜、SiO2膜的单层膜等平坦化后的金属基板(例如不锈钢基板)。由此，能够提高绝缘基板301的耐热性和耐冲击性。另外，在有机EL显示器的情况下，绝缘基板301的透明性并非必要条件，因此该形态特别适合于有机EL显示器。 
另外，作为绝缘基板301，也可以为以SiO2覆盖表面从而平坦化后的塑料基板。进而，虽然上述污染问题仍存在，但也可以用塑料基板作为绝缘基板301，并且用粘接剂接合单晶Si薄膜晶体管300a(单晶Si基板500)与绝缘基板301。 
另外，在该准分子激光退火(ELA)时，块(bulk)Si被剥离，因此有必要避免激光照射至单晶Si层335。但是，根据本实施例的技术，例如能够在玻璃基板(绝缘基板301)上将单晶Si层335(单晶Si薄膜301a)形成为瓦片状(岛状)，在此情况下这样的顾虑是不必要的。 
接着，如图3-2(f)所示，例如对单晶Si层335进行蚀刻或通过CMP研磨，得到在表面形成有规定膜厚的单晶Si薄膜301a的绝缘基板301。(薄膜化工序) 
其后，进行了：由炉进行的560～650℃、1～5小时(优选为4小时以下)的热处理(第一热处理工序)；和通过RTA进行的650℃以上，10分钟以下的短时间退火(第二热处理工序)。在该第一热处理工序中，Si中的氢浓度减少，在其后的第二热处理工序中，由注入氢离子产生的微小缺陷得以恢复。因此，由此能够从Si中充分地除去氢原子，完全除去热供体、格子缺陷等，并且能够使受体再活化，能够提高晶体管特性的再现性、实现晶体管特性的稳定化。另外，能够使单晶Si薄膜301a中的受体活化率为10％(更加优选为25％，进一步优选为50％)以上。 
此外，RTA(第二热处理工序)的处理时间，与绝缘基板301(在本实施例中为玻璃基板)的耐热性关联，调节至绝缘基板301变形为容许量以下。具体而言，对于RTA(第二热处理工序)的处理时间，处理温度越高则有必要使其越短，从绝缘基板301的伸缩、翘曲的观 点出发，优选尽可能地短，通常设定为对绝缘基板301没有影响的范围内。另一方面，从提高器件特性的观点出发，RTA(第二热处理工序)的处理时间优选尽可能地长，RTA(第二热处理工序)的处理时间的下限值根据所期望的器件特性而设定。此外，虽然依赖于装置的性能，但在将RTA(第二热处理工序)的处理温度设定为675℃的情况下，通常当处理时间缩短3分钟时，温度的控制变得困难，器件特性的偏差增加。 
另外，RTA(第二热处理工序)的处理温度，配合氢的注入量等适当设定即可，但当其为过高的高温时，杂质(特别是硼)的分布图混乱，因此优选在杂质的分布图不会混乱的程度、更具体而言为在例如850℃(优选为820℃)以下的温度范围内尽可能设定得低。另一方面，从使受体再活化的观点出发，热处理工序中的处理温度，优选在650℃以上的温度范围内尽可能地设定得高。 
接着，如图3-2(g)所示，将Poly-Si膜334和应变Si层301a蚀刻成岛状之后，如图3-3(h)所示，在整个面通过使用SiH4与N2O的混合气体、或TEOS与O2的混合气体的等离子体CVD，从而堆叠由膜厚大致为50nm的SiO2膜形成的栅极绝缘膜(栅极氧化膜)302，并且如图3-3(i)所示那样使栅极电极303形成图案。 
其后，进行杂质离子的注入工序(包括磷和硼的离子注入，图3-3(j))和杂质离子的活化工序。此外，该活化工序中的活化退火，也可以兼做上述第二热处理工序中的短时间退火(例如通过RTA进行的650℃以上、10分钟以下的退火)。也就是说，也可以在第一热处理工序之后，首先进行Poly-Si膜334和应变Si层301a的图案化工序、栅极绝缘膜302的形成工序、栅极电极303的形成工序之后再进行第二热处理工序。 
其后，如图3-3(k)所示，以使用SiH4与N2O的混合气体的等离子体CVD形成SiN膜，接着以使用TEOS与O2的混合气体的等离子体CVD形成SiO2膜，从而形成由SiN膜与SiO2膜的层叠体形成的层间绝缘膜309。 
接着，经过接触孔的开口和金属配线304的形成工序(图3-3(l))，能够形成包含单晶Si薄膜301a的单晶Si薄膜晶体管300a、和包含 Poly-Si膜334的非单晶Si薄膜晶体管300b。 
根据本实施例，在绝缘基板301上，对单晶Si薄膜301a进行低温且长时间的热处理，并且进行高温且短时间的热处理，因此能够实现单晶Si薄膜301a中的缺陷恢复、热供体的减少、被非活化后的硼的活化。其结果是，能够提高包含单晶Si薄膜301a的单晶Si薄膜晶体管300a的特性。 
图6(a)～(c)、图7为表示实施例2和3的变形例的俯视示意图。 
此外，实施例2和3并不特别限于将片状的Si部分地向作为最终基板的绝缘基板转印的情况，例如也可以为将俯视时为圆形的Si晶片500切出俯视时大致呈矩形的四边形之后(图6(a)和(b))，如图6(c)所示，在大型玻璃基板701上铺满切成四边形的Si晶片500的情况，由此能够抑制显示装置的显示特性偏差的发生，特别是能够在有机EL显示器等的电流驱动型器件中得到显著的提高显示均匀性的效果。另外，在切成四边形的Si晶片500之间，也可以如图6(c)所示没有间隙，也可以如图7所示有间隙。 
(比较例1) 
除了不进行第一热处理工序，作为第二热处理工序进行了通过RTA进行的675℃、10分钟的热处理以外，与实施例1同样地制作出的制品为比较例1。 
(比较例2) 
除了不进行第二热处理工序，作为第一热处理工序进行了由炉进行的625℃、4小时的热处理以外，与实施例1同样地制作出的制品为比较例2。 
在表1中表示实施例1和比较例1、2的各单晶Si薄膜晶体管的S值(亚阈值特性的斜率)。 
[表1] 
Figure GPA00001137468600331
此外，亚阈值特性的斜率(S值)能够使用半导体参数分析仪(例如Agilent公司制4155C、4156C)进行测定。更具体而言，用上述装置对漏极电流的栅极电压依赖进行测定，令其值为半对数坐标图(semi-log plot)，通过在亚阈值部分引出切线而求得S值。 
另外，S值用下述式(1)表示，受到Si膜、栅极氧化膜/Si界面中的缺陷、局部顺序等这样的由栅极电场充放电的界面的电荷的影响，为反映Si膜、栅极氧化膜/Si界面的缺陷、局部顺序等的参数。 
S＝(kT/q)ln(10)(1-(COX+CD)/COX)    (1) 
在此，COX为栅极氧化膜电容，CD为空乏层(depletion layer)电容。 
当对CD附加界面、Si结晶中的局部顺序等的电容时，S值增加。在室温下理论上S值的下限在CD＝0的情况下为S＝60mV/dec，能够判断为距该值越近(小)，缺陷越少。 
由比较例1的结果可知，如果仅进行RTA，则即使温度高，S值的恢复是不充分的。另外，由比较例2的结果可知，如果仅进行炉退火，则虽然花费了4小时，但S值的恢复仍然不充分。与此相对，在组合炉退火和RTA的实施例1中，虽然将炉退火的温度与比较例2相比下降了25℃，但S值充分地恢复了。由该结果可知，对于S值的恢复而言，2阶段的热处理是有效的。 
另外，为了使RTA(第二热处理工序)具有充分的恢复效果，需要充分降低氢原子的浓度。图4是由SIMS测定的转印至玻璃基板上的Si薄膜中的氢浓度分布图。此外，图4中口表示被解理分离时的氢浓度，△表示以650℃进行5小时炉退火之后的氢浓度。 
如图4所示，通过在650℃进行5小时炉退火，Si薄膜中的氢浓度 平均降低至大致4～5×1019cm-3程度。如果为该程度，则能够期待在其后的RTA(第二热处理工序)中特性充分地恢复。这样，在各实施例中的第一热处理工序后的单晶硅薄膜中的氢浓度，优选为1020cm-3以下，进一步优选为5×1019cm-3以下。 
图5表示由空穴(hole)效果估算的以600℃、4小时的炉退火之后以675℃进行20分钟RTA的情况下的载流子浓度。 
通过浮区法制作的晶片(FZ晶片)几乎不含氧，因此热供体几乎不产生。另一方面通过柴氏(Czochralski)法制作的晶片(CZ晶片)包含1018cm-3以上且不足1019cm-3的氧原子，因氢原子的帮助而产生高浓度的热供体。因此，图5中的CZ晶片与FZ晶片间的数据差可以看作热供体的贡献。在实用方面，在675℃、10分钟左右对玻璃的变形是安全的范围，因此从图5可知，在675℃进行10分钟的RTA的情况下，掺杂浓度从初始的掺杂浓度降低至约25％。因此可知，为了使减少的量还原，优选预先注入4～5倍左右的受体。另外，当考虑热处理条件、工艺的偏差时，受体优选预先注入约5倍左右，当考虑安全方面时，进一步优选预先注入约10倍左右。 
本申请以2007年12月27日提出申请的日本专利申请2007-337921号为基础，根据巴黎条约乃至输入国的法规而主张优先权。该申请的内容的全体作为参照组合入本申请中。 

Claims (8)

1.一种半导体装置的制造方法，其为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置的制造方法，该半导体装置的制造方法的特征在于，包括：
第一热处理工序，以不足650℃对该单晶半导体薄膜进行热处理，该单晶半导体薄膜掺杂有杂质，形成该多个单晶半导体元件的至少一部分，并且与该绝缘基板接合；和
第二热处理工序，在所述第一热处理工序之后，以比所述第一热处理工序的热处理时间短的时间，在650℃以上对该单晶半导体薄膜进行热处理，
所述半导体装置的制造方法还包括：
元件形成工序，在半导体基板上形成所述多个单晶半导体元件的至少一部分；
掺杂工序，向该半导体基板掺杂所述杂质；
活化工序，对掺杂有所述杂质的该半导体基板进行热处理而使所述杂质活化；
平坦化工序，在所述杂质被活化、并且形成有所述多个单晶半导体元件的至少一部分的该半导体基板的所述多个单晶半导体元件一侧的面上形成平坦化层；
剥离层形成工序，通过经由该平坦化层将包含氢离子和稀有气体离子中的至少一方的剥离物质注入至该半导体基板的规定深度而形成剥离层；
接合工序，将注入有该剥离物质的该半导体基板的该平坦化层与所述绝缘基板接合；
半导体基板分离工序，通过热处理将与所述绝缘基板接合的该半导体基板沿该剥离层解理分离；和
元件分离工序，将被解理分离且与所述绝缘基板接合的该半导体基板薄膜化而形成所述单晶半导体薄膜，并且将各半导体元件间分离，
所述第一热处理工序，在该元件分离工序之后，以不足650℃对所述单晶半导体薄膜和所述绝缘基板进行热处理，
所述第二热处理工序，在所述第一热处理工序之后，以比所述第一热处理工序的热处理时间短的时间，在650℃以上对所述单晶半导体薄膜和所述绝缘基板进行热处理。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
所述第一热处理工序进行炉退火。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述第二热处理工序进行急速加热。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
还包括：向形成所述单晶半导体薄膜的半导体基板掺杂P型杂质的至少1次的P型杂质掺杂工序；和向该半导体基板掺杂N型杂质的至少1次的N型杂质掺杂工序，
在至少1次的该P型杂质掺杂工序中的至少一个工序中，以比最终需要的杂质浓度大的浓度向该半导体基板掺杂该P型杂质，并且在至少1次的该N型杂质掺杂工序中的至少一个工序中，以比最终需要的杂质浓度小的浓度向该半导体基板掺杂该N型杂质。
5.如权利要求4所述的半导体装置的制造方法，其特征在于：
在至少1次的所述P型杂质掺杂工序的所有工序中，以比最终需要的所述杂质浓度大的浓度向所述半导体基板掺杂所述P型杂质，并且在至少1次的所述N型杂质掺杂工序的所有工序中，以比最终需要的所述杂质浓度小的浓度向所述半导体基板掺杂所述N型杂质。
6.如权利要求4所述的半导体装置的制造方法，其特征在于：
在至少1次的所述P型杂质掺杂工序中的至少一个工序中，以最终需要的所述杂质浓度的5倍以上的浓度向所述半导体基板掺杂所述P型杂质。
7.如权利要求4所述的半导体装置的制造方法，其特征在于：
在至少1次的所述P型杂质掺杂工序的所有工序中，以最终需要的所述杂质浓度的5倍以上的浓度向所述半导体基板掺杂所述P型杂质。
8.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述杂质包含硼。
CN2008801159291A 2007-12-27 2008-10-22 半导体装置的制造方法 Expired - Fee Related CN101855703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007337921 2007-12-27
JP2007-337921 2007-12-27
PCT/JP2008/069154 WO2009084311A1 (ja) 2007-12-27 2008-10-22 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法

Publications (2)

Publication Number Publication Date
CN101855703A CN101855703A (zh) 2010-10-06
CN101855703B true CN101855703B (zh) 2013-03-13

Family

ID=40824034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801159291A Expired - Fee Related CN101855703B (zh) 2007-12-27 2008-10-22 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20100244185A1 (zh)
CN (1) CN101855703B (zh)
WO (1) WO2009084311A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299268B2 (ja) * 2007-03-30 2013-09-25 富士通セミコンダクター株式会社 半導体集積回路装置およびその製造方法
CN116343705A (zh) 2009-10-16 2023-06-27 株式会社半导体能源研究所 显示设备
KR101826832B1 (ko) * 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP2012250907A (ja) * 2011-06-02 2012-12-20 Samsung Corning Precision Materials Co Ltd 自立基板の製造方法
US9178042B2 (en) 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US10128269B2 (en) * 2013-11-08 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for a semiconductor structure having multiple semiconductor-device layers
KR102365963B1 (ko) * 2015-06-23 2022-02-23 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
US10510538B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing EUV-induced material property changes
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255559A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
CN1930674A (zh) * 2004-03-05 2007-03-14 S.O.I.Tec绝缘体上硅技术公司 用于改进所剥离薄层质量的热处理

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113999B2 (ja) * 2004-09-28 2013-01-09 シャープ株式会社 水素イオン注入剥離方法
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255559A (ja) * 2000-03-13 2001-09-21 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
CN1930674A (zh) * 2004-03-05 2007-03-14 S.O.I.Tec绝缘体上硅技术公司 用于改进所剥离薄层质量的热处理

Also Published As

Publication number Publication date
CN101855703A (zh) 2010-10-06
US20100244185A1 (en) 2010-09-30
WO2009084311A1 (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101855703B (zh) 半导体装置的制造方法
US7476580B2 (en) Structures and methods for manufacturing of dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering with SiGe and/or Si:C
US9343375B2 (en) Method for manufacturing a transistor in which the strain applied to the channel is increased
JP2003347399A (ja) 半導体基板の製造方法
WO2014205907A1 (en) Field effect transistor and method for forming the same
CN116013962B (zh) 半导体器件的制备方法
JP2006165480A (ja) 半導体装置
TW201916251A (zh) 形成絕緣體上矽基底的方法
CN101855704B (zh) 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
US20120038022A1 (en) Insulating substrate for semiconductor device, and semiconductor device
US20110306170A1 (en) Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process
US20070066023A1 (en) Method to form a device on a soi substrate
JP2005277092A (ja) 半導体装置、半導体基板の製造方法、並びに半導体装置の製造方法
JP4377706B2 (ja) 薄膜半導体装置の製造方法
US7470573B2 (en) Method of making CMOS devices on strained silicon on glass
JP3203652B2 (ja) 半導体薄膜の製造方法
JP2000183351A (ja) 薄膜半導体装置の製造方法
JP2002025972A (ja) 半導体装置の製造方法
US8198633B2 (en) Stress transfer enhancement in transistors by a late gate re-crystallization
JP2004119636A (ja) 半導体装置およびその製造方法
EP1584106A2 (en) Shallow trench isolation process for strained silicon processes
JP3185790B2 (ja) 薄膜半導体装置の製造方法
JP3055170B2 (ja) 薄膜半導体装置の製造方法
WO2015188461A1 (zh) 一种嵌入式锗硅应变pmos器件结构的制作方法
US6933579B1 (en) Semiconductor solid phase epitaxy damage control method and integrated circuit produced thereby

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130313

Termination date: 20211022

CF01 Termination of patent right due to non-payment of annual fee