KR100373475B1 - 유전체 분리 웨이퍼 및 그 제조 방법 - Google Patents

유전체 분리 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100373475B1
KR100373475B1 KR10-1999-0047003A KR19990047003A KR100373475B1 KR 100373475 B1 KR100373475 B1 KR 100373475B1 KR 19990047003 A KR19990047003 A KR 19990047003A KR 100373475 B1 KR100373475 B1 KR 100373475B1
Authority
KR
South Korea
Prior art keywords
wafer
dielectric
silicon
dielectric separation
polysilicon layer
Prior art date
Application number
KR10-1999-0047003A
Other languages
English (en)
Other versions
KR20000029364A (ko
Inventor
오이히로유기
사또가즈야
시마무라히로시
Original Assignee
미쯔비시 마테리알 실리콘 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10307995A external-priority patent/JP2000133704A/ja
Priority claimed from JP35969398A external-priority patent/JP3601763B2/ja
Priority claimed from JP36762598A external-priority patent/JP3601764B2/ja
Application filed by 미쯔비시 마테리알 실리콘 가부시끼가이샤 filed Critical 미쯔비시 마테리알 실리콘 가부시끼가이샤
Publication of KR20000029364A publication Critical patent/KR20000029364A/ko
Application granted granted Critical
Publication of KR100373475B1 publication Critical patent/KR100373475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 제1, 제2, 제3 실시예에 따른 유전체 분리 웨이퍼 및 그 제조 방법이 제공된다. 제1 실시예에 따르면, 유전체 분리 실리콘 섬의 디바이스 제작 면적을, 섬의 맨아래에 형성된 고농도 불순물층 상에 동일한 도전형의 도판트를 포함하는 저농도 불순물층을 적층함으로써 확장할 수 있게 된다. 제2 실시예에 따르면, 유전체 분리 산화층에 보이드를 생성하지 않고 폴리실리콘층을 성장시킬 수 있는 유전체 분리 웨이퍼 및 그 제조 방법은, 저온 저압에서 시드 폴리실리콘층을 형성하고 시드 폴리실리콘층에 고온 폴리실리콘층(16)을 형성함으로써 제공된다. 제3 실시예에 따르면, 유전체 분리 웨이퍼 및 그 제조 방법은, 유전체 분리 실리콘 섬(10A) 사이에 융기 또는 만입이 없이 평탄한 표면이 되도록 유전체 분리 웨이퍼의 표면을 필요한 양만큼만 연마함으로써 유전체 분리 섬사이의 표면이 평탄화되는 것으로 제공된다.

Description

유전체 분리 웨이퍼 및 그 제조 방법{DIELECTRICALLY SEPARATED WAFER AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유전체 분리 웨이퍼(dielectrically separated wafer) 및 그 제조 방법에 관한 것으로, 구체적으로는 폴리실리콘층(polysilicon layer)이 유전체 분리 산화막 표면에서 성장할 때 보이드(void)(갭(gaps))의 성장을 억제하고 유전체 분리 실리콘 섬(silicon island)과 다른 유전체 분리 섬 사이의 표면을 평탄하게 하기 위해서 다른 깊이에 다른 도판트를 가진 N+ 위의 N 또는 P+ 위의 P 구조를 구비한 유전체 분리 실리콘 섬이 제공된 유전체 분리 웨이퍼에 관한 것이다.
적층된 유전체 분리 웨이퍼는 적층형 실리콘 웨이퍼의 한 형태로서 공지되어 있다. 종래의 적층된 유전체 분리 웨이퍼는 도 15에 도시된 프로세스 각각에 의해 제조된다. 도 15는 이 방법에 의해 제조된 유전체 분리 웨이퍼의 단면 구조를 도시한다.
먼저, 실리콘 웨이퍼는 활성층 표면이 거울 연마되어 마련된다(도 15A). N형 또는 P형이 모두 사용될 수 있다. 그 다음, 마스크 산화막(11)이 이 실리콘 웨이퍼 표면에 형성된다(도 15Ｂ). 또한, 포토레지스트(12)를 산화막에 피착하고, 포토리소그래피에 의해 윈도우를 규정된 위치에 형성한다. 또한, 이 윈도우에 의해 노출된 산화막(11)이 제거되어, 규정된 패턴을 구비한 윈도우가 산화막에 형성된다. 결국, 실리콘 웨이퍼(10) 표면의 일부가 노출된다. 그 다음, 포토레지스트(12)를 제거한 후에, 실리콘 웨이퍼(10)를 알카리성 식각제(alkaline etchant)에 담가 웨이퍼 표면을 비등방적으로 한다(도 15C).
이 방법에서, V 형태 단면을 가진 유전체 분리용 홈(13)이 웨이퍼 표면에 형성된다.
또한, 이와 관련하여, 비등방성 식각은 수직 방향에서의 식각 속도가 수평 방향에서보다 빠르고 실리콘 웨이퍼(10)의 결정 방향성 때문에 방향에 의존적인 식각이다.
그 다음, 마스크 산화막(11)은 희석 HF 용액(희석 불소화수소 용액) 또는 버퍼 불소화수소 용액을 사용하여 세척 제거된다(도 15D). 이어서, 규정된 두께의 유전체 분리 산화막(14)이 유전체 분리용 홈(13)을 포함하는 실리콘 웨이퍼 표면에 형성된다.
그 다음, 이 실리콘의 표면(10), 즉, 유전체 분리 산화막 표면(14) 위에 고온 폴리실리콘층(16)을 규정된 두께로 약 1200~1300℃에서 고온 CVD 방법에 의해 성장시킨다(도 15F). 그 다음, 웨이퍼의 주변 부분이 깎이고, 필요에 따라 웨이퍼의 밑면이 평탄화된다. 그 다음, 웨이퍼 표면의 고온 폴리실리콘층(16)은 약 10~80 ㎛ 두께로 되도록 깎이고 연마된다.
또한, 이어서, 필요에 따라, 두께 1~5㎛의 저온 폴리실리콘층(17)이 웨이퍼 표면 위에 저온 CVD 방법에 의해 약 550~700℃에서 형성되고, 저온 폴리실리콘층(17)의 표면이 적층될 층상에 거울 표면을 생성하도록 연마된다.
반면, 지지 기판용 웨이퍼 역할을 하는 실리콘 웨이퍼(20)는 별도로 마련된다(도 15H). 이 웨이퍼 표면은 거울 연마된다. 그 다음, 실리콘 웨이퍼(10)의 거울 표면은 실리콘 웨이퍼(20)의 거울 표면 위에 접촉하여 적층된다(laminated)(도 15I).
이어서, 적층된 웨이퍼의 적층 세기를 증가시키기 위해서 규정된 어닐링을 수행한다.
그 다음, 도 15J에 도시된 대로, 적층된 웨이퍼의 활성 표면 웨이퍼 주변 부분이 깎인다. 또한, 활성 표면을 가진 적층된 웨이퍼가 연마된다. 이 활성 표면 웨이퍼의 연마량은 유전체 분리 산화막(14) 일부를 외부에 노출하여, 고온 폴리실리콘층(16) 표면 위에 유전체 분리 산화막(14)에 의해 정의된 유전체 분리 실리콘 섬(30)이 구현된다.
종래의 유전체 분리 웨이퍼에는 3가지 문제가 있다. 제1 문제는 유전체 분리 웨이퍼상에 반도체 장치를 제조하기 위한 표면 면적이 제한된다는 것이고, 제2 문제는 공기 방울 결함인 보이드(갭) Ｂ가 이웃하는 폴리실리콘 코어들 사이에 발생할 수 있다는 것이며, 제3 문제는 구성층들의 연마 속도 차이로 인해 표면에 단층이 형성될 수 있다는 것이다. 이 3가지 문제가 이하에서 설명될 것이다.
제1 문제에 대해 설명한다. 최근에, 대전류용 전력 IC가 개발되었다. 전력 IC에서는, 각 소자가 완전히 유전체 분리 산화막에 의해 분리된 유전체 분리 구조가 채용되었다. 이 소자에서, PN 정션의 항복 전압을 크게 유지하기 위해서는 유전체 분리 실리콘 섬의 저항율이 매우 높아야 한다.
그러나, 높은 저항율은 동작 중 소자의 동작시의 전류를 제한하여 소위 동작 저항을 증가시키는 단점이 있다.
그리고, 일반적으로, 유전체 분리 실리콘 섬과 유전체 분리 산화막 사이에는 불순물이 고농도로 확산된 고농도 불순물층(N+ 영역 및 P+ 영역)이 제공된다. 이 고농도 불순물층은 전류 통로 역할을 하고 동작 저항 증가를 감소시킨다.
이 형태의 유전체 분리 웨이퍼에서, 종래에는 도 16에 도시된 바와 같이, 고농도 불순물층(30a)이 접시 형태를 가진 유전체 분리 산화막(14)을 따라 형성되고, 이 고농도 불순물층(30a) 내에 저농도 불순물층(30b)이 정의된다.
유전체 분리 웨이퍼를 제조하기 위해서, 먼저 저농도의 불순물(도판트)을 포함한 실리콘 웨이퍼 표면을 비등방적으로 식각하고, 유전체 분리용 홈을 형성한다. 이어서, 유전체 분리용 홈이 형성되어 있는 실리콘 웨이퍼의 전체 표면에 대해 동일한 도전형의 도판트를 열확산시키거나 이온을 주입하여 규정된 깊이로 고농도 불순물층(30a)을 형성한다. 이어서, 유전체 분리 산화막(14) 등이 형성되고, 또한 상기한 바와 같이, 웨이퍼 밑면을 연마하여 N+ 위에 N 또는 P+ 위에 P 구조를 가진 유전체 분리 실리콘 섬(30)이 웨이퍼 표면에 구현된다.
그러나, 이 형태의 종래 기술에 따른 유전체 분리 웨이퍼의 고농도 불순물층이 유전체 분리 산화막과 같은 접시 형태 표면 단면을 가지므로, 유전체 분리 실리콘 섬 표면의 주변 부분은 고농도 불순물층에 의해 형성된다.
결국, 제1 문제는 이 노출된 고농도 불순물층 영역을 피하여 디바이스를 제조해야 하고 유전체 분리 실리콘 섬의 디바이스 제조 면적이 좁아진다는 것에서 발생한다.
그 다음, 제2 문제에 대해 설명한다. 앞서 설명한 바와 같이, 종래의 적층된 유전체 분리 웨이퍼는 도 15에 도시된 처리 각각에 의해 제조된다. 그러나, 유전체 분리 웨이퍼의 종래 제조 방법에 따라서, 고온 CVD 방법에 의해 폴리실리콘층(16)을 성장시키는 도중에 도 17에 도시된 바와 같이 유전체 분리 산화막(14) 표면에 입자 P와, 결함 등이 존재하는 경우에 폴리실리콘은 이를 성장핵으로 하여 서서히 형성된다.
결국, 입자 등을 성장핵으로 하여 성장하는 폴리실리콘 코어(16a)의 많은 그룹 중에서, 이웃하는 폴리실리콘 코어(16a)와 폴리실리콘 코어(16a) 사이에 공기 방울 결함인 보이드(갭) Ｂ가 발생할 것으로 생각된다.
그러므로, 차후 단계가 완료될 때, 이 보이드 Ｂ가 유전체 분리 웨이퍼 표면에 노출된 경우에, 이 부분은 오목한 곳으로 되고 그곳에 오염 물질이 남아 있을 수 있다. 또한, 이 보이드 Ｂ가 유전체 분리 웨이퍼 표면에 남아 있지 않을 경우에도, 이 보이드 Ｂ는 유전체 분리 웨이퍼의 열적 열하를 야기시킬 수 있다.
제3 문제에 대해 설명한다. 상기 형태의 종래 유전체 분리 웨이퍼 제조 방법에 따르면, 적층된 유전체 분리 웨이퍼의 최종 처리에서, 활성층을 가진 웨이퍼 표면(10)은 갈아지고 이 갈아진 표면은 유전체 분리 산화막(14)에 의해 유전체 분리되어 있는 유전체 분리 실리콘 섬(10A)이 나타날 때까지 알카리성 연마재에 의해 연마된다.
도 12는 유전체 분리 웨이퍼 표면의 연마량과 이웃하는 유전체 분리 실리콘 섬들 사이의 거리 사이의 관계를 도시한다. 도 13은 종래 수단에 따른 연마량을 최소화하여 제조된 유전체 분리 웨이퍼의 요부에 대한 확대 단면도이다. 도 14는 종래 수단에 따른 연마량을 최대화하여 제조된 유전체 분리 웨이퍼의 요부에 대한 확대 단면도이다.
도 12에서, D는 유전체 분리용 홈의 총 깊이(약 70㎛)이고, L1은 유전체 분리 실리콘 섬(10A)의 연마량이며, L2는 유전체 분리 실리콘 섬(10A)의 연마 후 잔여량이고, W는 유전체 분리 실리콘 섬(10A) 하나와 다른 하나 사이의 거리이다. 유전체 분리용 홈 측면의 각도 θ는 54.7°이다.
도 14에 도시된 바와 같이, 활성 표면 웨이퍼(10)의 유전체 분리용 홈(13)의 맨아래 부분은 표면이 연마될 때 연마되기 때문에, 연마량 L1이 클수록 유전체 분리 섬(10A) 사이의 거리 W는 길어진다. 반면, 연마량 L1이 작을수록 거리 W는 짧아진다.
이 관계에서, 활성층 웨이퍼(10)의 표면을 실제로 연마할 때, 유전체 분리 섬(10A) 사이에 노출된 고온 폴리실리콘층(16) 표면의 단면 형태는 다양해진다.
즉, 연마량 L1이, 예를 들면, 약 10 ㎛로 작을 때, 거리 W는 좁아지고, 그 노출 부분, 즉, 유전체 분리 산화막(14)의 V 형태 홈은 커지고 고온 폴리실리콘층에 대한 경계에 융기(16b)가 형성된다(도 13 참조). 또한, 연마량 L1이, 예를 들면, 25 ㎛로 증가하면, 거리 W는 길어지고, 만입(16a)이 이 모서리를 따라 형성된다(도 14참조).
일반적으로, 연마량 L1이 감소되면, 디바이스가 제조될 수 있는 유전체 분리 실리콘 섬(10A)의 표면적은 그 양만큼 증대된다. 그러나, 한편으로는, 연마량 L1을 작게 하면, 자동기록침 프로파일 측정기(stylo-profilometer)에 의해 측정된 최대값과 최소값 간의 차의 절대값인 약 0.3 ㎛의 융기(16b)가 생성된다. 결국, 예를 들면, 디바이스 제조 처리의 콘택트 노출 동안에, 웨이퍼 표면을 덮는 마스크(도면에 도시되지 않음)가 손상될 수 있고, 융기(16b) 근처의 포토레지스트는 남게 되기 쉽다. 그리고, 결함성 패턴, 해상도 저하, 마스크의 분리 등과 같은 문제가 발생하기 쉽다.
한편, 연마량 L1이 커지면, 활성층 웨이퍼(10) 표면 위에 이 표면을 형성하는 여러 층(10A, 14, 16)의 연마 속도 차이로 인한 만입(16a)이 생성된다. 구체적으로, 상기한 경계에서는, 유전체 분리 실리콘 섬(10A)과 유전체 분리 산화막(14)에 비교하면, 식각 진행 속도가 빨라지고 자동기록침 프로파일측정기로 측정한 최대값과 최소값 사이의 차의 절대값인 약 0.3 ㎛의 만입이 생성된다.
이 형태의 깊은 단차가 형성되면, 제품 출하 후, 사용자가 포토리소그래피 공정으로 디바이스를 제조할 때, 예를 들면, 레지스트를 웨이퍼 표면에 균일하게 도포하는 것을 방해하고 회로 단선이나 해상도 저하의 문제를 야기시킨다. 또한, 노광 후에 레지스트막을 제거할 때, 막의 일부가 웨이퍼 표면에 남을 수 있다. 또한, 그 외의 처리에서도 만입(16a)은 오염 물질을 흡수하는 곳이 된다. 또한, 만입(16a)에 의해 흡수된 오염 물질은 만입(16a)의 폭이 좁기 때문에 정상적으로는 쉽게 제거될 수 없다.
본 발명의 제1실시예의 목적은 유전체 분리 실리콘 섬 상의 디바이스 제작 면적을 확장할 수 있는 유전체 분리 웨이퍼를 제공하여 제1문제를 해결하는 것이다. 제1실시예의 목적은 또한 디바이스 제작 면적을 확장할 수 있는 유전체 분리 웨이퍼에 대한 제조 방법을 제공하는 것이다.
본 발명의 제1실시예의 제1형태에서, 그 표면에 유전체 분리 산화막(oxide film)에 의해 상호 정의된 복수의 유전체 분리 실리콘 섬(silicon islands)을 구비하는 유전체 분리 웨이퍼(dielectrically separated wafer)에 있어서, 상기 유전체 분리 실리콘 섬은 상기 섬 맨아래에 형성된 고농도 불순물층(impurity layer), 및 고농도 불순물층에 적층된(laminated) 동일한 도전형(conductivity)을 가진 저농도 불순물층을 포함한다.
본 발명의 제1실시예에 예시된 대로 유전체 분리 섬이 N+ 위의 N 구조 또는 P+ 위의 P 구조를 가지는 방법에 있어서, 동일한 도전형의 도판트는 열확산 또는 이온 주입에 의해 차등적인 농도가 주어진다.
또한 유전체 분리 웨이퍼는 지지 기판용 웨이퍼가 얇은 폴리실리콘층을 구비한 유전체 분리 웨이퍼의 밑면에 적층된 웨이퍼일 수도 있다.
고농도 불순물층의 두께는 예를 들면 1~10 ㎛이지만, 제조될 디바이스에 따라 편리하게 결정될 수 있다.
본 발명의 제1실시예의 제2형태는 실리콘 웨이퍼 표면 아래의 규정된 깊이 범위에 일 도전형의 불순물을 고농도로 포함하는 고농도 불순물층 및 상기 고농도 불순물층보다 더 깊은 곳에 동일한 도전형의 불순물을 저농도로 포함하는 저농도 불순물층을 형성하는 단계, 및 상기 실리콘 웨이퍼 표면에 상기 고농도 불순물층보다 깊이 유전체 분리용 홈(grooves)을 형성하는 단계, 및 상기 실리콘 웨이퍼 및 유전체 분리용 홈의 표면 각각에 유전체 분리 산화막을 형성하는 단계, 및 상기 유전체 분리 산화막에 폴리실리콘층(polysilicon layer)을 적층하는 단계, 및 밑면으로부터 상기 실리콘 웨이퍼를 연마하여 연마된 표면에 상기 유전체 분리 산화막에 의해 분리된 복수의 유전체 분리 실리콘 섬을 구현하는 단계를 포함하되, 여기서, 상기 고농도 불순물층은 상기 유전체 분리 실리콘 섬의 맨아래에 형성되고 상기 저농도 불순물층은 상기 고농도 불순물층 위에 형성되는 것을 특징으로 하는 유전체 분리 웨이퍼 제조 방법이다.
폴리실리콘층을 성장시키는 방법으로서, 고온 CVD 방법을 사용할 수 있다. 이 방법에 있어서, 실리콘을 포함하는 원료 가스는 캐리어 가스(H2가스 등)와 함께 반응 퍼니스(reactive furnace)로 도입되고, 고온으로 가열된 실리콘 웨이퍼 위에 원료 가스의 열분해 또는 환원에 의해 실리콘을 석출시킨다. 일반적으로, SiCl4, SiHCl3등이 실리콘을 포함하는 화합물로서 사용된다.
반응 퍼니스에서, 돔 형태 석영 종형 용기로서, 실리콘 웨이퍼가 장착되어 있는 서셉터(susceptor)가 회전하는 동안 가스가 도입되고 고주파에 의해 가열되는 팬케이크형 퍼니스도 있다. 이 외에도, 실리콘 웨이퍼는 석영 용기에 내장된 6각면 서셉터의 각 표면에 적재되고, 이어서, 예를 들면, 도입된 가스 또는 적외선 등에 의해 가열되는 동안 이 서셉터가 회전하는 실린더(배럴)형 퍼니스를 사용하는 것도 가능하다.
폴리실리콘을 성장시키는 온도는 퍼니스의 가열 방법에 따라 다르다. 이중 가장 널리 사용되는 팬케이크형 퍼니스에서는 1200~1290℃가 양호하고, 특히 1230~1280℃가 가장 양호하다. 1200℃ 미만에서는 실리콘 웨이퍼가 쉽게 금이 가는 불편함이 있고, 1290℃ 초과에서는 슬립(slip)이 생성되어 실리콘 웨이퍼에 금이 가는 불편함이 있다.
폴리실리콘층의 두께는, 비등방성 식각에 의해 달성된 깊이의 두세배에 대해, 남겨질 폴리실리콘층의 두께가 더해진 두께이다. 폴리실리콘층의 두께가 비등방성 식각에 의해 생성된 깊이의 2배 이하에서는, 비등방성 식각에 의해 생성된 홈이 충분히 덮이지 않을 수 있다. 한편, 세배 이상에서는 불필요하게 두꺼울 수 있다.
비등방성 식각에 대해서는 KOH(IPA/KOH/H2O), KOH(KOH H2O), (KOH(히드라진/KOH/H2O)과 같은 알카리성 식각제를 사용할 수 있다. 비등방성 식각에 대한 통상의 조건이 적용될 수 있다.
또한, 웨이퍼 표면에 음의 레지스트막에 비등방성 식각용의 윈도우를 형성하는 각 단계에 대해 일반적으로 적용되는 조건을 사용할 수 있다.
규정된 도전형 형태(N형 또는 P형)의 도판트를 열적으로 확산시키는 주지의 열확산 방법을 사용할 수 있다. 즉, 열적 확산 퍼니스를 사용하여, PH3, SＢ2O3, ＢＢr3와 같은 가스를 공급하는 동안 퍼니스 온도는 적정 범위 600~1250℃를 유지한다.
구체적으로, 예를 들면, 웨이퍼 전체에 저농도의 도판트를 포함한 실리콘 웨이퍼의 표면에, 이와 동일한 도전형의 인 이온 등의 N형 도편트 또는 보론 등의 P형 도펀트를 열확산한다. 그리하여, 실리콘 섬 형성 영역에 N+ 위의 N구조 또는 P+ 위의 P구조가 적층 형성된다.
또한, 이온 주입도 사용될 수 있다. 즉, 이온 주입 장치를 사용하여, 동일한 도전형의 도판트(불순물)가 가스상으로 하여 이온화되어 전계에 의해 가속되어 실리콘 웨이퍼 표면으로 도핑된다.
도판트는 비등방성 식각에 의해 유전체 분리용 홈을 형성하기 전에 실리콘 웨이퍼에 도핑될 수 있다. 예를 들면, 실리콘 웨이퍼를 마스크 산화막(또는 질화막)으로 도포하는 단계 이전에 도핑될 수 있다.
또한, 실리콘 웨이퍼 표면에 형성된 유전체 분리용 홈의 깊이는 고농도 불순물층보다 깊어야 하고 저농도 불순물층과 같아야 한다.
본 발명의 제2실시예의 목적은 폴리실리콘층 표면에 오목한 곳을 노출시키지 않고 폴리실리콘층과 유전체 분리 산화층 사이의 경계로부터 보이드를 제거하는 유전체 분리 웨이퍼를 제공하는 것이다.
또한 본 발명의 제2실시예의 또다른 목적은 유전체 분리 산화막과 폴리실리콘층 사이의 경계에 보이드를 형성하지 않는 유전체 분리 웨이퍼 제조 방법을 제공하는 것이다.
본 발명의 제1 형태는 폴리실리콘층 및 상기 폴리실리콘층 표면에 형성된 유전체 분리 산화막에 의해 상호 분리된 복수의 폴리실리콘 섬을 구비한 유전체 분리 웨이퍼에 있어서, 상기 폴리실리콘층은 상기 유전체 분리 산화막과의 경계에 저온 CVD 방법에 의해 성장시킨 시드 폴리실리콘층(seed polysilicon layer)을 구비하는 것을 특징으로 하는 유전체 분리 웨이퍼이다.
얇게된 폴리실리콘층을 가진 지지 기판 이외에도 유전체 분리 웨이퍼는 얇게된 폴리실리콘층을 가진 유전체 분리 웨이퍼의 밑면에 적층된 지지 기판을 가질 수 있다.
본 발명의 제2 형태는 실리콘 웨이퍼 표면에 유전체 분리용 홈을 형성하고, 상기 유전체 분리용 홈 표면을 포함하는 상기 실리콘 웨이퍼 표면에 유전체 분리 산화막을 형성하며, 상기 유전체 분리 산화막 표면에 폴리실리콘층을 성장시키고, 연마된 표면 위에 상기 유전체 분리 산화막에 의해 분리된 복수의 유전체 분리 섬을 제공하기 위해 밑면으로부터 상기 실리콘 웨이퍼를 연마하되, 상기 유전체 분리 산화막 표면에 저온 CVD 방법에 의해 미리 시드 폴리실리콘층을 성장시키고, 이어서, 고온 CVD 방법을 사용하여 상기 시드 폴리실리콘층 표면에 상기 폴리실리콘층을 성장시키는 유전체 분리 웨이퍼 제조 방법이다.
폴리실리콘층을 성장시키는 방법으로서, 고온 CVD 방법이 사용될 수 있다. 이 방법에서, 실리콘을 포함하는 원료 가스는 캐리어 가스(H2가스 등)와 함께 반응 퍼니스에 도입되고, 고온으로 가열된 실리콘 웨이퍼 위에 원료 가스의 열분해 또는 환원에 의해 실리콘을 석출시킨다. 일반적으로, SiCl4, SiHCl3등이 실리콘을 포함하는 화합물로서 사용된다.
반응 퍼니스에서, 돔 형태 석영 종형 용기로서, 실리콘 웨이퍼가 장착되어 있는 서셉터(susceptor)가 회전하는 동안 가스가 도입되고 고주파에 의해 가열되는 팬케이크형 퍼니스도 있다. 이 외에도, 실리콘 웨이퍼는 석영 용기에 내장된 6각면 서셉터의 각 표면에 적재되고, 이어서, 예를 들면, 도입된 가스 또는 적외선 등에 의해 가열되는 동안 이 서셉터가 회전하는 실린더(배럴)형 퍼니스를 사용하는 것도 가능하다.
폴리실리콘을 성장시키는 온도는 퍼니스의 가열 방법에 따라 다르다. 이중 가장 널리 사용되는 팬케이크형 퍼니스에서는 1200~1290℃가 양호하고, 특히 1230~1280℃가 가장 양호하다. 1200℃ 미만에서는 실리콘 웨이퍼가 쉽게 금이 가는 불편함이 있고, 1290℃ 초과에서는 슬립(slip)이 생성되어 실리콘 웨이퍼에 금이 가는 불편함이 있다.
폴리실리콘층의 두께는, 비등방성 식각에 의해 달성된 깊이의 두세배에 대해, 남겨질 폴리실리콘층의 두께가 더해진 두께이다. 폴리실리콘층의 두께가 비등방성 식각에 의해 생성된 깊이의 2배 이하에서는, 비등방성 식각에 의해 생성된 홈이 충분히 덮이지 않을 수 있다. 한편, 세배 이상에서는 불필요하게 두꺼울 수 있다.
시드 폴리실리콘층을 성장시키는 방법으로서, 대기압 또는 그 이하 압력에서의 저온 CVD 방법이 사용된다. 이 방법에서, 고온 CVD 방법에서와 같이, 실리콘을 포함하는 원료 가스는 캐리어 가스(H2등)와 함께 반응 퍼니스로 도입되고, 고온으로 가열된 실리콘 웨이퍼에 원료 가스의 열분해 또는 환원에 의해 실리콘을 석출시킨다. 일반적으로 SiCl4, SiHCl3등이 실리콘을 포함하는 화합물로서 사용된다. 반응 퍼니스에는, 돔 형태 석영 종 용기 내에, 실리콘 웨이퍼가 장착된 서셉터를 회전시키는 동안 가스가 도입되고 고주파에 의해 가열되는 팬케이크형 퍼니스도 있다. 이 외에도, 석영 종 용기의 외부로부터 저항 가열되는 수평 반응 퍼니스, 또는 석영관이 횡으로 놓이고 실리콘 웨이퍼가 놓인 보드가 상기 관 내에 놓이며 가스가 도입되는 동안 튜브 외부로부터 저항 가열되는 수직 반응 퍼니스가 있다.
시드 폴리실리콘의 성장 온도는 양호하게는 540~670℃이고, 가장 양호하게는 570~650℃이다. 540℃ 미만에서는 반응이 느리고, 반면 670℃ 초과에서는 결정 입자가 너무 커지는 불편함이 있다.
시드 폴리실리콘층의 성장 도중의 압력은 양호하게는 10 Pa~대기압이고, 가장 양호하게는 30 Pa~대기압이다. 10 Pa 아래에서는 성장이 느리고 대기압을 초과하면 두께가 고르지 않게 된다.
시드 폴리실리콘층의 두께는 양호하게는 50~5000㎚이고, 가장 양호하게는 100~3000㎚이다. 50㎚ 미만에서는 고온 폴리실리콘 표면을 적층할 때 폴리실리콘의 식각 반응으로 인해 이 시드 폴리실리콘층의 일부가 소실되어 구멍이 생성될 수 있다. 5000㎚를 초과하면 불필요하게 두꺼워질 수 있다.
비등방성 식각을 위해, KOH(IPA/KOH/H2O), KOH(KOH H2O), KOH(히드라진/KOH/H2O)와 같은 알카리성 식각제를 사용할 수 있다. 비등방성 식각에 대한 통상의 조건이 적용될 수 있다.
또한, 웨이퍼 표면의 음의 레지스트 위에 등방성 식각의 윈도우 형성하는 단계에 대해 일반적으로 적용된 조건을 사용할 수 있다.
본 발명에 따르면, 상대적으로 얇은 시드 폴리실리콘층은 유전체 분리 산화막의 표면에 저온 CVD 방법에 의해 성장되고 이어서, 폴리실리콘층이 고온 CVD 방법에 의해 이 시드 폴리실리콘층 위에 성장된다.
결정의 입자 지름은 고온 CVD 방법에 의해 성장될 때보다 폴리실리콘이 저온 CVD 방법에 의해 성장될 때 작다. 결국, 유전체 분리 산화막의 표면에 입자 또는 결함이 있어도, 시드 폴리실리콘에 의해 점진적으로 덮여질 것이고 이는 좋은 코팅 특성을 가진다. 그러므로, 시드 폴리실리콘층 표면의 평탄함은 증가된다.
그리고, 이어서, 폴리실리콘이 이 매우 평탄한 표면에 고온 CVD 방법에 의해 성장될 때, 종래의 큰 폴리실리콘 코어의 성장과는 다르게 성장한다. 즉, 이 유전체 분리 산화막 전체 표면에 대해 폴리실리콘이 적절하고 균일한 두께로 성장한다. 그리하여, 유전체 분리 산화막과 폴리실리콘층 사이에 형성되는 보이드가 저감될 수 있다.
그렇게 하여, 유전체 분리 웨이퍼 표면에 노출된 폴리실리콘층 표면의 오목함과 보이드가 제거될 수 있고, 유전체 분리 웨이퍼의 폴리실리콘층과 유전체 분리 산화막 사이의 경계에서 갭이 제거될 수 있다.
본 발명의 제3실시예의 목적은 유전체 분리 웨이퍼에서의 유전체 분리 실리콘 섬 사이의 표면을 평탄하게 할 수 있는 유전체 분리 웨이퍼 및 그 제조 방법을 제공하는 것이다.
제3실시예는 웨이퍼 표면에 비해 비교적 큰 표면 면적을 구비한 유전체 분리 실리콘 섬의 구현, 콘택트 노출 처리에서 마스크에 대한 손상 방지, 유전체 분리 실리콘 섬 사이에 오염 물질 부착 방지, 웨이퍼 표면에 레지스트의 균일한 도포의 구현, 웨이퍼 표면에 레지스트 잔여 방지를 동시에 구현할 수 있는 유전체 분리 웨이퍼 및 그 제조 방법이다.
본 발명의 제3실시예의 제1형태는 웨이퍼 표면에 유전체 분리 산화막에 의해 절연 분리된 복수의 유전체 분리 실리콘 섬을 구비하되, 유전체 분리 실리콘 섬과 다른 이웃 유전체 분리 실리콘 섬 사이의 표면이 평탄하게 형성되는 유전체 분리 웨이퍼이다.
일반적으로, 유전체 분리 실리콘 섬은 폴리실리콘층을 기반으로 사용하여 형성된다. 이 폴리실리콘층은 CVD 방법에 의해 형성된다. CVD 방법에서, 실리콘을 포함하는 소스 가스(원료 가스)는 희석 가스(일반적으로, N2가스)와 함께 반응 퍼니스로 도입되고, 고온으로 가열된 실리콘 웨이퍼에 원료 가스의 열분해 또는 환원에 의해 실리콘을 석출시킨다. 실리콘을 포함하는 화합물은 예를 들면 SiH4, SiH2Cl2는 물론 SiHCl3, SiCl4을 포함한다. 또한, CVD 방법은 예를 들면, 1200~1300℃의 고온 CVD 방법과 550~700℃의 저온 CVD 방법을 포함한다.
반응 퍼니스는 예를 들면 가스가 공급되는 동안 횡측의 석영관 내에 고정된 보드 위의 실리콘 웨이퍼를 유도 가열하는 팬케이크형 퍼니스를 포함한다. 또한, 범종형의 석영 종 용기 내에, 실리콘 웨이퍼를 적재시킨 수직형 석영(SiC) 보드를 회전시키고 가스를 도입하여 저항 가열하는 수직형 퍼니스도 있다.
여기에서, 유전체 분리 실리콘 섬 사이의 표면의 평탄화는 자동기록침 형태 단층 측정기를 사용할 때 최대 측정값과 최소 측정값 간의 차이의 절대값이 0.2㎛ 보다 작음을 의미한다. 그러나, 유전체 분리 실리콘 웨이퍼 표면의 연마량이 유전체 분리 실리콘 섬 사이의 웨이퍼 표면을 평탄하게 할 수 있다면, 이는 특정적으로 한정되지는 않는다. 또한, 평탄화에 대해 필요한 연마량은 폴리실리콘층의 부식 내성 및 유전체 분리 절연막의 두께와 같은 연마 조건에 따라 다르다.
제3실시예의 제2형태는 유전체 분리 실리콘 섬 사이 표면의 평탄도가 자동기록침 형태 단층 측정기를 사용할 때 최대 측정값과 최소 측정값 간의 차이의 절대값이 0.2㎛ 보다 작은 유전체 분리 실리콘 웨이퍼이다.
차이의 절대값이 0.2㎛ 보다 클 때, 표면의 비균일함, 콘택트 노출 중 마스크에 대한 손상, 레지스트 부착, 해상도 저하, 레지스트 잔재, 오염과 같은 불편함을 발생시킨다. 이는 본 발명의 제4형태로 귀결된다.
제3실시예의 제3형태는 실리콘 웨이퍼 표면을 비등방성 식각(anisotropic etching)에 의해 유전체 분리용 홈을 형성하는 단계, 및 상기 유전체 분리용 홈을 포함하는 상기 실리콘 웨이퍼 표면에 유전체 분리 절연막을 코팅하는 단계, 및 고온 CVD 방법에 의해 폴리실리콘층을 상기 유전체 분리 절연막에 적층하고, 상기 폴리실리콘층이 놓인 면과 반대의 상기 실리콘 웨이퍼면의 실리콘 표면을 분리 연마하여 유전체 분리 절연막에 의해 절연 분리된 복수의 유전체 분리 실리콘 섬을 제공하는 단계를 포함하되, 여기에서, 상기 적층된 폴리실리콘층의 내부식도(corrsion resistance), 상기 유전체 분리 절연막의 두께, 상기 유전체 분리용 홈을 형성하는 식각 깊이, 이웃 유전체 분리 실리콘 섬 사이의 거리에 따라, 하나의 유전체 분리 실리콘 섬과 이웃하는 유전체 분리 실리콘 섬 사이의 표면은 상기 실리콘 표면의 분리 연마 조건을 변화시켜 평탄화되는 유전체 분리 웨이퍼 제조 방법이다.
여기에서, 폴리실리콘층의 부식 내성은 소스 가스의 형태, 고온 CVD 방법과 저온 CVD 방법의 선택, 입자 지름, 폴리실리콘층의 성장 속도에 관련된다.
또한, 유전체 분리 절연막의 두께는 디바이스의 요구된 내압성에 의해 결정된다. 통상적인 두께는 0.7~3.0㎛이다. 0.7㎛ 미만에서는 고압 방식 기판으로서 가능한 것이 거의 없다. 또한, 3.0㎛ 초과에서는 제조 특성을 악화시키고 심각하게 벗어나게 하는 문제가 있다. 또한, 잘못 배치된 피트가 잘 생성된다.
또한, 유전체 분리용 홈을 형성하는 식각 깊이는 생성될 소자의 내압성 요건에 의해 결정되는데, 광 소자에 대해서는 광의 감쇠 깊이이다. 깊이는 예를 들면 10~70㎛이다.
이웃 유전체 분리 실리콘 섬 사이의 거리는 처리의 정밀도와 함께 칩 크기 및 회로 요건에 의해 결정되고 예를 들면 0~40㎛이다. 0㎛ 거리는 실리콘 섬이 유전체 분리 산화막에 의해서만 서로 유전체 분리될 때의 경우이다.
실리콘 표면의 분리 연마에 대한 조건의 예는, 유전체 분리 웨이퍼 표면을 연마하기 위해 사용된 연마재의 조건이다. 연마재로서, 예를 들면 20~100㎚의 평균 입자 지름인 2~5wt.% 연마 입자가 더해진 알카리성 식각제를 사용할 수 있다. 양호하게는 연마재는 9~11 pH 이다.
폴리실리콘층을 형성하는 방법으로서, 예를 들면, 저압 CVD 방법 및 대기압 CVD 방법이 사용된다. 저압 CVD 방법에 의해 막을 성장시키는 동안 압력은 10~80 Pa이다.
제3실시예의 제4형태는 유전체 분리 실리콘 섬 사이의 표면 평탄도가 자동기록침 프로파일 측정기로 측정할 때 최대값과 최소값 차의 절대값이 0.2㎛인 유전체 분리 웨이퍼이다.
본 발명에 따르면, 유전체 분리 웨이퍼의 표면은 유전체 분리 실리콘 섬과 다른 유전체 분리 실리콘 섬 사이에 융기 또는 만입 없이 평탄한 표면이 되도록 필요한 만큼만 연마된다.
결국, 웨이퍼 표면적에 비해 상대적으로 큰 표면적을 구비한 유전체 분리 섬을 구현할 수 있다. 또한, 동시에 디바이스 제조에 있어서 콘택트 노출 처리 중에 레지스트막 손상을 방지하고, 유전체 분리 섬 사이에 오염 물질이 부착되지 않게 하며, 웨이퍼 표면에 레지스트막이 균일하게 도포되도록 하고, 레지스트막 제거시에 웨이퍼 표면에 이 막이 남는 것을 방지한다.
특히, 본 발명의 제2 및 제4 형태에서는, 유전체 분리 실리콘 섬 사이의 표면의 평탄도는 자동기록침 프로파일 측정기로 측정할 때 최대값과 최소값 차의 절대값이 0.2㎛이다.
또한, 본 발명의 제3형태에서, 실리콘 표면의 분리 연마와 유전체 분리 섬 사이 표면의 평탄화 조건은 폴리실리콘층의 부식 내성, 유전체 분리 절연막의 두께, 식각 깊이, 이웃 유전체 분리 실리콘 섬 사이의 거리에 의존한다.
도 1은 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼를 도시하는 단면도.
도 2A 내지 2F는 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼의 제조 처리 일부를 설명하기 위한 단면도.
도 3A 내지 3F는 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼의 제조 처리 일부를 설명하기 위한 단면도.
도 4A 내지 4E는 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼의 제조 처리 일부를 설명하기 위한 단면도.
도 5A 내지 5F는 본 발명의 또다른 실시예에 따른 유전체 분리 웨이퍼의 제조 처리 일부를 설명하기 위한 단면도.
도 6은 본 발명의 실시예에 따른 시드 폴리실리콘층 상의 고온 폴리실리콘층의 성장 처리를 도시하는 도면.
도 7A 내지 7J는 본 발명의 실시예에 따른 유전체 분리 웨이퍼 제조 처리를 도시하는 도면.
도 8은 실리콘 웨이퍼의 전체 표면에 대한 비등방성 식각 패턴을 도시하는 도면.
도 9는 실리콘 웨이퍼 표면 일부에 대한 비등방성 식각 패턴을 도시하는 ㄴ도면.
도 10A 내지 10J는 본 발명의 일실시예에 따른 유전체 분리 웨이퍼의 제조 처리를 도시하는 도면.
도 11은 본 발명의 일실시예에 따른 유전체 분리 웨이퍼의 요부의 확대 단면도.
도 12는 유전체 분리 웨이퍼 표면 연마량과 유전체 분리 실리콘 섬 사이의 거리 사이의 관계를 도시하는 도면.
도 13은 종래 수단에 따른 연마량을 최소화하여 제조된 유전체 분리 웨이퍼의 요부의 단면도.
도 14는 종래 수단에 따른 연마량을 최대화하여 제조된 유전체 분리 웨이퍼의 요부의 확대 단면도.
도 15A 내지 15J는 종래 유전체 분리 웨이퍼 제조 처리에 따른 제조 단계를 설명하는 단면도.
도 16은 종래 유전체 분리 웨이퍼의 요부의 확대 단면도.
도 17은 종래 수단에 따른 폴리실리콘층의 성장 처리를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 실리콘 웨이퍼
14 : 유전체 분리 산화막
15 : 시드 폴리실리콘층
16 : 폴리실리콘층
30 : 유전체 분리 실리콘 섬
30a : 고농도 불순물층
제1실시예
아래에, 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼(dielectrically separated wafer) 및 그 제조 방법이 설명될 것이다. 또한, 여기에서, 발명이 속하는 기술분야 및 그 분야의 종래기술에서 설명된 적층된(laminated) 유전체 분리 웨이퍼가 예로서 설명될 것이다. 그러므로, 동일 부분은 동일 참조 번호로써 표시된다.
도 1에 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼의 필요 소자에 대한 확대 단면도가 도시된다. 도 2 내지 도 4는 본 발명의 제1실시예에 따른 유전체 분리 웨이퍼의 제조 단계를 설명하는 단면도이다.
먼저, 웨이퍼의 활성 표면(active surface) 역할을 할 표면이 있는 실리콘 웨이퍼(silicon wafer)(10)가 제조되어 마련된다(도 2A). 표면 배향성(surface orientation)은 (100)으로 표시된다. 또한, 전체 실리콘 웨이퍼(10)는 인이 저농도로 도핑된다. 물론, P형 웨이퍼도 사용될 수 있다. 또한, 이 실리콘 웨이퍼(10)는 세척된다(도 2B).
다음, 이 실리콘 웨이퍼는 열 확산 퍼니스(thermal diffusion furnace)에 넣어지고, 가스(PH3)가 공급되는 동안 퍼니스의 온도는 600~1200℃까지 증가한다. 그리하여, 실리콘 웨이퍼(10)의 표면 아래 규정된 깊이까지 인이 열적으로 확산되고, 그 표면 부분은 인이 많은(N+형) 고농도 불순물층(30a)이 된다(도 2C). 이 고농도 불순물층의 깊이(Xj)는 1~5㎛이다. 또한, 저항율(ρs)은 5~20Ω이다. 또한, 규정된 두께의 열 산화막(thermal oxide film)(SiOX)이 이 고농도 불순물층(30a)의 표면에 형성된다.
그 다음, 이 실리콘 웨이퍼(10)는 희석 HF 용액으로 세척되고 열 산화막은 제거된다(도 2D).
이어서, 실리콘 웨이퍼(10)의 표면에, 예를 들면, 두께 1 ㎛인 마스크 산화막(mask oxide film)(11)이 형성된다(도 2E). 마스크 산화막(11) 대신에, CVD 반응에 의해 질화막(nitride film)(SiNX)을 성장시키는 것도 가능하다.
그 다음, 공지된 포토리소그래피(photolithofraphy) 기술을 사용하여, 마스크 산화막(11)이 포토레지스트(photoresist)(12)로 덮인다. 또한, 이 포토레지스트 위에 규정된 도판트(dopant)를 가진 윈도우(12a)가 형성된다.
이 윈도우(12a)를 통해, 동일 패턴을 가진 윈도우(11A)가 산화막(11)에 형성되고 실리콘 웨이퍼(10)의 표면 일부가 노출된다(도 3A).
그 다음, 포토레지스트(12)가 제거된다(도 3B). 추가로, 이 웨이퍼 표면이 세척된다.
또한, 마스크 역할을 하는 이 산화막(11)을 가진 이 실리콘 웨이퍼(10)는 비등방성 식각제(IPA/KOH/H2O)에 규정된 시간 동안 담가진다. 결국, 실리콘 웨이퍼의 표면에 규정 패턴을 가진 오목한 곳(concavity)(피트(pit))가 형성된다. 즉, 웨이퍼 표면에 비등방성 식각이 수행되고, V 형태 단면을 가진 유전체 분리용 홈이 형성된다(도 3C). 이 시점에서, 유전체 분리용 홈(13)은 실리콘 웨이퍼(10) 표면의 고농도 불순물층(30a)을 여러 부분으로 분할하고, 또한, 각 유전체 분리용 홈(13) 맨아래는 고농도 불순물층(30a)보다 낮은 표면에 놓이며, 저농도 불순물을 포함하는 실리콘 웨이퍼(10) 일부에 닿는다.
이어서, 마스크 산화막(11)은 희석 HF 용액에 의해 세척 제거된다(도 3D).
그 다음, 웨이퍼 표면(밑면을 포함함)에 열 산화 처리에 의해 유전체 분리 산화막(14)이 형성된다(도 3E).
이 때 유전체 분리용 홈(13)의 표면에도 유전체 분리 산화막(14)이 형성된다. 추가로, 웨이퍼 표면이 세척된다.
그 다음, 이 실리콘 웨이퍼(10)의 표면에 그 표면의 유전체 분리 산화막(14)이 규정된 두께로 시드 폴리실리콘층(seed polysilicon layer)(15)으로 덮인다(도 3F). 덮인 후에 이 표면은 세척된다.
그 다음, 고온 CVD 방법에 의해 약 1200~1300℃에서 이 시드 폴리실리콘층(15)의 표면 위에 고온 폴리실리콘층(16)이 두껍게 형성된다(도 4A). 그리고나서, 웨이퍼 주변 부분이 깎이고 필요한 만큼 웨이퍼의 밑면이 평탄해진다.
그 다음, 웨이퍼 표면의 고온 폴리실리콘층(16)은 약 10~80㎛ 두께로 연마된다. 추가로, 이어서, 1~5㎛ 두께를 가지는 저온 폴리실리콘층(17)은 550~700℃ 사이의 저온 CVD 방법에 의해 웨이퍼 표면에 형성되고, 적층된 표면에 거울성을 부여하는 재료로 저온 폴리실리콘층(17) 표면을 연마한다(도 4B).
그동안, 지지 기판용 웨이퍼(support substrate wafer) 역할을 할 실리콘 웨이퍼(20)의 거울 표면이 마련된다(도 4C). 그 다음, 실리콘 웨이퍼(10) 및 실리콘 웨이퍼(20)의 활성층 거울 표면은 접촉하여 적층된다(도 4D). 적층된 웨이퍼의 적층 세기는 열처리에 의해 증가된다.
그 다음, 도 4E에 도시된 대로, 웨이퍼 활성층의 주변 부분은 깎이고 웨이퍼 표면의 활성층은 연마된다. 또한, 웨이퍼의 활성 표면은 유전체 분리 산화막(14)이 외부로 노출될 때까지 연마되고 유전체 분리 산화막(14)에 의해 한정된 유전체 분리 섬(30)은 고온 폴리실리콘층(16) 표면에 구현된다.
제조된 유전체 분리 섬(30)은 섬의 맨아래에 형성된 고농도 불순물층상에 적층된 실리콘 섬으로, 그 섬에는 층 30a와 동일한 도전형(N형)의 도판트를 포함하는 저농도 불순물층(30b)이 있다.
그리하여, 디바이스 제조 도중에 유전체 분리 실리콘 섬(30)의 표면이 패턴화될 때, 고농도 불순물층이 도출되는 것을 피하기 위한 종래 기술의 마스킹을 할 필요가 없어진다. 결국, 유전체 분리 실리콘 섬(30)에서 디바이스의 제작 면적을 확대할 수 있게되어, 유전체 분리 웨이퍼를 효과적으로 사용할 수 있게 한다.
또한, 인 P를 N형 실리콘 웨이퍼에 도핑하는 경우가 설명되었지만, 가스로서 안티몬 SＢ 사용 SＢ203을 도핑하는 경우는 확산 온도가 1200~1250°이고 10~30Ω의 저항율을 가진다. 두가지 경우에 두께는 모두 1~5㎛이다. 저항율은 산화막(4)을 제거한 후에 탐침으로 측정할 수 있고, 두께는 구멍을 메우고 식각 부분을 착색한 후에 광학 현미경을 써서 측정할 수 있다.
도 5는 고농도층의 형성에 이온 주입이 사용되는 경우를 도시한다. 이 도면은 열 확산 방법(도 2)을 대체하는 단계만을 도시한다.
즉, 먼저, 쓰루 산화막(101)이 세척 연마된 실리콘 웨이퍼(10)의 표면에 형성된다(도 5Ｂ). 그 두께는 10~20㎚이다.
추가로, N형의 경우에 As, SＢ, P를, P형의 경우에 Ｂ(Ｂ2H6)가 규정된 고전압으로 이온 주입된다(도 5C). 농도는 비소가 20~200 keV에서 1015~1017㎝-2, 안티몬 및 인은 20~200 keV에서 1013~1015㎝-2, 붕소가 20~200 keV에서 1012~1014㎝-2이다. 결국, 규정된 도판트는 실리콘 웨이퍼 표면 아래로 규정 깊이 범위에 주입된다. 이는 고농도층(30a)이 된다.
다음, 표면 산화막은 희석 HF 용액 등으로 제거된다(도 5D).
또한, 예를 들면, 1㎛ 두께의 마스크 산화막(11)이 열 산화에 의해 실리콘 웨이퍼(10)에 형성된다(도 5E).
이어서, 포토리소그래피 단계에서 포토레지스트(12)에 의해 마스크 산화막(11)의 패턴화가 수행되고, 제1실시예에서와 같이 V형태 홈이 형성된다. 이후 단계는 제1실시예와 같으므로 설명은 생략한다.
본 발명에 따르면, 실리콘 섬은, 고농도층과 같은 도전성의 도판트를 포함하는 저농도 불순물층이섬들의 바닦에 형성된 고농도 불순물층 상에 적층되는 유전체 분리 실리콘 섬들이기 때문에, 유전체 분리 실리콘 섬들의 디바이스 제작 면적을 확장할 수 있다.
제2실시예
아래에, 본 발명에 따른 유전체 분리 웨이퍼 및 그 제조 방법이 설명될 것이다. 또한, 여기에서, 발명이 속하는 기술분야 및 그 분야의 종래기술에서 설명된 적층된 유전체 분리 웨이퍼가 예로서 설명될 것이다.
도 6은 본 발명의 일실시예에 따라 시드 폴리실리콘층 위에 고온 폴리실리콘층을 성장시키는 프로세스를 도시하는 도면이다. 도 7은 본 발명의 일실시예에 따른 유전체 분리 웨이퍼의 제조 프로세스를 도시하는 도면이다.
먼저, 웨이퍼의 활성 표면 역할을 할 표면이 있는 실리콘 웨이퍼(10)가 제조되어 마련된다(도 7A).
다음, 이 실리콘 웨이퍼가 세척된 후에, 마스크 산화막(11)이 웨이퍼 표면에 형성된다(도 7Ｂ). 또한, 마스크 산화막(11) 대신에 질화막이 CVD 방법에 의해 성장될 수 있다.
그 다음, 레지스트(12)가 마스크 산화막(11)에 피착된다. 추가로, 규정된 패턴의 윈도우가 이 레지스트에 형성된다.
다음, 이 윈도우를 통해, 동일한 패턴을 가진 윈도우가 산화막(11)에 형성되고 실리콘 웨이퍼(10) 표면의 일부가 노출된다.
다음, 레지스트(12)가 제거되고 웨이퍼 표면이 세척된다.
또한, 이 실리콘 웨이퍼는 비등방성 식각제(IPA/KOH/H2O)에 규정된 시간 동안 담겨진다. 결국, 실리콘 웨이퍼 표면에 규정된 패턴을 가진 오목한 곳이 형성된다. 그리고, 비등방성 식각이 웨이퍼 표면에 수행되어 V 형태 단면을 가진 유전체 분리용 홈(13)이 형성된다(도 7C).
다음, 마스크 산화막(11)이 제거된다(도 7D).
이어서, 필요에 따라, 도판트가 실리콘에 주입되고 웨이퍼 표면 위에 유전체 분리 산화막(14)가 산화 열적 처리에 의해 형성된다(도 7E). 결국, 유전체 분리 산화막(14)은 유전체 분리용 홈(13)에도 형성된다.
그리고 이 웨이퍼의 표면은 세척된다.
다음, 유전체 분리 산화막(14) 표면에 130 Pa의 압력과 소스 가스 SiH4와 온도 600℃인 저압 저온 CVD 방법에 의해 500 ㎚ 시드 폴리실리콘층(15)이 성장된다. 추가로, 세척한 후에 이 시드 폴리실리콘층(15) 위에 150 ㎛ 고온 폴리실리콘층(16)이 약 1200℃의 고온 CVD 방법을 써서 성장된다.
저온 CVD 방법에 의한 성장은 폴리실리콘 결정의 입자 반경이 작기 때문에 외부 물질에 대해 좋은 코팅 특성을 보인다. 이로 인해, 유전체 분리 산화막(14)의 표면에 결함이 있더라도 성장하는 시드 폴리실리콘은 이를 점진적으로 코팅한다. 그러므로, 시드 폴리실리콘층(15)의 표면은 높은 완만도를 가진다.
그리고, 이어서, 매우 완만한 시드 폴리실리콘층(15) 위에 폴리실리콘을 고온 CVD 방법에 의해 성장시키면, 유전체 분리 산화막(14)의 전체 표면에 걸쳐 폴리실리콘이 균일한 두께를 유지하도록 성장될 수 있다(도 6 참조). 결국, 유전체 분리 산화막(14)과 폴리실리콘층 사이에 생성된 보이드를 없앨 수 있다.
그리하여, 유전체 분리 웨이퍼를 제조한 후에, 웨이퍼 표면에 노출된 고온 폴리실리콘층(16) 표면의 오목한 곳이 제거되는 것이다.
그리고, 웨이퍼 주변 부분이 깎이고 필요에 따라 웨이퍼의 밑면이 평탄해진다. 다음, 고온 폴리실리콘층(16)은 약 30 ㎛ 두께로 연마된다.
이어서, 약 3.0 ㎛ 두께의 저온 폴리실리콘층(17)이 약 600℃에서 저온 CVD 방법에 의해 웨이퍼 표면에 성장되기 때문에 적층을 위해 표면을 거울 연마하기 위해서 저온 폴리실리콘층(17) 표면이 연마된다.
그 동안. 지지 기판용 웨이퍼 역할을 할 실리콘 웨이퍼(20)의 거울 표면(여기서, 실리콘 산화층(21)으로 덮인)이 마련된다.
다음, 실리콘 웨이퍼(10) 및 실리콘 웨이퍼(20)의 활성층 거울 표면은 접촉되어 적층된다(도 7I).
추가로, 적층된 웨이퍼의 적층 세기는 담금질에 의해 증가된다.
다음, 도 7J에 도시된 대로, 웨이퍼 활성층의 주변 부분은 깎이고, 산화층(21)을 지지 기판 역할을 할 실리콘 웨이퍼(20)로부터 제거 세척한 후에, 실리콘 웨이퍼(10)는 연마된다. 또한, 웨이퍼의 활성 표면은 유전체 분리 산화막(14)이 외부로 노출될 때까지 연마되고, 유전체 분리 산화막(14)에 의해 정의된 유전체 분리 섬(19A)은 고온 폴리실리콘층(16) 표면에 구현되며, 이웃 실리콘 섬은 서로 완전히 분리된다.
이 방식으로, 적층된 유전체 분리 웨이퍼가 제조된다.
여기에서, 사실, 종래의 방법(시드 폴리실리콘층을 개입시키지 않는) 및 본 발명을 대조하기 위한 실험을 수행할 때, 각 실리콘 웨이퍼(10)의 표면에 나타나는 발생 보이드의 수가 기록된다. 또한, 종래 방법과 본 발명의 방법 두 실험은 각각에 대해 10 실리콘 웨이퍼 그룹 하나를 사용하여 두번 수행되었다.
깊이 60 ㎛인 유전체 분리용 홈이 있는 지름 5인치, 두께 625 ㎛ 실리콘 웨이퍼(10)의 표면에 단지 1 ㎛ 두께의 유전체 분리 산화막이 미리 형성된다. 이어서, 실리콘 웨이퍼(10)의 표면에 고온 폴리실리콘층이 아래의 조건에서 성장된다. 도 8은 실리콘 웨이퍼(10) 표면 위의 각 지점에 대한 비등방성 식각의 패턴 면적을 도시한다. 이 영역에서 보이드가 관측된다.
각 부분에 대한 전반적인 크기는 8600 X 8600 ㎛ 이다. 이 중에서, 49 패턴(한 패턴이 1100 X 1100 ㎛이다)이 형성된다(도 9 참조). 비등방성 식각의 홈 폭은 100 ㎛이다. 그러나, 전체적으로 패턴의 주변 모서리에서만의 홈폭은 150 ㎛로 설정된다. 또한, 도 4는 실리콘 웨이퍼 표면의 한 부분에서 비등방성 식각의 패턴을 도시하는 도면이다.
고온 폴리실리콘층에 대한 성장 조건은 두께 150 ㎛, 소스 가스(TCS(trichloralsilane)), 성장 온도 1200℃이다. 추가로, 저압 저온 CVD 방법에 의한 본 발명의 시드 폴리실리콘층의 성장 조건은 두께 500 ㎛, 소스 가스 SiH4, 성장 온도 600℃, 압력 130 Pa이다.
이어서, #300 연마재의 자기화 연마석에 의해 고온 폴리실리콘층 표면을 기본적으로 갈아낸 후에, #500 연마재의 자기화 연마석으로 최종 연마하고 모두 100 ㎛을 갈아낸다. 다음, 이 갈아낸 표면을 20 ㎛만큼만 연마한 후, 10개의 실리콘 웨이퍼(10)의 전체 갈아낸 표면에 나타나는 보이드의 생성 수를 광학 현미경으로 형광등 아래에서 전 표면에 대해 스캔한다. 이 측정 결과는 표 1에 도시된다.
종래 방법 본 발명
제1 회(점/웨이퍼) 제2 회(점/웨이퍼) 제1 회(점/웨이퍼) 제2 회(점/웨이퍼)
웨이퍼 1웨이퍼 2웨이퍼 3웨이퍼 4웨이퍼 5웨이퍼 6웨이퍼 7웨이퍼 8웨이퍼 9웨이퍼 10 25813327111534616 22184117922827510 0000000000 0000000000
평균값 16.7 17.9 0 0
표 1로부터 명백해진 대로, 고온 폴리실리콘층 성장에 대한 종래 방법을 바로 사용하여 시드 폴리실리콘층을 개재하지 않으면, 제1 회 실험에서 한 웨이퍼 당 평균 16.7 보이드가 생성되었다. 또한, 제2 회에서도 거의 동일한 평균값 17.9 보이드가 생성되었다. 이와 대조적으로, 시드 폴리실리콘층이 개재된 본 발명은 제1 및 제2 실험에서 보이드가 생성되지 않았다.
본 실시예에 따르면, 저온 CVD 방법에 의해 형성된 시드 폴리실리콘층이 개재되고, 폴리실리콘층을 유전체 분리 산화막에 성장시킬 때 폴리실리콘층이 성장되기기 때문에, 폴리실리콘층의 노출된 표면에 오목한 곳 및 폴리실리콘층과 유전체 분리 산화막 사이의 경계에 생성되는 갭의 발생이 억제되는 것이다.
제3실시예
아래에는 본 발명의 실시예에 따른 유전체 분리 웨이퍼 및 그 제조 방법이 설명된다. 또한, 이는 발명이 속하는 기술분야 및 그 분야의 종래기술에 설명된 적층된 유전체 분리 웨이퍼를 예로서 사용하여 설명하고 도 7에 도시된 동일한 참조 번호는 동일한 해당 부분을 표시한다.
먼저, 웨이퍼의 활성 표면 역할을 할 표면이 있는 실리콘 웨이퍼(10)가 제조되어 마련된다(도 7A).
다음, 마스크 산화막(11)은 실리콘 웨이퍼(10)의 표면에 형성된다(도 7Ｂ).
다음, 레지스트(12)가 이 마스크 산화막(11)에 피착된다. 또한, 규정된 패턴의 윈도우가 이 레지스트(12)에 형성된다.
다음, 이 윈도우를 통해 동일한 패턴의 윈도우가 산화막(11)에 형성되고, 실리콘 웨이퍼(10) 표면의 일부가 노출된다.
다음, 레지스트(12)는 제거된다.
또한, 이 실리콘 웨이퍼는 비등방성 식각제(IPA/KOH/H2O)에 규정된 시간 동안 담가진다. 결국, 실리콘 웨이퍼(10)의 표면 위에 규정된 패턴이 있는 오목한 곳이 형성된다. 그리고, 비등방성 식각이 웨이퍼 표면에 수행되고, V 형태 단면의 유전체 분리용 홈(13)이 형성된다(도 7C).
그 다음, 마스크 산화막(11)은 희석 HF 용액을 사용하여, 예를 들면, 담가서 세척 제거한다(도 7D).
이어서, 유전체 분리 산화막(14)가 산화 열처리에 의해 1~3㎛ 두께로 형성된다(도 7E).
그리고, 이 웨이퍼(10)의 표면은 증류수를 가지고 세척된다.
그 다음, 고온 폴리실리콘층(16)은 고온 CVD 방법에 의해 실리콘 웨이퍼(10) 표면에 규정된 두께로 성장된다(도 7F). 또한, 폴리실리콘층의 성장의 소스 가스는 TCS 또는 실리콘 4염화물이다.
그 다음, 주변 영역이 깎이고 필요에 따라 웨이퍼의 밑면이 평탄해진다.
그 다음, 웨이퍼 표면의 고온 폴리실리콘층(16)은 두께 30 ㎛로 연마된다. 또한, 이어서, 필요에 따라, 두께가 3 ㎛인 저온 폴리실리콘층(17)이 약 600℃에서 저온 CVD 방법에 의해 웨이퍼 표면에 쌓이고 이 표면은 연마된다(도 7G).
그동안, 지지 기판 역할을 할 실리콘 웨이퍼(20)가 마련된다(도 7H).
그 다음, 이 실리콘 웨이퍼(20)와 활성층 역할을 하는 실리콘 웨이퍼(10)는 적층되고 적층된다(도 7I).
추가로, 규정된 적층 열처리가 이 적층된 웨이퍼(30)에 수행된다.
다음, 도 7J에 도시된 대로, 활성 표면에서 작용을 하는 웨이퍼 측면의 주변부분이 깎이고, 활성층 역할을 하는 웨이퍼 표면은 연마된다. 여기서, 예를 들면, 평균 입자 지름이 약 20~100 ㎚인 2~5 wt.% 연마재에 첨가된 알카리성 식각제를 연마재로서 사용할 수 있다. 또한, 연마 온도는 20~35℃이고 연마 시간은 5~10분이다.
활성 표면이 있는 웨이퍼를 갈아내는 양은 도 11에 도시된 대로 유전체 분리 산화막(14)에 의해 절연 분리된 유전체 분리 실리콘 섬(10A)을 구현하고 유전체 분리 실리콘 섬과 이웃 유전체 분리 실리콘 섬 사이의 표면의 평탄도를 자동기록침 프로파일측정기를 사용하여 측정할 때의 최대값과 최소값 차이의 절대값이 0.2 ㎛ 이하로 유지하기에 충분하도록 한다. 그러므로, 유전체 분리 실리콘 섬(10A) 간의 표면에 융기(16b)(도 13 참조) 또는 만입(16a)(도 14 참조)이 거의 형성되지 않는다.
또한, 특정 예로서 (1) 연마량 L1(도 12 참조) = 8~15 ㎛, 유전체 분리 산화막 두께 = 0.2~1.3 ㎛, 유전체 분리 실리콘 섬(10A) 사이의 거리 W는 11~21 ㎛인 조건하에서, 웨이퍼 표면의 평탄도는 증가할 것이다. 즉, 상기 절대값은 0.2 ㎛ 미만일 것이다.
또한, 특정 예로서 (2) 연마량 L1(도 12 참조) = 15~25 ㎛, 유전체 분리 산화막 두께 = 1.3~2.0 ㎛, 유전체 분리 실리콘 섬(10A) 사이의 거리 W는 21~35 ㎛인 조건하에서, 마찬가지로 웨이퍼 표면의 평탄도는 증가할 것이다.
또한, 특정 예로서 (3) 연마량 L1(도 12 참조) = 25~40 ㎛, 유전체 분리 산화막 두께 = 2.0~3.0 ㎛, 유전체 분리 실리콘 섬(10A) 사이의 거리 W는 35~57 ㎛인 조건하에서, 웨이퍼 표면의 평탄도는 증가할 것이다.
결국, 유전체 분리 실리콘 섬(10A) 사이에 만입(16a)이 형성되는 종래의 유전체 분리 웨이퍼와 비교하면, 비교적 큰 표면 면적을 가진 유전체 분리 실리콘 섬(10A)를 구현할 수 있다. 또한, 동시에, 예를 들면, 디바이스 제조 처리에서 콘택트 노출 중에 웨이퍼 표면을 덮는 레지스트에 대한 손상을 방지할 수 있고 융기(16Ｂ)의 발생으로 인해 웨이퍼가 세척된 후에 융기 근처에 오염 물질이 남는 것을 방지할 수 있다.
동시에, 예를 들면, 디바이스를 제조하는 동안 포토리소그래피 처리에서 웨이퍼 표면에 레지스트의 균일한 도포를 구현하고, 노출 후 세척 도중에 레지스트가 남는 것을 방지하며, 오염 물질이 각 처리 형태에서 만입(16a)에 부착되는 것을 완전히 방지할 수 있다.
이어서, 이 유전체 분리 웨이퍼의 활성층 역할을 하는 웨이퍼 측면의 표면 평탄도는 자동 기록침 프로파일측정기에 의해 비교예와 함께 실제로 측정되었다. 이 측정 결과는 비교예와 함께 주어진다.
(예 1~4, 비교예 1, 2)
연마 조건 하에서 연마재 입자 농도 2~5 wt.%, 10±1.0의 pH인 연마재의 기본 성분으로서 SiO2가 있는 연마재를 사용하여, 활성 표면 역할을 할 웨이퍼면의 폴리실리콘층 표면 및 반대측 표면이 연마되었다. 그리하여, 복수의 유전체 분리 실리콘 섬이 분리되어 형성되었다.
다음, 자동기록침 프로파일측정기(WYKO 주식회사에 의해 제조된 모델 TOPO-3D)를 사용하여, 활성층 역할을 하는 유전체 분리 실리콘 섬 사이의 표면의 단차가 측정되었다. 여기에서, 최대값과 최소값의 차이도 표 2에 도시되어 있다.
연마량 L1(㎛) 유전체 분리 산화막 두께(㎛) 단차 측정값(㎛)
예 1 8 0.8 -0.08
예 2 8 1.3 +0.17
예 3 14 0.8 -0.18
예 4 14 1.3 +0.06
비교예 1 9 1.5 +0.33
비교예 2 12 1.5 +0.26
표 2로부터 명백해진 대로, 8 또는 14 ㎛의 연마량 L1(참조 도 12), 0.8 및 1.3 ㎛의 유전체 분리 산화막 두께를 가진 예 1 내지 4의 연마 조건 하에서, 단차 측정값은 목적값 ±0.2 ㎛ 내에 들어 있다. 이와 대조적으로, 9 또는 12 ㎛의 연마량 L1, 1.5 ㎛인 유전체 분리 산화막 두께를 가진 경우에는 단차 측정값은 ±0.2 ㎛ 을 초과한다.
(예 5~8, 비교예 3, 4)
제1실시예와 동일한 연마재를 사용하여, 표 3에 도시된 연마 조건에서, 활성 표면 역할을 할 웨이퍼 측면의 폴리실리콘층 표면 및 반대측 표면이 연마되었다. 그리하여, 복수의 유전체 분리 실리콘 섬이 분리되었다.
다음, 자동기록침 프로파일측정기를 사용하여, 활성층 역할을 하는 유전체 분리 실리콘 섬 사이의 표면의 단차가 측정되었다. 여기에서, 최대값과 최소값의 차이도 표 3에 도시되어 있다.
연마량 L1(㎛) 유전체 분리 산화막 두께(㎛) 단층 측정값(㎛)
예 5 15 1.4 +0.04
예 6 15 2.0 +0.18
예 7 24 1.4 -0.17
예 8 24 2.0 +0.02
비교예 3 18 1.0 +0.36
비교예 4 20 2.3 +0.34
표 3으로부터 명백해진 대로, 15 또는 24 ㎛의 연마량 L1(참조 도 12), 1.4 및 2.0 ㎛의 유전체 분리 산화막 두께를 가진 예 5 내지 8의 연마 조건 하에서, 단층 측정값은 목적값 ±0.2 ㎛ 내에 들어 있다. 이와 대조적으로, 18 또는 20 ㎛의 연마량 L1, 1.0 또는 2.3 ㎛인 유전체 분리 산화막 두께를 가진 경우에는 단층 측정값은 ±0.2 ㎛ 을 초과한다.
(예 9~12, 비교예 5, 6)
제1 예와 동일한 연마재를 사용하여, 표 4에 도시된 연마 조건에서, 활성 표면 역할을 할 웨이퍼 측면의 폴리실리콘층 표면 및 반대측 표면이 연마되었다. 그리하여, 복수의 유전체 분리 실리콘 섬이 분리되어 형성되었다.
다음, 자동기록침 프로파일측정기를 사용하여, 활성층 역할을 하는 유전체 분리 실리콘 섬 사이의 표면의 단층이 측정되었다. 여기에서, 최소값과 최소값의 차이도 표 4에 도시되어 있다.
연마량 L1(㎛) 유전체 분리 산화막 두께(㎛) 단층 측정값(㎛)
예 9 25 2.1 +0.03
예 10 25 2.8 +0.19
예 11 39 2.1 -0.17
예 12 39 2.8 +0.04
비교예 5 35 1.8 +0.25
비교예 6 35 3.1 +0.44
표 4로부터 명백해진 대로, 25 또는 39 ㎛의 연마량 L1(참조 도 12), 2.1 및 2.8 ㎛의 유전체 분리 산화막 두께를 가진 예 9 내지 12의 연마 조건 하에서, 단층 측정값은 목적값 ±0.2 ㎛ 내에 들어 있다. 이와 대조적으로, 35 ㎛의 연마량 L1, 1.8 또는 3.1 ㎛인 유전체 분리 산화막 두께를 가진 경우에는 단층 측정값은 ±0.2 ㎛ 을 초과한다.
본 발명의 제3 실시예에 따르면, 유전체 분리 실리콘 섬 사이에 융기 또는 만입을 형성하지 않고 완만한 표면을 구현할 수 있다. 그리하여, 웨이퍼 표면에 대해 비교적 큰 유전체 분리 실리콘 섬을 구현하고, 웨이퍼 표면에 디바이스에 대한 제조 처리 각 형태에서 균일한 도포를 구현하게 해주고, 레지스트 손상을 방지하고, 유전체 분리 섬 사이의 오염 물질 및 세척 후에 잔여 포토레지스트가 부착되어 있는 것을 방지할 수 있다.
본 발명이 특정한 예로 기술되고 예시되었지만, 본 개시는 예시로서만 제시된 것이고, 본 기술의 숙련자는, 부분의 결합 및 배열에서의 많은 변화가 청구된 본 발명의 사상 및 범위로부터 벗어나지 않고 존재할 수 있다는 것을 알 수 있을 것이다.
본 발명에 따르면, 웨이퍼 표면의 유전체 분리 실리콘 섬을, 섬 하부에 형성된 고농도 불순물층 상에, 같은 도전형의 도판트를 포함한 저농도 불순물층을 적층시킨 실리콘 섬으로 형성하기 때문에, 유전체 분리 실리콘 섬의 디바이스 제작 면적을 확장할 수 있게 된다.본 발명에 따르면, 유전체 분리 실리콘 섬 간의 표면에, 융기부 또는 만입부가 없는 평탄한 표면을 출현시키는 것이 가능하다. 이에 의해, 웨이퍼 표면에 비교적 큰 유전체 분리 실리콘 섬을 현출하면, 디바이스의 각종 제조 공정에 있어서 웨이퍼 표면에의 균일한 도포와, 그의 레지스트막의 손상 방지와, 유전체 분리 섬 간에의 오염물 및 세정 후의 잔존 레지스트의 부착 방지를 동시에 도모할 수 있게 된다.본 발명에 따르면, 유전체 분리 산화막 상에 폴리실리콘층을 성장시킬 때에, 저온 CVD법에 의한 시드 폴리실리콘층을 개재시켜, 폴리실리콘층을 성장시킴으로써, 노출한 폴리실리콘층 표면의 오목부, 및 폴리실리콘층과 유전체 분리 산화막과의 계면에 생기는 보이드의 발생을 억제할 수 있다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 웨이퍼의 표면에, 유전체 분리막에 의해 절연 분리된 복수의 유전체 분리 단결정 실리콘섬을 갖는 유전체 분리 웨이퍼에 있어서,
    유전체 분리 절연막의 두께와 분리 홈의 선단으로부터의 연마량을 제어함에 의해,
    인접하는 유전체 분리 단결정 실리콘 섬과 유전체 분리 단결정 실리콘 섬 사이의 표면이 평탄하게 형성되는 유전체 분리 웨이퍼.
  6. 제5항에 있어서, 상기 유전체 분리 실리콘 섬들 사이의 표면의 평탄도는 상기 표면을 스타일러스-프로필로메터(stylus-profilometer)로 측정한 최대값과 최소값의 차이의 절대값이 0.2 ㎛ 미만인 것을 특징으로 하는 유전체 분리 웨이퍼.
  7. 단결정 실리콘 웨이퍼 표면에 이방성 에칭을 실시하여 유전체 분리 홈을 형성하는 공정과,
    상기 유전체 분리 홈을 포함하여 상기 실리콘 웨이퍼의 전면에 유전체 분리 절연막을 피착하는 공정과,
    상기 유전체 분리 절연막 상에 고온 CVD법에 의해 폴리실리콘층을 적층하는 공정과,
    상기 단결정 실리콘 웨이퍼 상의 폴리실리콘층을 적층한 면과는 반대 측의 실리콘 면을 분리 연마하여, 유전체 분리 절연막에 의해 절연 분리된 복수의 유전체 분리 단결정 실리콘 섬을 제공하는 공정을 포함한 유전체 분리 단결정 웨이퍼의 제조 방법에 있어서,
    상기 적층한 폴리실리콘층의 내식성, 상기 유전체 분리 절연막의 두께, 상기 유전체 분리용 홈의 형상, 깊이 및 이웃한 유전체 분리 실리콘 섬 사이의 거리를 제어하고, 또한 상기 실리콘 면의 분리 연마를 위한 유전체 분리 홈 선단으로부터의 연마량을 제어함에 의해, 유전체 분리 단결정 실리콘 섬 사이의 표면을 평탄화하는 유전체 분리 웨이퍼의 제조 방법.
  8. 제7항에 있어서,
    상기 유전체 분리 실리콘 섬들 사이의 표면 평탄도는 상기 표면을 스타일러스-프로필로메터(stylus-profilometer)로 측정할 때 최대값과 최소값의 차이의 절대값이 0.2 ㎛ 미만인 것을 특징으로 하는 유전체 분리 웨이퍼 제조 방법.
KR10-1999-0047003A 1998-10-29 1999-10-28 유전체 분리 웨이퍼 및 그 제조 방법 KR100373475B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP1998-307995 1998-10-29
JP10307995A JP2000133704A (ja) 1998-10-29 1998-10-29 誘電体分離ウェーハおよびその製造方法
JP35969398A JP3601763B2 (ja) 1998-12-17 1998-12-17 誘電体分離ウェーハおよびその製造方法
JP1998-359693 1998-12-17
JP1998-367625 1998-12-24
JP36762598A JP3601764B2 (ja) 1998-12-24 1998-12-24 誘電体分離ウェーハの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0075461A Division KR100373476B1 (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법
KR1020010075463A Division KR20020018638A (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000029364A KR20000029364A (ko) 2000-05-25
KR100373475B1 true KR100373475B1 (ko) 2003-02-25

Family

ID=27338937

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-1999-0047003A KR100373475B1 (ko) 1998-10-29 1999-10-28 유전체 분리 웨이퍼 및 그 제조 방법
KR1020010075463A KR20020018638A (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법
KR10-2001-0075461A KR100373476B1 (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020010075463A KR20020018638A (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법
KR10-2001-0075461A KR100373476B1 (ko) 1998-10-29 2001-11-30 유전체 분리 웨이퍼 및 그 제조 방법

Country Status (3)

Country Link
US (2) US6815774B1 (ko)
EP (1) EP0997932A3 (ko)
KR (3) KR100373475B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001294817A1 (en) * 2000-09-27 2002-04-08 Nup2 Incorporated Fabrication of semiconductor devices
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1678075A4 (en) * 2003-09-24 2008-09-24 Nano Cluster Devices Ltd ENGRAVING MASKS BASED ON NANOAGREGATES ASSEMBLED IN TEMPLATE ETCH MASKS BASED ON TEMPLATE-ASSEMBLED NANOCLUSTERS
US20070042563A1 (en) * 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070218639A1 (en) * 2006-03-15 2007-09-20 Fransiska Dwikusuma Formation of a smooth polysilicon layer
TWI361504B (en) * 2008-01-30 2012-04-01 Ind Tech Res Inst Hollow stylus-shaped structure, methods for fabricating the same, and phase-change memory devices, magnetic random access memory devices, resistive random access memory devices, field emission display, multi-electrobeams direct writing lithography appara
US10100402B2 (en) 2011-10-07 2018-10-16 International Business Machines Corporation Substrate holder for graphene film synthesis
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6118757B2 (ja) * 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120424A (ja) * 1984-11-16 1986-06-07 Oki Electric Ind Co Ltd 誘電体分離基板の研磨方法
JPH05283515A (ja) * 1992-03-31 1993-10-29 Nec Kansai Ltd 半導体装置製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140732A (ja) 1983-12-27 1985-07-25 Fujitsu Ltd 半導体集積回路装置
US4606936A (en) * 1985-04-12 1986-08-19 Harris Corporation Stress free dielectric isolation technology
US4807012A (en) * 1985-09-18 1989-02-21 Harris Corporation IC which eliminates support bias influence on dielectrically isolated components
JPH01239866A (ja) * 1988-03-22 1989-09-25 Hitachi Ltd 誘電体分離基板
JPH01289124A (ja) * 1988-05-16 1989-11-21 Masatoshi Utaka 半導体装置の製造方法
JPH0232563A (ja) 1988-07-21 1990-02-02 Ricoh Co Ltd 高耐圧ドライバ回路
JPH0654790B2 (ja) 1988-08-17 1994-07-20 信越半導体株式会社 誘電体分離基板の製造方法
US5246877A (en) * 1989-01-31 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a polycrystalline electrode region
JPH03153044A (ja) 1989-11-10 1991-07-01 Mitsubishi Electric Corp 誘電体分離基板
US5151768A (en) * 1990-02-22 1992-09-29 Oki Electric Industry Co., Ltd. Dielectric isolation substrate
US5081061A (en) * 1990-02-23 1992-01-14 Harris Corporation Manufacturing ultra-thin dielectrically isolated wafers
US5233216A (en) * 1990-02-28 1993-08-03 Hitachi, Ltd. Dielectric isolated substrate and process for producing the same
JPH07118505B2 (ja) 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法
JPH08501900A (ja) * 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
JP3153044B2 (ja) 1993-04-17 2001-04-03 本田技研工業株式会社 自動２輪車のヘッドライト取付構造
JP3033655B2 (ja) * 1993-09-28 2000-04-17 日本電気株式会社 半導体装置及び半導体装置の製造方法
JPH07263541A (ja) * 1994-03-24 1995-10-13 Nec Corp 誘電体分離基板およびその製造方法
JPH10335447A (ja) 1997-05-30 1998-12-18 Matsushita Electric Works Ltd 誘電体分離基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120424A (ja) * 1984-11-16 1986-06-07 Oki Electric Ind Co Ltd 誘電体分離基板の研磨方法
JPH05283515A (ja) * 1992-03-31 1993-10-29 Nec Kansai Ltd 半導体装置製造方法

Also Published As

Publication number Publication date
KR20020018637A (ko) 2002-03-08
EP0997932A3 (en) 2000-08-16
KR20020018638A (ko) 2002-03-08
KR100373476B1 (ko) 2003-02-25
EP0997932A2 (en) 2000-05-03
US20020045329A1 (en) 2002-04-18
US6472289B2 (en) 2002-10-29
US6815774B1 (en) 2004-11-09
KR20000029364A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
KR100348682B1 (ko) 반도체기재의 제조방법
TWI420003B (zh) 經磊晶塗覆的矽晶圓的製造方法
US3969168A (en) Method for filling grooves and moats used on semiconductor devices
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR20110042009A (ko) 반도체장치 및 그 제조방법
KR100373475B1 (ko) 유전체 분리 웨이퍼 및 그 제조 방법
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
WO1993001617A1 (en) Method for the manufacture of a semiconductor component
US6562692B1 (en) Dielectric isolated wafer and its production method
JP3601763B2 (ja) 誘電体分離ウェーハおよびその製造方法
JP4239134B2 (ja) 太陽電池用の誘電体分離ウェーハの製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
KR100672738B1 (ko) 반도체 소자의 격리 영역 형성 방법
JP3959877B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP7501438B2 (ja) Ｓｏｉウェーハの製造方法
KR0165343B1 (ko) 반도체장치의 소자분리방법
JP3675642B2 (ja) 誘電体分離ウェーハの製造方法
JP3601764B2 (ja) 誘電体分離ウェーハの製造方法
EP0656652A2 (en) Method of forming isolation trenches in integrated circuits
KR100515366B1 (ko) 반도체 소자의 소자 분리막의 제조 방법
JP2000133704A (ja) 誘電体分離ウェーハおよびその製造方法
KR100355865B1 (ko) 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法
EP0227523A2 (en) Method for obtaining regions of dielectrically isolated single crystal silicon
JPS60254629A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170203

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 17