JP3601764B2 - 誘電体分離ウェーハの製造方法 - Google Patents
誘電体分離ウェーハの製造方法 Download PDFInfo
- Publication number
- JP3601764B2 JP3601764B2 JP36762598A JP36762598A JP3601764B2 JP 3601764 B2 JP3601764 B2 JP 3601764B2 JP 36762598 A JP36762598 A JP 36762598A JP 36762598 A JP36762598 A JP 36762598A JP 3601764 B2 JP3601764 B2 JP 3601764B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric isolation
- wafer
- silicon
- polishing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は誘電体分離ウェーハおよびその製造方法、詳しくは誘電体分離シリコン島と誘電体分離シリコン島との間の表面を平坦化した誘電体分離ウェーハおよびその製造方法に関する。
【０００２】
【従来の技術】
張り合わせシリコンウェーハの一種として、張り合わせ誘電体分離ウェーハが知られている。従来の張り合わせ誘電体分離ウェーハは、図６に示す各工程を経て製造されていた。
まず、活性層用ウェーハとなる、表面を鏡面加工したシリコンウェーハ１０を用意する（図６（ａ））。次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成する（図６（ｂ））。その後、この酸化膜１１表面をフォトレジスト１２で覆い、さらにフォトリソグラフ法によってこのレジスト膜１２に窓を形成する。そして、この窓を介して酸化膜１１に所定パターンの窓を形成し、シリコンウェーハ１０表面の一部を露出させる。
次に、レジスト膜１２を除去した後、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に浸漬して、ウェーハ表面の窓内部を異方性エッチングする（図６（ｃ））。このようにして、ウェーハ表面に断面Ｖ字形状の誘電体分離用溝１３が形成される。
異方性エッチングとは、シリコンウェーハ１０の結晶面方位に起因し、深さ方向のエッチング速度が水平方向よりも大きく、エッチング速度が方向依存性を持ったエッチングのことである。
【０００３】
次に、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図６（ｄ））。その後、ウェーハ表面に、酸化熱処理によって誘電体分離酸化膜（誘電体分離絶縁膜）１４を形成する（図６（ｅ））。この結果、誘電体分離用溝１３表面にも所定厚さの酸化膜１４が形成される。そして、このウェーハ表面を洗浄する。
続いて、シリコンウェーハ１０の表面上に、約１２００〜１３００℃の高温ＣＶＤ法で、高温ポリシリコン層１６を厚めに成長させる（図６（ｆ））。その後、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。次いで、ウェーハ表面の高温ポリシリコン層１６を厚さ約１０〜８０μｍまで研削・研磨する（図６（ｇ））。
または、この後、必要に応じて、ウェーハ表面に５５０〜７００℃の低温ＣＶＤ法で厚さ１〜５μｍの低温ポリシリコン層１７を形成してから、張り合わせ面の鏡面化を図る目的で、低温ポリシリコン層１７の表面をポリッシングする。
【０００４】
一方、このシリコンウェーハ１０とは別に支持基板用ウェーハとなるシリコンウェーハ２０を準備する（図６（ｈ））。このシリコンウェーハ２０も表面は鏡面研磨してある。
そして、このシリコンウェーハ２０上に、上記活性層用ウェーハのシリコンウェーハ１０を、その鏡面同士を接触させて張り合わせる（図６（ｉ））。その後、この張り合わせウェーハ３０について、その張り合わせ強度を高めるための熱処理を施す。
次に、図６（ｊ）に示すように、この活性層用ウェーハの外周部を面取りし、活性層用ウェーハ表面を研削・研磨する。この活性層用ウェーハの研削量は、誘電体分離酸化膜１４が外部に露出し、高温ポリシリコン層１６の表面上に、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島１０Ａが現出されるまでとする。
【０００５】
【発明が解決しようとする課題】
このような従来の誘電体分離ウェーハの製造方法によれば、張り合わせ誘電体分離ウェーハの仕上げ工程において、活性層用ウェーハ１０の表面を研削し、この研削面をアルカリ系の研磨剤を使って、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島（シリコンアイランド）１０Ａが露呈するまで、研磨している。
図３は誘電体分離ウェーハの表面研磨量と、隣り合う誘電体分離シリコン島間の距離との関係を示す説明図である。図４は従来手段に係る研磨量を少なくして作製された誘電体分離ウェーハの要部拡大断面図である。図５は従来手段に係る研磨量を多くして作製された誘電体分離ウェーハの要部拡大断面図である。
【０００６】
図３において、Ｄは誘電体分離用溝１３の全体の深さ（例えば７０μｍ）、Ｌ１は誘電体分離シリコン島１０Ａの研磨量、Ｌ２は誘電体分離シリコン島１０Ａの研磨残量、Ｗは隣接する誘電体分離シリコン島１０Ａと誘電体分離シリコン島１０Ａとの間の距離を示す。誘電体分離用溝１３の側壁面の角度θは５４．７度とする。
図３に示すように、活性層用ウェーハ１０は、その表面研磨時に、誘電体分離溝１３の底部分を研磨することになるので、研磨量Ｌ１が大きくなるほど、誘電体分離シリコン島１０Ａ間の距離Ｗが長くなる。反対に、研磨量Ｌ１が小さくなるほど、距離Ｗは短くなる。
【０００７】
ところで、実際に活性層用ウェーハ１０を表面研磨してみたところ、研磨量Ｌ１の大きさによって、誘電体分離シリコン島１０Ａ間で露呈した高温ポリシリコン層１６の表面の断面形状が異なることがわかった。
すなわち、研磨量Ｌ１を例えば１０μｍくらいの少量にすると、距離Ｗが狭まり、この露呈部分、すなわちＶ溝状の誘電体分離酸化膜１４に沿って成長した、高温ポリシリコン層１６が合わさる境界部に、隆起部１６ｂが発生する（図４参照）。また、この研磨量Ｌ１を例えば２５μｍくらいに増大させると、距離Ｗが長くなって、この境界部に窪み１６ａが発生する（図５参照）。
【０００８】
一般的に、研磨量Ｌ１を小さくすれば、その分だけ、デバイスを作製可能な誘電体分離シリコン島１０Ａの表面積が拡張されるので好ましい。しかしながら、その一方では、この研磨量Ｌ１を小さくすることで、触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．３μｍ程度の隆起部１６ｂが発生し、例えばデバイス製造プロセスでのコンタクト露光時に、このウェーハ表面を被う図外のマスクが傷ついたり、この隆起部１６ｂの元部付近にレジストが付着して残りやすい。これは、また、パターン不良、解像度不良、マスク剥がれなどを引き起こすという問題を生じる。
【０００９】
他方、研磨量Ｌ１を大きくすれば、活性層用ウェーハ１０の表面には、この面を構成するそれぞれの層１０Ａ，１４，１６の研磨速度の違いによって窪み１６ａが生じることがある。とりわけ、上記境界部においては、他の誘電体分離シリコン島１０Ａ，誘電体分離酸化膜１４の部分に比べて、エッチングの進行速度が速くなり、前記触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．３μｍ程度の窪み１６ａにもなることがある。
このような深い段差が形成されると、例えば製品出荷後、ユーザ側でデバイスを作製するときのフォトリソグラフ工程においては、ウェーハ表面へのレジストの均一な塗布の妨げとなったり、回路断線や解像度の劣化が起きるなどの問題が生じ、さらに露光後のレジスト膜除去時においては、この膜の一部がウェーハ表面上に残ってしまうおそれがあった。また、これ以外の工程でも、この窪み１６ａがごみの吸着サイトとなっていた。しかも、窪み１６ａに吸着されたごみは、通常、窪み１６ａの幅が狭いために、容易に除去することができないという問題点があった。
【００１０】
そこで、発明者は、誘電体分離ウェーハの表面研磨時に、このウェーハ表面の研磨量を適切な値にすれば、誘電体分離シリコン島と、誘電体分離シリコン島との間のウェーハ表面（具体的にはポリシリコン層の表面の一部）を平坦にすることができることに着目し、この発明を完成させた。
【００１１】
【発明の目的】
この発明は、誘電体分離ウェーハでのシリコン島間の表面を平坦化することができる誘電体分離ウェーハおよびその製造方法を提供することを、その目的としている。
この発明は、平坦化の結果、ウェーハ表面に比較的表面積が大きな誘電体分離シリコン島の現出と、コンタクト露光工程におけるマスクの損傷防止と、誘電体分離シリコン島間へのごみの付着防止と、ウェーハ表面へのレジストの均一な塗布の実現と、レジスト膜のウェーハ表面上への残存防止とを、同時に図ることができる誘電体分離ウェーハおよびその製造方法を提供することを、その目的としている。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、シリコンウェーハ表面に異方性エッチングを施すことにより、誘電体分離用溝を形成する工程と、この誘電体分離用溝を含むシリコンウェーハの表面に誘電体分離絶縁膜を被着する工程と、この誘電体分離絶縁膜上に高温ＣＶＤ法によりポリシリコン層を堆積する工程と、このシリコンウェーハのポリシリコン層を堆積した面とは反対側のシリコン面を分離研磨することにより、誘電体分離絶縁膜によって絶縁分離された複数の誘電体分離シリコン島を設ける工程とを含む誘電体分離ウェーハの製造方法において、上記誘電体分離酸化膜の厚さが０．２〜１．３μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が１１〜２１μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を８〜１５μｍとし、誘電体分離酸化膜の厚さが１．３〜２．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が２１〜３５μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を１５〜２５μｍとし、誘電体分離酸化膜の厚さが２．０〜３．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が３５〜５７μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を２５〜４０μｍとすることにより、隣り合う誘電体分離シリコン島と誘電体分離シリコン島との間の表面を平坦にする誘電体分離ウェーハの製造方法である。
【００１３】
誘電体分離シリコン島は、通常、ポリシリコン層をベースにして形成される。このポリシリコン層はＣＶＤ法で形成される。ＣＶＤ法は、シリコンを含んだソースガス（原料ガス）を希釈用ガス（通常はＮ２ガス）とともに反応炉内へ導入し、高温に熱せられたシリコンウェーハ上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させる方法である。シリコンを含んだ化合物としては、トリクロルシラン（ＳｉＨＣｌ３）、四塩化珪素（ＳｉＣｌ４）以外にも、例えばモノシラン（ＳｉＨ４），ジクロルシラン（ＳｉＨ２Ｃｌ２）などが挙げられる。また、このＣＶＤ法としては、加熱温度が１２００〜１３００℃の高温ＣＶＤ法，５５０〜７００℃の低温ＣＶＤ法などが挙げられる。
反応炉としては、例えば横長の石英管内に固定されたボート上のシリコンウェーハを、ガス導入しながら誘導加熱する横型炉がある。また、梵鐘形の石英（ＳｉＣ）ベルジャー内で、シリコンウェーハを載せた縦型石英（ＳｉＣ）ボートを回転させながらガス導入して抵抗加熱する縦型炉がある。
【００１４】
ここでいう誘電体分離シリコン島間の表面が平坦であることは、例えば触針式段差計の測定最大値と最小値との差値の絶対値が、０．２μｍ未満であることを意味する。
【００１５】
請求項２に記載の発明は、上記誘電体分離シリコン島間の表面の平坦度は、その表面を触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．２μｍ未満である請求項１に記載の誘電体分離ウェーハの製造方法である。
この差値の絶対値が０．２μｍを超えると、その表面の凹凸により、コンタクト露光でのマスク損傷、レジスト付着、解像度むら、レジスト残り、汚染などの上記不都合が生じる。
【００１６】
【００１７】
ここで、ポリシリコン層の耐食性は、例えばソースガスの種類、低温ＣＶＤ法または高温ＣＶＤ法の区別など、そのポリシリコン層の粒径や成長速度と関連するものである。
また、誘電体分離絶縁膜の厚さは、デバイスの耐圧要求により決定される。一般的な厚さは０．７〜３．０μｍである。０．７μｍ未満では高耐圧用基板としての要求が少ない。また、３．０μｍを超えると生産性が悪くなったり、反りが大きくなるなどの問題が現れる。また、転位ピットが発生し易くなる。
さらに、誘電体分離用溝を形成するためのエッチング深さは、作り込まれる素子の耐圧要求や、光素子では光の減衰深さにより決定される。例えば１０〜７０μｍである。
隣り合う誘電体分離シリコン島間の距離は、チップサイズと回路構成要求および加工精度により決定され、例えば０〜４０μｍとする。この距離が０μｍとは、シリコン島同士が分離酸化膜のみで絶縁されている場合である。
シリコン面の分離研磨の条件としては、例えば誘電体分離ウェーハの表面研磨に用いられる研磨剤の条件が挙げられる。研磨剤としては、例えばＮａＯＨによるアルカリ性のエッチング液中に、平均粒径２０〜１００ｎｍ程度の研磨砥粒（ＳｉＯ２）を２〜５重量％加えたものなどを使用することができる。研磨剤の好ましいｐＨは９〜１１である。
ポリシリコン層を形成する方法としては、例えば減圧ＣＶＤ法，常圧ＣＶＤ法などが採用できる。減圧ＣＶＤ法による成膜中の圧力は、１０〜８０Ｐａ程度である。
【００１８】
【００１９】
【作用】
この発明によれば、誘電体分離ウェーハの表面を、誘電体分離シリコン島と誘電体分離シリコン島との間に、隆起部または窪みがない平坦な表面となる量だけ研磨する。
その結果、ウェーハ表面に比較的表面積が大きな誘電体分離シリコン島を現出させることができる。しかも、これと同時に、デバイス製造のコンタクト露光工程におけるレジスト膜の損傷防止と、誘電体分離シリコン島間へのごみの付着防止と、ウェーハ表面へのレジストの均一な塗布の実現と、レジスト膜除去時におけるこの膜のウェーハ表面上への残存防止とを図ることができる。
【００２０】
特に、請求項２に記載の発明では、誘電体分離シリコン島間の表面の平坦度を、触針式段差計で測定した最大値と最小値との差値の絶対値が、０．２μｍ未満とする。
【００２１】
【００２２】
【発明の実施の形態】
以下、この発明の一実施例に係る誘電体分離ウェーハおよびその製造方法を説明する。なお、ここでは従来技術の欄で説明した張り合わせ誘電体分離ウェーハを例にとって説明する。したがって、図６のものと同一部分には同一符号を付している。
まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ１０を作製、準備する（図１（ａ））。
次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成する（図１（ｂ））。
【００２３】
次に、酸化膜１１上にレジスト膜１２を被着する。そして、このレジスト膜１２に所定パターンの窓を形成する。
続いて、この窓を介して、酸化膜１１に同じパターンの窓を形成し、ウェーハ表面の一部を露出させる。
次いで、レジスト膜１２を除去する。
さらに、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に所定時間浸漬する。この結果、シリコンウェーハ１０の表面には、所定パターンでの凹部（窪み）が形成されることになる。ウェーハ表面に異方性エッチングが施され（図１（ｃ））、断面Ｖ字形状の誘電体分離溝１３が形成される。
【００２４】
次いで、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図１（ｄ））。例えばディッピングによる。
次にまた、シリコンウェーハ１０の表面に、酸化熱処理によって厚さ１〜３μｍの誘電体分離酸化膜１４を形成する（図１（ｅ））。
それから、このシリコンウェーハ１０の表面を純水で洗浄する。
【００２５】
続いて、シリコンウェーハ１０の表面上に、約１２５０℃の高温ＣＶＤ法で、高温ポリシリコン層１６を所定厚さに成長させる（図１（ｆ））。なお、このポリシリコン層の成長時には、トリクロルシランまたは四塩化珪素をソースガスとする。
次に、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。
続いて、ウェーハ表面の高温ポリシリコン層１６を厚さ３０μｍまで研削・研磨する。またはこの後、必要に応じて、ウェーハ表面に６００℃の低温ＣＶＤ法で、厚さ３μｍの低温ポリシリコン層１７を堆積し、その表面をポリッシングする（図１（ｇ））。
【００２６】
一方、支持基板用シリコンウェーハ２０を準備する（図１（ｈ））。
次に、このシリコンウェーハ２０上に、上記活性層用ウェーハ用のシリコンウェーハ１０を、その鏡面同士を重ね合わせて張り合わせる（図１（ｉ））。
そして、この張り合わせウェーハ３０について所定の張り合わせ熱処理を施す。
次に、図１（ｊ）に示すように、この活性層用ウェーハ側の外周部を面取りし、活性層用ウェーハ表面を研削・研磨する。このときの研磨剤には、ｐＨ９〜１１のＮａＯＨ製の砥液中に、粒径２０〜１００ｎｍのＳｉＯ２からなる研磨砥粒を２〜５重量％添加したものを用いる。また、研磨温度は２０〜３５℃、研磨時間は５〜１０分間とする。
【００２７】
活性層用ウェーハの研削量は、図２に示すように、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島１０Ａが現出され、かつ隣接した誘電体分離シリコン島１０Ａと誘電体分離シリコン島１０Ａとの間の表面の平坦度が、その表面を触針式段差計で測定した場合に、その最大値と最小値との差値の絶対値が０．２μｍ未満となる量である。したがって、誘電体分離シリコン島１０Ａ間の表面に、隆起部１６ｂ（図４参照）または窪み１６ａ（図５参照）がほとんど発生しない。
なお、ここで具体例を挙げると、例えば（１）研磨量Ｌ１（図３参照）＝８〜１５μｍ、誘電体分離酸化膜の厚さ＝０．２〜１．３μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝１１〜２１μｍという条件のとき、ウェーハ表面の平坦度が高まる。すなわち、上記絶対値で０．２μｍ未満となる。
また、（２）研磨量Ｌ１＝１５〜２５μｍ、誘電体分離酸化膜の厚さ＝１．３〜２．０μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝２１〜３５μｍという条件のときも、同様に、ウェーハ表面の平坦度が高まる。
さらに、（３）研磨量Ｌ１＝２５〜４０μｍ、誘電体分離酸化膜の厚さ＝２．０〜３．０μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝３５〜５７μｍという条件のときにも、ウェーハ表面の平坦度が高まる。
【００２８】
その結果、誘電体分離シリコン島１０Ａ間に窪み１６ａが形成される従来の誘電体分離ウェーハに比べて、比較的表面積が大きな誘電体分離シリコン島１０Ａを現出させることができる。しかも、これと同時に、上記隆起部１６ｂの発生を原因とする、例えばデバイス製造プロセスにおけるコンタクト露光時のウェーハ表面を被うレジスト膜の損傷防止と、ウェーハ洗浄後の隆起部１６ｂの元部付近へのごみの残存防止を図ることができる。
一方、これらと同時に、上記窪み１６ａの発生を原因とする、例えばデバイス製造時のフォトリソグラフ工程において、ウェーハ表面へのレジストの均一塗布の実現と、この工程における露光時の解像度の劣化防止と、露光後のレジスト膜除去時におけるこの膜の残存防止と、各種の工程における窪み１６ａのごみの吸着サイト化を完全に防止することができる。
【００２９】
その後、実際に、この誘電体分離ウェーハの活性層用ウェーハ側の表面の平坦度を、比較例とともに、触針式段差計により測定してみた。その測定試験結果を比較例とともに記載する。
（実施例１〜４，比較例１，２）
研磨砥粒の主原料がＳｉＯ２であり、砥粒濃度が２〜５重量％で、しかもｐＨが１０．０±１．０である研磨剤を用いて、表１に示す研磨条件でもって、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨した。これにより、多数の誘電体分離シリコン島を分離形成した。
次に、触針式段差計（ＷＹＫＯ社製、型式ＴＯＰＯ−３Ｄ）を用いて、活性層用ウェーハの誘電体分離シリコン島間の表面の段差を測定した。このときの最大値と最小値との差値を、同じく表１に示す。
【００３０】
【表１】
【００３１】
この表１から明らかなように、研磨量Ｌ１（図３参照）が８μｍまたは１４μｍで、しかも誘電体分離酸化膜厚が０．８μｍまたは１．３μｍである実施例１〜実施例４の研磨条件では、段差測定値は±０．２μｍ以内の適正値であった。これに対して、研磨量Ｌ１が９μｍまたは１２μｍで、誘電体分離酸化膜が何れも１．５μｍの場合では、段差測定値は±０．２μｍを超えていた。
【００３２】
（実施例５〜８，比較例３，４）
実施例１と同じ研磨剤を用い、表２に示す研磨条件で、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨した。そして、誘電体分離シリコン島を多数分離した。
その後、同じ触針式段差計により、誘電体分離シリコン島間の表面の段差を測定した。この際の最大値と最小値との差値を表２に示す。
【００３３】
【表２】
【００３４】
表２から明らかなように、研磨量Ｌ１が１５μｍまたは２４μｍで、誘電体分離酸化膜厚が１．４μｍまたは２．０μｍの実施例５〜実施例８の研磨条件では、段差測定値は±０．２μｍ以内の適正値に納まった。これに対して、研磨量Ｌ１が１８μｍまたは２０μｍで、誘電体分離酸化膜が１．０μｍまたは２．３μｍの場合には、この段差測定値は±０．２μｍを超えてしまった。
【００３５】
（実施例９〜１２，比較例５，６）
実施例１と同じ研磨剤を用い、表３に示す研磨条件で、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨し、誘電体分離シリコン島を分離形成した。
その後、同一の触針式段差計を用いて、誘電体分離シリコン島間の表面の段差を測定した。最大値と最小値との差値を表３に示す。
【００３６】
【表３】
【００３７】
この表３から明らかなように、研磨量Ｌ１が２５μｍまたは３９μｍで、誘電体分離酸化膜厚が２．１μｍまたは２．８μｍの実施例９〜実施例１２の研磨条件では、段差測定値は±０．２μｍ以内の適正値に納まった。これに対して、研磨量Ｌ１が何れも３５μｍで、誘電体分離酸化膜が１．８μｍまたは３．１μｍの場合、この段差測定値は±０．２μｍを超えてしまった。
【００３８】
【発明の効果】
この発明によれば、誘電体分離シリコン島間の表面に、隆起部または窪みがない平坦な表面を現出させることができる。これにより、ウェーハ表面に比較的大きな誘電体分離シリコン島を現出と、デバイスの各種製造工程におけるウェーハ表面への均一な塗布と、そのレジスト膜の損傷防止と、誘電体分離シリコン島間へのごみおよび洗浄後の残存レジストの付着防止とを、同時に図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る誘電体分離ウェーハの製造工程を示す説明図である。
【図２】この発明の一実施例に係る誘電体分離ウェーハの要部拡大断面図である。
【図３】誘電体分離ウェーハの表面研磨量と、誘電体分離シリコン島間の距離との関係を示す説明図である。
【図４】従来手段に係る研磨量を少なくして作製された誘電体分離ウェーハの要部拡大断面図である。
【図５】従来手段に係る研磨量を多くして作製された誘電体分離ウェーハの要部拡大断面図である。
【図６】従来手段に係る誘電体分離ウェーハの製造工程を示す説明図である。
【符号の説明】
１０ シリコンウェーハ、
１０Ａ 誘電体分離シリコン島、
１３ 誘電体分離用溝、
１４ 誘電体分離酸化膜（誘電体分離絶縁膜）、
１６ 高温ポリシリコン層（ポリシリコン層）。
【発明の属する技術分野】
この発明は誘電体分離ウェーハおよびその製造方法、詳しくは誘電体分離シリコン島と誘電体分離シリコン島との間の表面を平坦化した誘電体分離ウェーハおよびその製造方法に関する。
【０００２】
【従来の技術】
張り合わせシリコンウェーハの一種として、張り合わせ誘電体分離ウェーハが知られている。従来の張り合わせ誘電体分離ウェーハは、図６に示す各工程を経て製造されていた。
まず、活性層用ウェーハとなる、表面を鏡面加工したシリコンウェーハ１０を用意する（図６（ａ））。次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成する（図６（ｂ））。その後、この酸化膜１１表面をフォトレジスト１２で覆い、さらにフォトリソグラフ法によってこのレジスト膜１２に窓を形成する。そして、この窓を介して酸化膜１１に所定パターンの窓を形成し、シリコンウェーハ１０表面の一部を露出させる。
次に、レジスト膜１２を除去した後、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に浸漬して、ウェーハ表面の窓内部を異方性エッチングする（図６（ｃ））。このようにして、ウェーハ表面に断面Ｖ字形状の誘電体分離用溝１３が形成される。
異方性エッチングとは、シリコンウェーハ１０の結晶面方位に起因し、深さ方向のエッチング速度が水平方向よりも大きく、エッチング速度が方向依存性を持ったエッチングのことである。
【０００３】
次に、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図６（ｄ））。その後、ウェーハ表面に、酸化熱処理によって誘電体分離酸化膜（誘電体分離絶縁膜）１４を形成する（図６（ｅ））。この結果、誘電体分離用溝１３表面にも所定厚さの酸化膜１４が形成される。そして、このウェーハ表面を洗浄する。
続いて、シリコンウェーハ１０の表面上に、約１２００〜１３００℃の高温ＣＶＤ法で、高温ポリシリコン層１６を厚めに成長させる（図６（ｆ））。その後、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。次いで、ウェーハ表面の高温ポリシリコン層１６を厚さ約１０〜８０μｍまで研削・研磨する（図６（ｇ））。
または、この後、必要に応じて、ウェーハ表面に５５０〜７００℃の低温ＣＶＤ法で厚さ１〜５μｍの低温ポリシリコン層１７を形成してから、張り合わせ面の鏡面化を図る目的で、低温ポリシリコン層１７の表面をポリッシングする。
【０００４】
一方、このシリコンウェーハ１０とは別に支持基板用ウェーハとなるシリコンウェーハ２０を準備する（図６（ｈ））。このシリコンウェーハ２０も表面は鏡面研磨してある。
そして、このシリコンウェーハ２０上に、上記活性層用ウェーハのシリコンウェーハ１０を、その鏡面同士を接触させて張り合わせる（図６（ｉ））。その後、この張り合わせウェーハ３０について、その張り合わせ強度を高めるための熱処理を施す。
次に、図６（ｊ）に示すように、この活性層用ウェーハの外周部を面取りし、活性層用ウェーハ表面を研削・研磨する。この活性層用ウェーハの研削量は、誘電体分離酸化膜１４が外部に露出し、高温ポリシリコン層１６の表面上に、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島１０Ａが現出されるまでとする。
【０００５】
【発明が解決しようとする課題】
このような従来の誘電体分離ウェーハの製造方法によれば、張り合わせ誘電体分離ウェーハの仕上げ工程において、活性層用ウェーハ１０の表面を研削し、この研削面をアルカリ系の研磨剤を使って、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島（シリコンアイランド）１０Ａが露呈するまで、研磨している。
図３は誘電体分離ウェーハの表面研磨量と、隣り合う誘電体分離シリコン島間の距離との関係を示す説明図である。図４は従来手段に係る研磨量を少なくして作製された誘電体分離ウェーハの要部拡大断面図である。図５は従来手段に係る研磨量を多くして作製された誘電体分離ウェーハの要部拡大断面図である。
【０００６】
図３において、Ｄは誘電体分離用溝１３の全体の深さ（例えば７０μｍ）、Ｌ１は誘電体分離シリコン島１０Ａの研磨量、Ｌ２は誘電体分離シリコン島１０Ａの研磨残量、Ｗは隣接する誘電体分離シリコン島１０Ａと誘電体分離シリコン島１０Ａとの間の距離を示す。誘電体分離用溝１３の側壁面の角度θは５４．７度とする。
図３に示すように、活性層用ウェーハ１０は、その表面研磨時に、誘電体分離溝１３の底部分を研磨することになるので、研磨量Ｌ１が大きくなるほど、誘電体分離シリコン島１０Ａ間の距離Ｗが長くなる。反対に、研磨量Ｌ１が小さくなるほど、距離Ｗは短くなる。
【０００７】
ところで、実際に活性層用ウェーハ１０を表面研磨してみたところ、研磨量Ｌ１の大きさによって、誘電体分離シリコン島１０Ａ間で露呈した高温ポリシリコン層１６の表面の断面形状が異なることがわかった。
すなわち、研磨量Ｌ１を例えば１０μｍくらいの少量にすると、距離Ｗが狭まり、この露呈部分、すなわちＶ溝状の誘電体分離酸化膜１４に沿って成長した、高温ポリシリコン層１６が合わさる境界部に、隆起部１６ｂが発生する（図４参照）。また、この研磨量Ｌ１を例えば２５μｍくらいに増大させると、距離Ｗが長くなって、この境界部に窪み１６ａが発生する（図５参照）。
【０００８】
一般的に、研磨量Ｌ１を小さくすれば、その分だけ、デバイスを作製可能な誘電体分離シリコン島１０Ａの表面積が拡張されるので好ましい。しかしながら、その一方では、この研磨量Ｌ１を小さくすることで、触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．３μｍ程度の隆起部１６ｂが発生し、例えばデバイス製造プロセスでのコンタクト露光時に、このウェーハ表面を被う図外のマスクが傷ついたり、この隆起部１６ｂの元部付近にレジストが付着して残りやすい。これは、また、パターン不良、解像度不良、マスク剥がれなどを引き起こすという問題を生じる。
【０００９】
他方、研磨量Ｌ１を大きくすれば、活性層用ウェーハ１０の表面には、この面を構成するそれぞれの層１０Ａ，１４，１６の研磨速度の違いによって窪み１６ａが生じることがある。とりわけ、上記境界部においては、他の誘電体分離シリコン島１０Ａ，誘電体分離酸化膜１４の部分に比べて、エッチングの進行速度が速くなり、前記触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．３μｍ程度の窪み１６ａにもなることがある。
このような深い段差が形成されると、例えば製品出荷後、ユーザ側でデバイスを作製するときのフォトリソグラフ工程においては、ウェーハ表面へのレジストの均一な塗布の妨げとなったり、回路断線や解像度の劣化が起きるなどの問題が生じ、さらに露光後のレジスト膜除去時においては、この膜の一部がウェーハ表面上に残ってしまうおそれがあった。また、これ以外の工程でも、この窪み１６ａがごみの吸着サイトとなっていた。しかも、窪み１６ａに吸着されたごみは、通常、窪み１６ａの幅が狭いために、容易に除去することができないという問題点があった。
【００１０】
そこで、発明者は、誘電体分離ウェーハの表面研磨時に、このウェーハ表面の研磨量を適切な値にすれば、誘電体分離シリコン島と、誘電体分離シリコン島との間のウェーハ表面（具体的にはポリシリコン層の表面の一部）を平坦にすることができることに着目し、この発明を完成させた。
【００１１】
【発明の目的】
この発明は、誘電体分離ウェーハでのシリコン島間の表面を平坦化することができる誘電体分離ウェーハおよびその製造方法を提供することを、その目的としている。
この発明は、平坦化の結果、ウェーハ表面に比較的表面積が大きな誘電体分離シリコン島の現出と、コンタクト露光工程におけるマスクの損傷防止と、誘電体分離シリコン島間へのごみの付着防止と、ウェーハ表面へのレジストの均一な塗布の実現と、レジスト膜のウェーハ表面上への残存防止とを、同時に図ることができる誘電体分離ウェーハおよびその製造方法を提供することを、その目的としている。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、シリコンウェーハ表面に異方性エッチングを施すことにより、誘電体分離用溝を形成する工程と、この誘電体分離用溝を含むシリコンウェーハの表面に誘電体分離絶縁膜を被着する工程と、この誘電体分離絶縁膜上に高温ＣＶＤ法によりポリシリコン層を堆積する工程と、このシリコンウェーハのポリシリコン層を堆積した面とは反対側のシリコン面を分離研磨することにより、誘電体分離絶縁膜によって絶縁分離された複数の誘電体分離シリコン島を設ける工程とを含む誘電体分離ウェーハの製造方法において、上記誘電体分離酸化膜の厚さが０．２〜１．３μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が１１〜２１μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を８〜１５μｍとし、誘電体分離酸化膜の厚さが１．３〜２．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が２１〜３５μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を１５〜２５μｍとし、誘電体分離酸化膜の厚さが２．０〜３．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が３５〜５７μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を２５〜４０μｍとすることにより、隣り合う誘電体分離シリコン島と誘電体分離シリコン島との間の表面を平坦にする誘電体分離ウェーハの製造方法である。
【００１３】
誘電体分離シリコン島は、通常、ポリシリコン層をベースにして形成される。このポリシリコン層はＣＶＤ法で形成される。ＣＶＤ法は、シリコンを含んだソースガス（原料ガス）を希釈用ガス（通常はＮ２ガス）とともに反応炉内へ導入し、高温に熱せられたシリコンウェーハ上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させる方法である。シリコンを含んだ化合物としては、トリクロルシラン（ＳｉＨＣｌ３）、四塩化珪素（ＳｉＣｌ４）以外にも、例えばモノシラン（ＳｉＨ４），ジクロルシラン（ＳｉＨ２Ｃｌ２）などが挙げられる。また、このＣＶＤ法としては、加熱温度が１２００〜１３００℃の高温ＣＶＤ法，５５０〜７００℃の低温ＣＶＤ法などが挙げられる。
反応炉としては、例えば横長の石英管内に固定されたボート上のシリコンウェーハを、ガス導入しながら誘導加熱する横型炉がある。また、梵鐘形の石英（ＳｉＣ）ベルジャー内で、シリコンウェーハを載せた縦型石英（ＳｉＣ）ボートを回転させながらガス導入して抵抗加熱する縦型炉がある。
【００１４】
ここでいう誘電体分離シリコン島間の表面が平坦であることは、例えば触針式段差計の測定最大値と最小値との差値の絶対値が、０．２μｍ未満であることを意味する。
【００１５】
請求項２に記載の発明は、上記誘電体分離シリコン島間の表面の平坦度は、その表面を触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．２μｍ未満である請求項１に記載の誘電体分離ウェーハの製造方法である。
この差値の絶対値が０．２μｍを超えると、その表面の凹凸により、コンタクト露光でのマスク損傷、レジスト付着、解像度むら、レジスト残り、汚染などの上記不都合が生じる。
【００１６】
【００１７】
ここで、ポリシリコン層の耐食性は、例えばソースガスの種類、低温ＣＶＤ法または高温ＣＶＤ法の区別など、そのポリシリコン層の粒径や成長速度と関連するものである。
また、誘電体分離絶縁膜の厚さは、デバイスの耐圧要求により決定される。一般的な厚さは０．７〜３．０μｍである。０．７μｍ未満では高耐圧用基板としての要求が少ない。また、３．０μｍを超えると生産性が悪くなったり、反りが大きくなるなどの問題が現れる。また、転位ピットが発生し易くなる。
さらに、誘電体分離用溝を形成するためのエッチング深さは、作り込まれる素子の耐圧要求や、光素子では光の減衰深さにより決定される。例えば１０〜７０μｍである。
隣り合う誘電体分離シリコン島間の距離は、チップサイズと回路構成要求および加工精度により決定され、例えば０〜４０μｍとする。この距離が０μｍとは、シリコン島同士が分離酸化膜のみで絶縁されている場合である。
シリコン面の分離研磨の条件としては、例えば誘電体分離ウェーハの表面研磨に用いられる研磨剤の条件が挙げられる。研磨剤としては、例えばＮａＯＨによるアルカリ性のエッチング液中に、平均粒径２０〜１００ｎｍ程度の研磨砥粒（ＳｉＯ２）を２〜５重量％加えたものなどを使用することができる。研磨剤の好ましいｐＨは９〜１１である。
ポリシリコン層を形成する方法としては、例えば減圧ＣＶＤ法，常圧ＣＶＤ法などが採用できる。減圧ＣＶＤ法による成膜中の圧力は、１０〜８０Ｐａ程度である。
【００１８】
【００１９】
【作用】
この発明によれば、誘電体分離ウェーハの表面を、誘電体分離シリコン島と誘電体分離シリコン島との間に、隆起部または窪みがない平坦な表面となる量だけ研磨する。
その結果、ウェーハ表面に比較的表面積が大きな誘電体分離シリコン島を現出させることができる。しかも、これと同時に、デバイス製造のコンタクト露光工程におけるレジスト膜の損傷防止と、誘電体分離シリコン島間へのごみの付着防止と、ウェーハ表面へのレジストの均一な塗布の実現と、レジスト膜除去時におけるこの膜のウェーハ表面上への残存防止とを図ることができる。
【００２０】
特に、請求項２に記載の発明では、誘電体分離シリコン島間の表面の平坦度を、触針式段差計で測定した最大値と最小値との差値の絶対値が、０．２μｍ未満とする。
【００２１】
【００２２】
【発明の実施の形態】
以下、この発明の一実施例に係る誘電体分離ウェーハおよびその製造方法を説明する。なお、ここでは従来技術の欄で説明した張り合わせ誘電体分離ウェーハを例にとって説明する。したがって、図６のものと同一部分には同一符号を付している。
まず、活性層用ウェーハとなる表面を鏡面加工したシリコンウェーハ１０を作製、準備する（図１（ａ））。
次いで、このシリコンウェーハ１０の表面に、マスク酸化膜１１を形成する（図１（ｂ））。
【００２３】
次に、酸化膜１１上にレジスト膜１２を被着する。そして、このレジスト膜１２に所定パターンの窓を形成する。
続いて、この窓を介して、酸化膜１１に同じパターンの窓を形成し、ウェーハ表面の一部を露出させる。
次いで、レジスト膜１２を除去する。
さらに、このシリコンウェーハ１０をエッチング液（ＩＰＡ／ＫＯＨ／Ｈ２Ｏ）に所定時間浸漬する。この結果、シリコンウェーハ１０の表面には、所定パターンでの凹部（窪み）が形成されることになる。ウェーハ表面に異方性エッチングが施され（図１（ｃ））、断面Ｖ字形状の誘電体分離溝１３が形成される。
【００２４】
次いで、マスク酸化膜１１を希ＨＦ液で洗浄除去する（図１（ｄ））。例えばディッピングによる。
次にまた、シリコンウェーハ１０の表面に、酸化熱処理によって厚さ１〜３μｍの誘電体分離酸化膜１４を形成する（図１（ｅ））。
それから、このシリコンウェーハ１０の表面を純水で洗浄する。
【００２５】
続いて、シリコンウェーハ１０の表面上に、約１２５０℃の高温ＣＶＤ法で、高温ポリシリコン層１６を所定厚さに成長させる（図１（ｆ））。なお、このポリシリコン層の成長時には、トリクロルシランまたは四塩化珪素をソースガスとする。
次に、ウェーハ外周部を面取りし、必要に応じてウェーハ裏面を平坦化する。
続いて、ウェーハ表面の高温ポリシリコン層１６を厚さ３０μｍまで研削・研磨する。またはこの後、必要に応じて、ウェーハ表面に６００℃の低温ＣＶＤ法で、厚さ３μｍの低温ポリシリコン層１７を堆積し、その表面をポリッシングする（図１（ｇ））。
【００２６】
一方、支持基板用シリコンウェーハ２０を準備する（図１（ｈ））。
次に、このシリコンウェーハ２０上に、上記活性層用ウェーハ用のシリコンウェーハ１０を、その鏡面同士を重ね合わせて張り合わせる（図１（ｉ））。
そして、この張り合わせウェーハ３０について所定の張り合わせ熱処理を施す。
次に、図１（ｊ）に示すように、この活性層用ウェーハ側の外周部を面取りし、活性層用ウェーハ表面を研削・研磨する。このときの研磨剤には、ｐＨ９〜１１のＮａＯＨ製の砥液中に、粒径２０〜１００ｎｍのＳｉＯ２からなる研磨砥粒を２〜５重量％添加したものを用いる。また、研磨温度は２０〜３５℃、研磨時間は５〜１０分間とする。
【００２７】
活性層用ウェーハの研削量は、図２に示すように、誘電体分離酸化膜１４で絶縁分離された誘電体分離シリコン島１０Ａが現出され、かつ隣接した誘電体分離シリコン島１０Ａと誘電体分離シリコン島１０Ａとの間の表面の平坦度が、その表面を触針式段差計で測定した場合に、その最大値と最小値との差値の絶対値が０．２μｍ未満となる量である。したがって、誘電体分離シリコン島１０Ａ間の表面に、隆起部１６ｂ（図４参照）または窪み１６ａ（図５参照）がほとんど発生しない。
なお、ここで具体例を挙げると、例えば（１）研磨量Ｌ１（図３参照）＝８〜１５μｍ、誘電体分離酸化膜の厚さ＝０．２〜１．３μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝１１〜２１μｍという条件のとき、ウェーハ表面の平坦度が高まる。すなわち、上記絶対値で０．２μｍ未満となる。
また、（２）研磨量Ｌ１＝１５〜２５μｍ、誘電体分離酸化膜の厚さ＝１．３〜２．０μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝２１〜３５μｍという条件のときも、同様に、ウェーハ表面の平坦度が高まる。
さらに、（３）研磨量Ｌ１＝２５〜４０μｍ、誘電体分離酸化膜の厚さ＝２．０〜３．０μｍ、誘電体分離シリコン島１０Ａ間の距離Ｗ＝３５〜５７μｍという条件のときにも、ウェーハ表面の平坦度が高まる。
【００２８】
その結果、誘電体分離シリコン島１０Ａ間に窪み１６ａが形成される従来の誘電体分離ウェーハに比べて、比較的表面積が大きな誘電体分離シリコン島１０Ａを現出させることができる。しかも、これと同時に、上記隆起部１６ｂの発生を原因とする、例えばデバイス製造プロセスにおけるコンタクト露光時のウェーハ表面を被うレジスト膜の損傷防止と、ウェーハ洗浄後の隆起部１６ｂの元部付近へのごみの残存防止を図ることができる。
一方、これらと同時に、上記窪み１６ａの発生を原因とする、例えばデバイス製造時のフォトリソグラフ工程において、ウェーハ表面へのレジストの均一塗布の実現と、この工程における露光時の解像度の劣化防止と、露光後のレジスト膜除去時におけるこの膜の残存防止と、各種の工程における窪み１６ａのごみの吸着サイト化を完全に防止することができる。
【００２９】
その後、実際に、この誘電体分離ウェーハの活性層用ウェーハ側の表面の平坦度を、比較例とともに、触針式段差計により測定してみた。その測定試験結果を比較例とともに記載する。
（実施例１〜４，比較例１，２）
研磨砥粒の主原料がＳｉＯ２であり、砥粒濃度が２〜５重量％で、しかもｐＨが１０．０±１．０である研磨剤を用いて、表１に示す研磨条件でもって、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨した。これにより、多数の誘電体分離シリコン島を分離形成した。
次に、触針式段差計（ＷＹＫＯ社製、型式ＴＯＰＯ−３Ｄ）を用いて、活性層用ウェーハの誘電体分離シリコン島間の表面の段差を測定した。このときの最大値と最小値との差値を、同じく表１に示す。
【００３０】
【表１】
この表１から明らかなように、研磨量Ｌ１（図３参照）が８μｍまたは１４μｍで、しかも誘電体分離酸化膜厚が０．８μｍまたは１．３μｍである実施例１〜実施例４の研磨条件では、段差測定値は±０．２μｍ以内の適正値であった。これに対して、研磨量Ｌ１が９μｍまたは１２μｍで、誘電体分離酸化膜が何れも１．５μｍの場合では、段差測定値は±０．２μｍを超えていた。
【００３２】
（実施例５〜８，比較例３，４）
実施例１と同じ研磨剤を用い、表２に示す研磨条件で、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨した。そして、誘電体分離シリコン島を多数分離した。
その後、同じ触針式段差計により、誘電体分離シリコン島間の表面の段差を測定した。この際の最大値と最小値との差値を表２に示す。
【００３３】
【表２】
表２から明らかなように、研磨量Ｌ１が１５μｍまたは２４μｍで、誘電体分離酸化膜厚が１．４μｍまたは２．０μｍの実施例５〜実施例８の研磨条件では、段差測定値は±０．２μｍ以内の適正値に納まった。これに対して、研磨量Ｌ１が１８μｍまたは２０μｍで、誘電体分離酸化膜が１．０μｍまたは２．３μｍの場合には、この段差測定値は±０．２μｍを超えてしまった。
【００３５】
（実施例９〜１２，比較例５，６）
実施例１と同じ研磨剤を用い、表３に示す研磨条件で、活性層用ウェーハ側のポリシリコン層を堆積した面とは反対側の面を研磨し、誘電体分離シリコン島を分離形成した。
その後、同一の触針式段差計を用いて、誘電体分離シリコン島間の表面の段差を測定した。最大値と最小値との差値を表３に示す。
【００３６】
【表３】
この表３から明らかなように、研磨量Ｌ１が２５μｍまたは３９μｍで、誘電体分離酸化膜厚が２．１μｍまたは２．８μｍの実施例９〜実施例１２の研磨条件では、段差測定値は±０．２μｍ以内の適正値に納まった。これに対して、研磨量Ｌ１が何れも３５μｍで、誘電体分離酸化膜が１．８μｍまたは３．１μｍの場合、この段差測定値は±０．２μｍを超えてしまった。
【００３８】
【発明の効果】
この発明によれば、誘電体分離シリコン島間の表面に、隆起部または窪みがない平坦な表面を現出させることができる。これにより、ウェーハ表面に比較的大きな誘電体分離シリコン島を現出と、デバイスの各種製造工程におけるウェーハ表面への均一な塗布と、そのレジスト膜の損傷防止と、誘電体分離シリコン島間へのごみおよび洗浄後の残存レジストの付着防止とを、同時に図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例に係る誘電体分離ウェーハの製造工程を示す説明図である。
【図２】この発明の一実施例に係る誘電体分離ウェーハの要部拡大断面図である。
【図３】誘電体分離ウェーハの表面研磨量と、誘電体分離シリコン島間の距離との関係を示す説明図である。
【図４】従来手段に係る研磨量を少なくして作製された誘電体分離ウェーハの要部拡大断面図である。
【図５】従来手段に係る研磨量を多くして作製された誘電体分離ウェーハの要部拡大断面図である。
【図６】従来手段に係る誘電体分離ウェーハの製造工程を示す説明図である。
【符号の説明】
１０ シリコンウェーハ、
１０Ａ 誘電体分離シリコン島、
１３ 誘電体分離用溝、
１４ 誘電体分離酸化膜（誘電体分離絶縁膜）、
１６ 高温ポリシリコン層（ポリシリコン層）。
Claims (2)
- シリコンウェーハ表面に異方性エッチングを施すことにより、誘電体分離用溝を形成する工程と、
この誘電体分離用溝を含むシリコンウェーハの表面に誘電体分離絶縁膜を被着する工程と、
この誘電体分離絶縁膜上に高温ＣＶＤ法によりポリシリコン層を堆積する工程と、
このシリコンウェーハのポリシリコン層を堆積した面とは反対側のシリコン面を分離研磨することにより、誘電体分離絶縁膜によって絶縁分離された複数の誘電体分離シリコン島を設ける工程とを含む誘電体分離ウェーハの製造方法において、
上記誘電体分離酸化膜の厚さが０．２〜１．３μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が１１〜２１μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を８〜１５μｍとし、誘電体分離酸化膜の厚さが１．３〜２．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が２１〜３５μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を１５〜２５μｍとし、誘電体分離酸化膜の厚さが２．０〜３．０μｍで、かつ、隣り合う誘電体分離シリコン島間の距離でそれらの間の誘電体分離酸化膜の厚さを除いた値が３５〜５７μｍのときは、上記分離研磨での上記誘電体分離用溝の底面からの研磨量を２５〜４０μｍとすることにより、隣り合う誘電体分離シリコン島と誘電体分離シリコン島との間の表面を平坦にする誘電体分離ウェーハの製造方法。 - 上記誘電体分離シリコン島間の表面の平坦度は、その表面を触針式段差計で測定した場合その最大値と最小値との差値が、絶対値で０．２μｍ未満である請求項１に記載の誘電体分離ウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36762598A JP3601764B2 (ja) | 1998-12-24 | 1998-12-24 | 誘電体分離ウェーハの製造方法 |
| US09/421,322 US6815774B1 (en) | 1998-10-29 | 1999-10-18 | Dielectrically separated wafer and method of the same |
| EP99120082A EP0997932A3 (en) | 1998-10-29 | 1999-10-20 | Wafer with dielectrically isolated silicon islands and method of manufacturing the same |
| KR10-1999-0047003A KR100373475B1 (ko) | 1998-10-29 | 1999-10-28 | 유전체 분리 웨이퍼 및 그 제조 방법 |
| US09/942,739 US6472289B2 (en) | 1998-10-29 | 2001-08-31 | Dielectrically separated wafer and method of manufacturing the same |
| KR10-2001-0075461A KR100373476B1 (ko) | 1998-10-29 | 2001-11-30 | 유전체 분리 웨이퍼 및 그 제조 방법 |
| KR1020010075463A KR20020018638A (ko) | 1998-10-29 | 2001-11-30 | 유전체 분리 웨이퍼 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36762598A JP3601764B2 (ja) | 1998-12-24 | 1998-12-24 | 誘電体分離ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000195942A JP2000195942A (ja) | 2000-07-14 |
| JP3601764B2 true JP3601764B2 (ja) | 2004-12-15 |
Family
ID=18489785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36762598A Expired - Fee Related JP3601764B2 (ja) | 1998-10-29 | 1998-12-24 | 誘電体分離ウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601764B2 (ja) |
-
1998
- 1998-12-24 JP JP36762598A patent/JP3601764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000195942A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635200B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JPH06104229A (ja) | ウェーハの製造方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3496508B2 (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JPH11340317A (ja) | 分離構造形成方法 | |
| KR100373476B1 (ko) | 유전체 분리 웨이퍼 및 그 제조 방법 | |
| KR100384343B1 (ko) | 유전체 분리 웨이퍼 및 그 제조 방법 | |
| JP3601764B2 (ja) | 誘電体分離ウェーハの製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3675642B2 (ja) | 誘電体分離ウェーハの製造方法 | |
| JP3959877B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3601763B2 (ja) | 誘電体分離ウェーハおよびその製造方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| JP2000211997A (ja) | エピタキシャルウェ―ハの製造方法 | |
| JP3615091B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP3951568B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP2003273051A (ja) | 半導体装置の製造方法 | |
| JP3308496B2 (ja) | 誘電体分離ウェーハの製造方法 | |
| JP2004363182A (ja) | 貼り合わせ誘電体分離ウェーハおよびその製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JP2004047741A (ja) | 貼り合わせ誘電体分離ウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |