JPS61177744A - 半導体集積回路用基板の製造方法 - Google Patents
半導体集積回路用基板の製造方法Info
- Publication number
- JPS61177744A JPS61177744A JP1911885A JP1911885A JPS61177744A JP S61177744 A JPS61177744 A JP S61177744A JP 1911885 A JP1911885 A JP 1911885A JP 1911885 A JP1911885 A JP 1911885A JP S61177744 A JPS61177744 A JP S61177744A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- region
- substrate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体集積回路用基板の製造方法に係るもの
で、特に、多孔質シリコン酸化物によって単結晶シリコ
ンの島の周囲及び底部を絶縁分離する誘電体分離による
半導体集積回路用基板の製造方法に関するものである。
で、特に、多孔質シリコン酸化物によって単結晶シリコ
ンの島の周囲及び底部を絶縁分離する誘電体分離による
半導体集積回路用基板の製造方法に関するものである。
半導体集積回路装置における素子の分離の方味には幾つ
かある。古くから用いられているのはＲ接合分離である
が、特性の改善のために誘電体分離技術が注目されてい
る。この誘電体分離技術にも種々あるが、異方性エツチ
ングを利用してＶ字形の溝を形成し、シリコン酸化膜、
多結晶シリコン層を形成し、基板を研磨して、単結晶シ
リコンの島を二酸化シリコンの誘電体膜で分離する構造
（方法）が一般的である。しかし、このような構造を得
るためには、エツチング、気相成長、研磨に多くの工数
を要し、また歩留が低くなるといった問題かめる。
かある。古くから用いられているのはＲ接合分離である
が、特性の改善のために誘電体分離技術が注目されてい
る。この誘電体分離技術にも種々あるが、異方性エツチ
ングを利用してＶ字形の溝を形成し、シリコン酸化膜、
多結晶シリコン層を形成し、基板を研磨して、単結晶シ
リコンの島を二酸化シリコンの誘電体膜で分離する構造
（方法）が一般的である。しかし、このような構造を得
るためには、エツチング、気相成長、研磨に多くの工数
を要し、また歩留が低くなるといった問題かめる。
そこで多孔質シリコンを酸化することによって二酸化シ
リコンの誘電体領域を形成し、これを素子の分離のため
に用いることも考えられている。
リコンの誘電体領域を形成し、これを素子の分離のため
に用いることも考えられている。
本発明は、このような多孔質シリコンを酸化しイブの半
導体集積回路用基板の製造方法に関するものである。
導体集積回路用基板の製造方法に関するものである。
半導体集積回路に形成されるトランジスタにはコレクタ
埋込層が形成されて、コレクタの抵抗を小さくすること
が考えられている。しかし１表面の配線は基板の表面に
形成されるので、コレクタ電極とコレクタ埋込層との間
は高抵抗となってしまう。これを解決するために拡散な
どを行うこともあるが工数が増加する問題がある。
埋込層が形成されて、コレクタの抵抗を小さくすること
が考えられている。しかし１表面の配線は基板の表面に
形成されるので、コレクタ電極とコレクタ埋込層との間
は高抵抗となってしまう。これを解決するために拡散な
どを行うこともあるが工数が増加する問題がある。
まだ、埋込層の形成は基板に高濃度にドープした不純物
をエピタキシアル成長の際にパイルアップ現象を利用し
て行うのが普通であるが１表面よ１０込む素子との整合
をとシ難いといった問題もあった。
をエピタキシアル成長の際にパイルアップ現象を利用し
て行うのが普通であるが１表面よ１０込む素子との整合
をとシ難いといった問題もあった。
更に、素子間または素子と基板との間のシールドを行う
ための導体層が必要とな′る場合には、その層を形成す
るための特別の工程が必要となる。
ための導体層が必要とな′る場合には、その層を形成す
るための特別の工程が必要となる。
本発明は上記のような問題点を解決して、埋込層、シー
ルド層を同時に形成できる半導体集積回路用基板の製造
方法を提供することを目的とする。
ルド層を同時に形成できる半導体集積回路用基板の製造
方法を提供することを目的とする。
また、誘電体分離領域の形成と同時に埋込層。
シールド層を形成できる半導体集積回路用基板の製造方
法を提供することを目的とする。
法を提供することを目的とする。
本発明は多孔質シリコンの拡散速度が単結晶シリコンの
拡散速度よりもはるかに速いことを利用して、多孔質シ
リコン８領域に高濃度の不純物をドープし、酸化の際に
この不純物を単結晶シリコン領域に拡散することによっ
て上記の目的を達成するものである。
拡散速度よりもはるかに速いことを利用して、多孔質シ
リコン８領域に高濃度の不純物をドープし、酸化の際に
この不純物を単結晶シリコン領域に拡散することによっ
て上記の目的を達成するものである。
すなわち、単結晶シリコン領域の周囲及び底部の分離領
域となる部分を陽極化成処理によって多孔質化し、該多
孔質化された領域を酸化処理によってシリコン酸化物と
する半導体集積回路用基板の製造方法において、単結晶
シリコン領域の周囲の多孔質化された領域に表面から溝
を形成し、該溝から該多孔質化された領域に高濃度に不
純物をドープし、多孔質化された領域を酸化処理してシ
リコン酸化物とするとともに、シリコン酸化物に接する
領域に高濃度に不純物を含む層を形成することに特替を
有する。
域となる部分を陽極化成処理によって多孔質化し、該多
孔質化された領域を酸化処理によってシリコン酸化物と
する半導体集積回路用基板の製造方法において、単結晶
シリコン領域の周囲の多孔質化された領域に表面から溝
を形成し、該溝から該多孔質化された領域に高濃度に不
純物をドープし、多孔質化された領域を酸化処理してシ
リコン酸化物とするとともに、シリコン酸化物に接する
領域に高濃度に不純物を含む層を形成することに特替を
有する。
以下１本発明の実施列について、図面を参照し −で説
明する。第１図（Ａ−Ｅ）は１本発明の実施例を示す正
面断面図である。
明する。第１図（Ａ−Ｅ）は１本発明の実施例を示す正
面断面図である。
Ｎ型の導電性を有する基板１０の表面ＫＰ型の導電性を
有する層１１をエピタキシアル成長させ。
有する層１１をエピタキシアル成長させ。
更にその表面にＮ型の導電性を有する層１２をエピタキ
シアル成長させた三層の単結晶シリコン基板を形成する
（第り図Ａ）。Ｎ型層ｔ２は単結晶シリコンの島となる
ものであ）、Ｐ型層ｔ１は底部の誘電体分離領域となる
ものである。
シアル成長させた三層の単結晶シリコン基板を形成する
（第り図Ａ）。Ｎ型層ｔ２は単結晶シリコンの島となる
ものであ）、Ｐ型層ｔ１は底部の誘電体分離領域となる
ものである。
次に、Ｎ型層【２の表面からボロンなどＰ型の不純物を
拡散してＰ型領域ｔ３を形成する（第１図Ｂ）。このＰ
型領域１３はＰ型層１１に達するように形成する。図示
しないが、これを平面で見るとＰ型頭ｖ、１３が格子状
に基板表面に形成されることになる。キしてＮ型の単結
晶シリコンの周囲及び底部がＰ型の単結晶シリコンで囲
まれた構造となる。
拡散してＰ型領域ｔ３を形成する（第１図Ｂ）。このＰ
型領域１３はＰ型層１１に達するように形成する。図示
しないが、これを平面で見るとＰ型頭ｖ、１３が格子状
に基板表面に形成されることになる。キしてＮ型の単結
晶シリコンの周囲及び底部がＰ型の単結晶シリコンで囲
まれた構造となる。
上記の基板をフッ化水素（ＨＦ）溶極中において陽極化
成処理を行うと、Ｐ型領域１３とＰ型層は多孔質化され
て多孔質シリコン＠Ｌ４となる（第１図Ｃ）。通常、フ
ッ化水素溶液中で陽極化成処理を行うとＰ型の単結晶シ
リコンが多孔質化が進むことを利用したものである。こ
れによってＮ型層１２は複数の島に分けられその間に多
孔質シリコン領域が形成されたことになる。
成処理を行うと、Ｐ型領域１３とＰ型層は多孔質化され
て多孔質シリコン＠Ｌ４となる（第１図Ｃ）。通常、フ
ッ化水素溶液中で陽極化成処理を行うとＰ型の単結晶シ
リコンが多孔質化が進むことを利用したものである。こ
れによってＮ型層１２は複数の島に分けられその間に多
孔質シリコン領域が形成されたことになる。
次に、多孔質シリコン層Ｌ４に基板表面から溝１５を形
成する。（第１図Ｄ）この溝の幅と深さは任意で良いが
、深さはＮ型の基板１０に届くかめるいは近接する程度
にする方が後の工程のために好ましい。溝の形成方法は
エツチングでも機械的な方法でも良い。
成する。（第１図Ｄ）この溝の幅と深さは任意で良いが
、深さはＮ型の基板１０に届くかめるいは近接する程度
にする方が後の工程のために好ましい。溝の形成方法は
エツチングでも機械的な方法でも良い。
図示しないが、ここで多孔質シリコン層Ｌ４に不純物を
高Ｓ！度にドープする。その導電型は用途に応じて任意
に選べるが、Ｎ型の単結晶シリコン層に埋込層を形成す
る場合でおればＮ型の不純物をドープしておく。多孔質
シリコンは【ＯＯ〜２００人の孔を多く有しているし、
酸素に対して活性な膜であるので、単結晶シリコンより
拡散速度がはるかに早くなる。ｔｔｏｏ℃においては約
７３倍早くなる。これを利用して、溝の部分からＮ型シ
リコン領域の下まで拡散することができる。また、Ｐｏ
ｃｔｓなどの酸素原子を含む不純物を用いると有利であ
る。
高Ｓ！度にドープする。その導電型は用途に応じて任意
に選べるが、Ｎ型の単結晶シリコン層に埋込層を形成す
る場合でおればＮ型の不純物をドープしておく。多孔質
シリコンは【ＯＯ〜２００人の孔を多く有しているし、
酸素に対して活性な膜であるので、単結晶シリコンより
拡散速度がはるかに早くなる。ｔｔｏｏ℃においては約
７３倍早くなる。これを利用して、溝の部分からＮ型シ
リコン領域の下まで拡散することができる。また、Ｐｏ
ｃｔｓなどの酸素原子を含む不純物を用いると有利であ
る。
上記のように、不純物をデポジションし酸素雰囲気中で
酸化処理を行うと、多孔質シリコン層は二酸化シリコン
層１６となり、また、ドープされた不純物は多孔質シリ
コン層から単結晶シリコン層Ｌ２と単結晶シリコン基板
に拡散されて高導電＃ｔ７が形成される（第１図Ｅ）。
酸化処理を行うと、多孔質シリコン層は二酸化シリコン
層１６となり、また、ドープされた不純物は多孔質シリ
コン層から単結晶シリコン層Ｌ２と単結晶シリコン基板
に拡散されて高導電＃ｔ７が形成される（第１図Ｅ）。
以上のようにして、二酸化シリコンの誘電体層で周囲及
び底部が囲まれた単結晶シリコンの島が形成され、その
島の境界部分には高導電層を具え。
び底部が囲まれた単結晶シリコンの島が形成され、その
島の境界部分には高導電層を具え。
また基板と誘電体層との境界にも高導電層を具えた半導
体集積回路用基板が得られる。
体集積回路用基板が得られる。
なお、第２図のように、溝２５をＮ型の基板２０まで及
ぶように形成ルておくと、多孔質シリコンが酸化されて
二酸化シリコ７２６となったとき、それが接する高導電
層２７のうち基板２０側の高導電層２７Ａは不連続の層
となる。
ぶように形成ルておくと、多孔質シリコンが酸化されて
二酸化シリコ７２６となったとき、それが接する高導電
層２７のうち基板２０側の高導電層２７Ａは不連続の層
となる。
本発明によれば、誘を体分離領域の形成と同時にそれと
接する高導電層が形成される。この高導電層はトランジ
スタの埋込層やシールド層として利用することができる
。そして埋込）−は底面と側面に同時に形成される利点
がある。
接する高導電層が形成される。この高導電層はトランジ
スタの埋込層やシールド層として利用することができる
。そして埋込）−は底面と側面に同時に形成される利点
がある。
また、多孔質シリコンに溝を形成しであるので。
酸化によって生じる多孔質シリコンの体積の膨張を吸収
できる点でも有利でめる。
できる点でも有利でめる。
第１図（Ａ−Ｅ）、第２図（Ａ−Ｂ ）はいずれも本発
明の実施列を示す正面断面図である。 １０・２０・・・・・・単結晶シリコン基板。 【１・・・・・・Ｐ型層、 １２・・・・・・Ｎ型層
。 Ｌ４・・・・・・多孔質シリコン層、 １５・ｚ５
・・・・・・溝。 １６・２６・・・・・・二酸化シリコン層。 １７・２７・・・・・・高導電層 （Ａ） １図
明の実施列を示す正面断面図である。 １０・２０・・・・・・単結晶シリコン基板。 【１・・・・・・Ｐ型層、 １２・・・・・・Ｎ型層
。 Ｌ４・・・・・・多孔質シリコン層、 １５・ｚ５
・・・・・・溝。 １６・２６・・・・・・二酸化シリコン層。 １７・２７・・・・・・高導電層 （Ａ） １図
Claims (1)
- 単結晶シリコン領域の周囲及び底部の分離領域となる
部分を陽極化成処理によつて多孔質化し、該多孔質化さ
れた領域を酸化処理によつてシリコン酸化物とする半導
体集積回路用基板の製造方法において、単結晶シリコン
領域の周囲の該多孔質化された領域に表面から溝を形成
し、該溝から該多孔質化された領域に不純物をドープし
、該多孔質化された領域を酸化処理してシリコン酸化物
とするとともに、該シリコン酸化物に接する領域に高濃
度に不純物を含む層を形成することを特徴とする半導体
集積回路用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1911885A JPS61177744A (ja) | 1985-02-01 | 1985-02-01 | 半導体集積回路用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1911885A JPS61177744A (ja) | 1985-02-01 | 1985-02-01 | 半導体集積回路用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61177744A true JPS61177744A (ja) | 1986-08-09 |
Family
ID=11990554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1911885A Pending JPS61177744A (ja) | 1985-02-01 | 1985-02-01 | 半導体集積回路用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61177744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387541A (en) * | 1990-11-20 | 1995-02-07 | The Secretary For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Method of making silicon-on-porous-silicon by ion implantation |
-
1985
- 1985-02-01 JP JP1911885A patent/JPS61177744A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387541A (en) * | 1990-11-20 | 1995-02-07 | The Secretary For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Northern Ireland | Method of making silicon-on-porous-silicon by ion implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01179342A (ja) | 複合半導体結晶体 | |
| KR100272144B1 (ko) | 반도체장치의 제조방법 | |
| JPS61177744A (ja) | 半導体集積回路用基板の製造方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| JPS6244415B2 (ja) | ||
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS6155253B2 (ja) | ||
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPS61252644A (ja) | 半導体装置の製造方法 | |
| JPS59172739A (ja) | 半導体集積回路装置とその製造方法 | |
| JPS5928052B2 (ja) | 半導体集積回路用基体の製造方法 | |
| JPS60117764A (ja) | 半導体装置の製造方法 | |
| JPS61180449A (ja) | 誘電体分離半導体集積回路用基板及びその製造方法 | |
| JPS6245042A (ja) | 半導体集積回路の製造方法 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01152667A (ja) | 半導体装置の製造方法 | |
| JPS59175746A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62214637A (ja) | 半導体装置とその製造方法 |