JPS6226837A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6226837A JPS6226837A JP16589485A JP16589485A JPS6226837A JP S6226837 A JPS6226837 A JP S6226837A JP 16589485 A JP16589485 A JP 16589485A JP 16589485 A JP16589485 A JP 16589485A JP S6226837 A JPS6226837 A JP S6226837A
- Authority
- JP
- Japan
- Prior art keywords
- withstand voltage
- oxide film
- island
- low withstand
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高耐圧素子と低耐圧素子を同一チップ上に混
載した半導体装置の製造方法に関するものである。
載した半導体装置の製造方法に関するものである。
（従来の技術）
高耐圧素子と低耐圧素子を混載する複数個の誘電体分離
島を持つ半導体装置の従来の製造工程を第２図に示す（
特開昭５５−１０５３４０号公報参照）。この構造は、
ａ＄耐圧部の島を深く低耐圧部の島を浅く形成すること
により、低耐圧素子のコレクタ抵抗を低減し、素子の性
能を向上させようとするものであった。
島を持つ半導体装置の従来の製造工程を第２図に示す（
特開昭５５−１０５３４０号公報参照）。この構造は、
ａ＄耐圧部の島を深く低耐圧部の島を浅く形成すること
により、低耐圧素子のコレクタ抵抗を低減し、素子の性
能を向上させようとするものであった。
この製造工程においては、先づシリコン基板２１を酸化
し、主表面に酸化膜２２を形成する（第２図（ａｌ参照
）。その後通常のフォトリソエツチングにより、一方の
主表面の酸化膜を部分的に除去しパターニングを行う。
し、主表面に酸化膜２２を形成する（第２図（ａｌ参照
）。その後通常のフォトリソエツチングにより、一方の
主表面の酸化膜を部分的に除去しパターニングを行う。
しかる後、シリコンの異方性エツチングにより、高耐圧
部となる島を形成すべく所望の深さまでエツチングをし
、■溝２３を形成する（第２図ｆｂｌ参！（α）。この
とき低耐圧部となる凹部２４は、その底面部が露出した
形となる。次に、この異方性エツチングのマスクとした
酸化膜を除去して、再びシリコン基板全面を酸化し、酸
化膜２５を形成する。さらにフォトリソエツチングを用
い所定の醸化膜を除去し、低耐圧部となる島を形成する
ために所望の深さまで異方性エツチングを施し、Ｖ ｐ
ｇ ２６を形成する（第２図（ｃｌ参照）。次にこの酸
化膜を除去した後、分外絶縁膜２７を形成し、さらに多
結晶シリコン等の支特休２８を形成する。続いて、基板
の反対側の主表面を、前記Ｖｉ１２３，２６が露見する
まで研磨し、誘電体分離基板を形成する。これによって
低Ｎ（圧部２９と８耐圧部３０から成り深さの異なる単
結晶島を同一基板内にもつ半導体基板を得る。
部となる島を形成すべく所望の深さまでエツチングをし
、■溝２３を形成する（第２図ｆｂｌ参！（α）。この
とき低耐圧部となる凹部２４は、その底面部が露出した
形となる。次に、この異方性エツチングのマスクとした
酸化膜を除去して、再びシリコン基板全面を酸化し、酸
化膜２５を形成する。さらにフォトリソエツチングを用
い所定の醸化膜を除去し、低耐圧部となる島を形成する
ために所望の深さまで異方性エツチングを施し、Ｖ ｐ
ｇ ２６を形成する（第２図（ｃｌ参照）。次にこの酸
化膜を除去した後、分外絶縁膜２７を形成し、さらに多
結晶シリコン等の支特休２８を形成する。続いて、基板
の反対側の主表面を、前記Ｖｉ１２３，２６が露見する
まで研磨し、誘電体分離基板を形成する。これによって
低Ｎ（圧部２９と８耐圧部３０から成り深さの異なる単
結晶島を同一基板内にもつ半導体基板を得る。
（発明が解決しようとする問題点）
しかし上記製造方法においては、高耐圧部と低耐圧部の
島の比抵抗が等しく、このため例えば５００■程度の高
耐圧部を得ろためには１０〜２０Ω・Ｃｍの比抵抗が必
要となる。そして、このとき例λば５０■程度の低耐圧
部を必要とするならば、空乏層の伸びも考庄に入れて、
島の深さは３０μｍ以上と深くしなければならず、実積
度劣化の原因となっていた。また、高比抵抗基板のため
コレクタ抵抗も大きくなり、電気特性上も問題があった
。
島の比抵抗が等しく、このため例えば５００■程度の高
耐圧部を得ろためには１０〜２０Ω・Ｃｍの比抵抗が必
要となる。そして、このとき例λば５０■程度の低耐圧
部を必要とするならば、空乏層の伸びも考庄に入れて、
島の深さは３０μｍ以上と深くしなければならず、実積
度劣化の原因となっていた。また、高比抵抗基板のため
コレクタ抵抗も大きくなり、電気特性上も問題があった
。
本発明は、以上述へた低耐圧素子のＥＪ４積度および電
気特性の劣化という問題点を除去し、集積度、素子特性
共に良好な低耐圧素子と、高耐圧素子を１チツプ内に混
載した半導体装置の製造方法を提供することを口約とす
る。
気特性の劣化という問題点を除去し、集積度、素子特性
共に良好な低耐圧素子と、高耐圧素子を１チツプ内に混
載した半導体装置の製造方法を提供することを口約とす
る。
Ｃ問題点を解決するための手段）
本発明は、低耐圧部と高耐圧部から成り深さの異なる単
結晶島を混載する半導体の製造方法において、低耐圧部
となる浅い単結晶島領域に、基板と同じ導電型の不純物
を拡散する工程を加えたことを特徴とする。
結晶島を混載する半導体の製造方法において、低耐圧部
となる浅い単結晶島領域に、基板と同じ導電型の不純物
を拡散する工程を加えたことを特徴とする。
（作 用）
低耐圧部となる領域に、基板と導電型の等しい不純物を
拡散することにより、低耐圧部の比抵抗を低く抑又るこ
とが可能となり、また低耐圧部の空乏層も従来の高比抵
抗のときと比べ、拡がらないため、島の深さをより浅く
することができる。
拡散することにより、低耐圧部の比抵抗を低く抑又るこ
とが可能となり、また低耐圧部の空乏層も従来の高比抵
抗のときと比べ、拡がらないため、島の深さをより浅く
することができる。
（実！！ｉ例ン
第１図（ａ）〜（ｇ）は本発明の一実施例を、Ｎ型基板
について説明したものである。
について説明したものである。
先づ、Ｎ型の（１００）単結晶シリコン基板１を酸化し
、主表面に酸化Ｍｉ、２を形成する（第１図（ａｌ参照
）。次に、所定の酸化膜を通常のフオ）−１Ｊソエツチ
ングにより除去した後、異方性エツチングを施し■溝３
及び凹部４を形成する（第１図（ｂｌ参照）。次に、前
工程で残された酸化膜２を一旦除去した後、再び熱酸化
し酸化膜５をつくる（第１図（ｃ）参照）。続いて、低
耐圧部となる凹部４の底面の酸化膜をフォ１−リソエツ
チングにより除去した後、Ｎ型の不純物を低耐圧部の島
の表面となる部分まで拡散し、所望の不純物濃度をもつ
拡散領域６を形成する（第１図（ｄｌ参照）。息下、前
記同様に酸化膜５除去、熱酸化膜７形成、フオトリ・ノ
エノチング、異方性エツチングを経て、Ｖｉ１１８を設
は低耐圧部となる島領域を形成する（第１図ｆｆｌ参照
）。次に、各島領域を絶縁分離する酸化膜９を形成し、
続いて支持体となる多結晶シリコン１０を堆積する（第
１図ｆｆｌ参照）。その後、前記多結晶ンリコン基板１
側の主表面を、Ｖ ７１３ 。
、主表面に酸化Ｍｉ、２を形成する（第１図（ａｌ参照
）。次に、所定の酸化膜を通常のフオ）−１Ｊソエツチ
ングにより除去した後、異方性エツチングを施し■溝３
及び凹部４を形成する（第１図（ｂｌ参照）。次に、前
工程で残された酸化膜２を一旦除去した後、再び熱酸化
し酸化膜５をつくる（第１図（ｃ）参照）。続いて、低
耐圧部となる凹部４の底面の酸化膜をフォ１−リソエツ
チングにより除去した後、Ｎ型の不純物を低耐圧部の島
の表面となる部分まで拡散し、所望の不純物濃度をもつ
拡散領域６を形成する（第１図（ｄｌ参照）。息下、前
記同様に酸化膜５除去、熱酸化膜７形成、フオトリ・ノ
エノチング、異方性エツチングを経て、Ｖｉ１１８を設
は低耐圧部となる島領域を形成する（第１図ｆｆｌ参照
）。次に、各島領域を絶縁分離する酸化膜９を形成し、
続いて支持体となる多結晶シリコン１０を堆積する（第
１図ｆｆｌ参照）。その後、前記多結晶ンリコン基板１
側の主表面を、Ｖ ７１３ 。
８の先端が露見するまで研出する（第１図（ｇｌ参照）
。そして、誘電体分離された、深さの異なる低耐圧単結
晶島１１と高耐圧単結晶島１２を有する半導体基板が得
られる。
。そして、誘電体分離された、深さの異なる低耐圧単結
晶島１１と高耐圧単結晶島１２を有する半導体基板が得
られる。
以上の例ではＮ型基板で説明したが、Ｐ型基板について
も同様の製造方法が可能である。
も同様の製造方法が可能である。
（発明の効果）
本発明によれば、高耐圧部は高比抵抗、低耐圧部は低比
抵抗となるので、高耐圧部の特性は保持したまま、低耐
圧部の特性改善が期待できる。即ち、従来構造の半導体
基板に比べ、低耐圧部の比抵抗が小さくなったためコレ
クタ抵抗も小さく抑λるごとができ、素子の電気特性が
向上する。
抵抗となるので、高耐圧部の特性は保持したまま、低耐
圧部の特性改善が期待できる。即ち、従来構造の半導体
基板に比べ、低耐圧部の比抵抗が小さくなったためコレ
クタ抵抗も小さく抑λるごとができ、素子の電気特性が
向上する。
また、不純物拡散により空乏層も従来に比べ拡がらない
ために、島の深さを浅くすることができ、素子の集積度
も向上することになる。例えば前述の例のごとく、５０
ｖ程度の耐圧を必要とする低耐圧部では、比抵抗が２Ω
・ｃｍ程度になるように不純物を拡散した場合、島の深
さは１０μｍ以下となす、集積度向上に対する効果は大
きい。
ために、島の深さを浅くすることができ、素子の集積度
も向上することになる。例えば前述の例のごとく、５０
ｖ程度の耐圧を必要とする低耐圧部では、比抵抗が２Ω
・ｃｍ程度になるように不純物を拡散した場合、島の深
さは１０μｍ以下となす、集積度向上に対する効果は大
きい。
さらに、基板の比抵抗が減少したこと、及び島の深さが
浅くなったことにより、素子のコレクタ抵抗も低減し周
波数特性も向上することになる。
浅くなったことにより、素子のコレクタ抵抗も低減し周
波数特性も向上することになる。
第１図はｆ、１〜（ｇｌは本発明による半導体装置製造
方法を示す断面図、第２図（ａｌ〜ｆｄｌは従来の半導
体装置製造方法を示す断面図である。 １，２１ ・単結晶シリコン基板、３，８，２３゜２６
・・Ｖ溝、４，２４・・・凹部、１０，２８・多結晶シ
リコン、１１．２９・・低耐圧部、１２，３０高耐圧部
、６・・不純物拡散領域。 不発−１（Ｊ６臀んオ；五ｔネ１断そ凹／Ｚ勺制ジ陀 □ 一身・ 従来の％２五方５天ｉ本丁床ケ面図 第２図 ？ｌ ′ ３０．勾虹１よ事ン
方法を示す断面図、第２図（ａｌ〜ｆｄｌは従来の半導
体装置製造方法を示す断面図である。 １，２１ ・単結晶シリコン基板、３，８，２３゜２６
・・Ｖ溝、４，２４・・・凹部、１０，２８・多結晶シ
リコン、１１．２９・・低耐圧部、１２，３０高耐圧部
、６・・不純物拡散領域。 不発−１（Ｊ６臀んオ；五ｔネ１断そ凹／Ｚ勺制ジ陀 □ 一身・ 従来の％２五方５天ｉ本丁床ケ面図 第２図 ？ｌ ′ ３０．勾虹１よ事ン
Claims (1)
- 低耐圧部と高耐圧部から成り深さの異なる単結晶島を混
載する半導体装置の製造方法において、低耐圧部単結晶
島を分離する溝を形成する前の工程として、低耐圧単結
晶島となる領域に基板と同じ導電型の不純物を拡散する
工程を加えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16589485A JPS6226837A (ja) | 1985-07-29 | 1985-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16589485A JPS6226837A (ja) | 1985-07-29 | 1985-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226837A true JPS6226837A (ja) | 1987-02-04 |
Family
ID=15820995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16589485A Pending JPS6226837A (ja) | 1985-07-29 | 1985-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226837A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145795A (en) * | 1990-06-25 | 1992-09-08 | Motorola, Inc. | Semiconductor device and method therefore |
| JPH07132269A (ja) * | 1993-11-10 | 1995-05-23 | Kanetsuu Eng Kk | カレット色別自動選別機及び選別方法 |
| JP2008034161A (ja) * | 2006-07-27 | 2008-02-14 | Nihon Kaiheiki Industry Co Ltd | スイッチの取付構造 |
-
1985
- 1985-07-29 JP JP16589485A patent/JPS6226837A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145795A (en) * | 1990-06-25 | 1992-09-08 | Motorola, Inc. | Semiconductor device and method therefore |
| JPH07132269A (ja) * | 1993-11-10 | 1995-05-23 | Kanetsuu Eng Kk | カレット色別自動選別機及び選別方法 |
| JP2008034161A (ja) * | 2006-07-27 | 2008-02-14 | Nihon Kaiheiki Industry Co Ltd | スイッチの取付構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321351B2 (ja) | ||
| JPH01179342A (ja) | 複合半導体結晶体 | |
| US4343080A (en) | Method of producing a semiconductor device | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| JPH0436471B2 (ja) | ||
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS5928368A (ja) | 半導体容量素子 | |
| JPS6231138A (ja) | 誘電体分離半導体集積回路装置 | |
| JPH01101664A (ja) | 半導体集積回路装置 | |
| JPS6155253B2 (ja) | ||
| JPH0450747B2 (ja) | ||
| JPS6244853B2 (ja) | ||
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS59186341A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS6244415B2 (ja) | ||
| JP2668873B2 (ja) | 半導体記憶装置 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS61252644A (ja) | 半導体装置の製造方法 | |
| JPS6095967A (ja) | 半導体集積回路 | |
| JPS61177744A (ja) | 半導体集積回路用基板の製造方法 | |
| JPS6226181B2 (ja) | ||
| JP2755215B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6248039A (ja) | 誘電体分離集積回路 |