JPS6155253B2 - - Google Patents
Info
- Publication number
- JPS6155253B2 JPS6155253B2 JP1409481A JP1409481A JPS6155253B2 JP S6155253 B2 JPS6155253 B2 JP S6155253B2 JP 1409481 A JP1409481 A JP 1409481A JP 1409481 A JP1409481 A JP 1409481A JP S6155253 B2 JPS6155253 B2 JP S6155253B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- silicon
- polycrystalline
- single crystal
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- DPBYCORQBMMFJZ-UHFFFAOYSA-N 20-episilicine Natural products O=C1CC2C(CC)CN(C)CC2CC2=C1NC1=CC=CC=C21 DPBYCORQBMMFJZ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、絶縁分離された単結晶半導体の島に
集積回路素子を形成して成る絶縁分離半導体集積
回路装置の製造方法に関するもので、特に絶縁分
離のために酸化物を利用する装置の酸化物を形成
すると同時に単結晶半導体層内に任意の拡散層を
形成する方法に関するものである。
集積回路素子を形成して成る絶縁分離半導体集積
回路装置の製造方法に関するもので、特に絶縁分
離のために酸化物を利用する装置の酸化物を形成
すると同時に単結晶半導体層内に任意の拡散層を
形成する方法に関するものである。
誘電体分離など絶縁分離を用いれば、容量が小
さいので高速の集積回路に適する、耐圧が大きい
ので高電圧の集積回路またはパワー素子に適す
る、ラツチアツプがないので相補型の素子が容量
に得られる、などの利点がある。従来、誘電体分
離として一般に行なわれているものは、シリコン
の基板にＶ字形の溝を設けるものである。これ
は、結晶軸による異方性のエツチングを行なうこ
とによつて形成しているが、この方法によると、
単結晶シリコンのうち素子の形成できる有効面積
が小さく、また、基板が割れ易くて歩留、信頼性
が低下する問題がある。
さいので高速の集積回路に適する、耐圧が大きい
ので高電圧の集積回路またはパワー素子に適す
る、ラツチアツプがないので相補型の素子が容量
に得られる、などの利点がある。従来、誘電体分
離として一般に行なわれているものは、シリコン
の基板にＶ字形の溝を設けるものである。これ
は、結晶軸による異方性のエツチングを行なうこ
とによつて形成しているが、この方法によると、
単結晶シリコンのうち素子の形成できる有効面積
が小さく、また、基板が割れ易くて歩留、信頼性
が低下する問題がある。
上記のような、従来の誘電体分離技術の問題を
解決して、高集積度、高歩留、高信頼性の絶縁分
離基板を得るためのＶ字形の溝を不要とする製造
方法に関する発明を、本発明者はなしている。本
発明は、この絶縁分離基板の製造方法に関する発
明を発展させて、絶縁分離半導体集積回路装置の
製造方法に応用したものである。
解決して、高集積度、高歩留、高信頼性の絶縁分
離基板を得るためのＶ字形の溝を不要とする製造
方法に関する発明を、本発明者はなしている。本
発明は、この絶縁分離基板の製造方法に関する発
明を発展させて、絶縁分離半導体集積回路装置の
製造方法に応用したものである。
上記のＶ字形の溝を不要とする絶縁分離基板の
製造方法について、本発明の内容を理解する上で
必要であるので、以下説明する。第１図は、この
絶縁分離基板の製造方法の工程を示したもので、
以下、この第１図に従つて説明する。
製造方法について、本発明の内容を理解する上で
必要であるので、以下説明する。第１図は、この
絶縁分離基板の製造方法の工程を示したもので、
以下、この第１図に従つて説明する。
単結晶シリコンの基板１０の表面を研磨する
(A)。この基板１０の厚みは３インチのシリコンウ
エハを使う場合400μｍ程度とする。横方向の絶
縁層を形成するパターンにしたがつて、基板１０
の表面に酸化シリコン（SiO2）膜１１を形成す
る。なお、この酸化シリコン膜１１に代えて多結
晶シリコン膜を形成しても良い。いずれにせよ、
一様に酸化膜または多結晶膜を形成してからエツ
チングによつてパターンを形成する(B)。この表面
にシリコンをエピタキシアル成長させると、基板
１０の表面が露出している部分には単結晶シリコ
ン１２が、酸化シリコン膜１１の上には多結晶シ
リコン１３がそれぞれ成長する。このエピタキシ
アル成長による単結晶シリコン１２の厚さは、そ
こに形成される素子の数、種類などによつて異な
るが、通常３〜30μｍの範囲である。
(A)。この基板１０の厚みは３インチのシリコンウ
エハを使う場合400μｍ程度とする。横方向の絶
縁層を形成するパターンにしたがつて、基板１０
の表面に酸化シリコン（SiO2）膜１１を形成す
る。なお、この酸化シリコン膜１１に代えて多結
晶シリコン膜を形成しても良い。いずれにせよ、
一様に酸化膜または多結晶膜を形成してからエツ
チングによつてパターンを形成する(B)。この表面
にシリコンをエピタキシアル成長させると、基板
１０の表面が露出している部分には単結晶シリコ
ン１２が、酸化シリコン膜１１の上には多結晶シ
リコン１３がそれぞれ成長する。このエピタキシ
アル成長による単結晶シリコン１２の厚さは、そ
こに形成される素子の数、種類などによつて異な
るが、通常３〜30μｍの範囲である。
次に、この単結晶シリコン１２及び多結晶シリ
コン１３の表面を酸化して酸化シリコン膜１４を
形成し、その酸化シリコン膜１４のうちの多結晶
シリコン１３の上の部分をエツチング除去する。
これによつて多結晶シリコン１３が露出する(D)。
図には示していないが、この多結晶シリコン１３
をフツ酸溶液中で陽極酸化する。多結晶シリシン
１３はグレインの積み重ねられた構造となつてい
るので、単結晶シリコン１２に比較して割れ目が
多く、隙間、ギヤツプが多くなつていて表面積が
大きい。したがつて、フツ酸溶液中で陽極酸化す
れば、単結晶シリコンよりも早く多孔質化する。
コン１３の表面を酸化して酸化シリコン膜１４を
形成し、その酸化シリコン膜１４のうちの多結晶
シリコン１３の上の部分をエツチング除去する。
これによつて多結晶シリコン１３が露出する(D)。
図には示していないが、この多結晶シリコン１３
をフツ酸溶液中で陽極酸化する。多結晶シリシン
１３はグレインの積み重ねられた構造となつてい
るので、単結晶シリコン１２に比較して割れ目が
多く、隙間、ギヤツプが多くなつていて表面積が
大きい。したがつて、フツ酸溶液中で陽極酸化す
れば、単結晶シリコンよりも早く多孔質化する。
上記のようにして多結晶シリコンを多孔質化し
た後に熱酸化を行なうと、酸化シリコン膜１１，
１４が成長するだけでなく、多孔質化された多結
晶シリコンも酸化シリコン１５となる。この場
合、多孔質化した多結晶シリコンは、単結晶シリ
コンよりも早く酸化されるし、また、表面からら
深い位置においても比較的容易に酸化される(E)。
多結晶シリコンが完全に酸化されて酸化シリコン
となつた後、この酸化シリコン１４，１５の表面
に多結晶シリコン１６を推積させる。この多結晶
シリコン１６は、従来の方法による場合と同じ
く、単結晶シリコン１２を支持するためのもの
で、通常厚みは400〜430μｍ程度とする(F)。最後
に、単結晶シリコンの基板１０を研磨して、単結
晶シリコン１２の島を形成する。研磨は、酸化シ
リコン膜１１が現われるまで行なえば良く、酸化
シリコン膜１１をストツパとして用いることがで
きる。なお、多結晶シリコン１６はガラス化して
も良く、その場合には、多結晶シリコンの厚みは
前記の値より小さくても良い。
た後に熱酸化を行なうと、酸化シリコン膜１１，
１４が成長するだけでなく、多孔質化された多結
晶シリコンも酸化シリコン１５となる。この場
合、多孔質化した多結晶シリコンは、単結晶シリ
コンよりも早く酸化されるし、また、表面からら
深い位置においても比較的容易に酸化される(E)。
多結晶シリコンが完全に酸化されて酸化シリコン
となつた後、この酸化シリコン１４，１５の表面
に多結晶シリコン１６を推積させる。この多結晶
シリコン１６は、従来の方法による場合と同じ
く、単結晶シリコン１２を支持するためのもの
で、通常厚みは400〜430μｍ程度とする(F)。最後
に、単結晶シリコンの基板１０を研磨して、単結
晶シリコン１２の島を形成する。研磨は、酸化シ
リコン膜１１が現われるまで行なえば良く、酸化
シリコン膜１１をストツパとして用いることがで
きる。なお、多結晶シリコン１６はガラス化して
も良く、その場合には、多結晶シリコンの厚みは
前記の値より小さくても良い。
本発明は、前記の工程における熱酸化の段階、
すなわち、多結晶シリコンを酸化する工程におい
て、同時に単結晶シリコンの導電性、導電率を決
定するドープ剤を拡散することを目的とするもの
で、それによつて単結晶シリコンの島の端部に深
さ方向に一定の導電性、導電率を有する領域を形
成するものである。
すなわち、多結晶シリコンを酸化する工程におい
て、同時に単結晶シリコンの導電性、導電率を決
定するドープ剤を拡散することを目的とするもの
で、それによつて単結晶シリコンの島の端部に深
さ方向に一定の導電性、導電率を有する領域を形
成するものである。
そして、それによつて単結晶シリコンの表面か
ら深い位置にまで拡散する処理を必要とせず、島
内に容易に素子を形成できるようにするものであ
る。
ら深い位置にまで拡散する処理を必要とせず、島
内に容易に素子を形成できるようにするものであ
る。
本発明による絶縁分離半導体集積回路装置の製
造方法においては、陽極酸化を行なうためのフツ
酸溶液中にドープ剤を添加して混合し、陽極酸化
と同時に多結晶シリコン層にドープ剤をデポジン
ヨンし、多結晶シリコンの熱酸化の際に単結晶シ
リコン層内に拡散する。フツ酸溶液中に混合され
るドープ剤は、固体でも液体でも良い。拡散は多
結晶シリコン層から単結晶シリコンの島の周囲か
ら内側に向かつて行なわれる。
造方法においては、陽極酸化を行なうためのフツ
酸溶液中にドープ剤を添加して混合し、陽極酸化
と同時に多結晶シリコン層にドープ剤をデポジン
ヨンし、多結晶シリコンの熱酸化の際に単結晶シ
リコン層内に拡散する。フツ酸溶液中に混合され
るドープ剤は、固体でも液体でも良い。拡散は多
結晶シリコン層から単結晶シリコンの島の周囲か
ら内側に向かつて行なわれる。
以下、トランジスタを形成する例について説明
する。
する。
第２図は、本発明により製造する絶縁分離半導
体集積回路装置の島にPNPトランジスタを形成し
たものを示す断面図である。トランジスタのコレ
クタの直列抵抗を減少させるために埋込み層を用
いる。この埋込み層とコレクタ電極との抵抗を小
さくするために、高濃度にドープされた領域によ
つて連結することが望ましい。第２図においてＰ
型のコレクタ２１の下側にＰ型の高濃度にドープ
された埋込み層２２を形成するとともに、コレク
タ電極２３と埋込み層２２を連結する高濃度にド
ープされた領域２４を形成すれば、コレクタ電極
２３と埋込み層２２の間の抵抗を小さくすること
ができる。
体集積回路装置の島にPNPトランジスタを形成し
たものを示す断面図である。トランジスタのコレ
クタの直列抵抗を減少させるために埋込み層を用
いる。この埋込み層とコレクタ電極との抵抗を小
さくするために、高濃度にドープされた領域によ
つて連結することが望ましい。第２図においてＰ
型のコレクタ２１の下側にＰ型の高濃度にドープ
された埋込み層２２を形成するとともに、コレク
タ電極２３と埋込み層２２を連結する高濃度にド
ープされた領域２４を形成すれば、コレクタ電極
２３と埋込み層２２の間の抵抗を小さくすること
ができる。
従来は上記の高濃度ドープ領域２４を形成する
ためには、上面、または上面と下面から拡散を行
なつて高濃度ドープ層を形成しているか、あるい
は、エツチングして直接埋込み層に電極を付ける
ことなどが考えられている。しかし、これらの方
法で低抵抗の導電路を形成するためには大きな面
積を必要とするし、そのための工数を多く必要と
する。
ためには、上面、または上面と下面から拡散を行
なつて高濃度ドープ層を形成しているか、あるい
は、エツチングして直接埋込み層に電極を付ける
ことなどが考えられている。しかし、これらの方
法で低抵抗の導電路を形成するためには大きな面
積を必要とするし、そのための工数を多く必要と
する。
本発明においては、このような場合、陽極酸化
に用いるフツ酸溶液中に、例えばホウ素を混合し
ておく。このホウ素が熱酸化の工程において、単
結晶シリコン内に拡散される。すなわち、第３図
のように、多結晶シリコン１５から単結晶シリコ
ン１２にホウ素がドープされてＰ＋の高濃度拡散
領域を形成することになる。しかも、拡散は横方
向に行なわれるので、導電路となるＰ＋領域の寸
法の制御もし易くなる。なお、この場合、埋込み
層は第１図に示した(D)の酸化シリコン膜形成の前
に形成しておくと良い。
に用いるフツ酸溶液中に、例えばホウ素を混合し
ておく。このホウ素が熱酸化の工程において、単
結晶シリコン内に拡散される。すなわち、第３図
のように、多結晶シリコン１５から単結晶シリコ
ン１２にホウ素がドープされてＰ＋の高濃度拡散
領域を形成することになる。しかも、拡散は横方
向に行なわれるので、導電路となるＰ＋領域の寸
法の制御もし易くなる。なお、この場合、埋込み
層は第１図に示した(D)の酸化シリコン膜形成の前
に形成しておくと良い。
上記の例ではＰ型の高濃度ドープ層を形成する
例で説明したが、Ｎ型のドープ剤を用いることも
できるし、また逆に低導電領域を形成することも
可能であり、形成される回路素子の種類、用途に
応じて適宜選択できる。
例で説明したが、Ｎ型のドープ剤を用いることも
できるし、また逆に低導電領域を形成することも
可能であり、形成される回路素子の種類、用途に
応じて適宜選択できる。
本発明によれば、単結晶シリコンの島の内部に
形成する拡散層が、基板の製造工程において形成
できる。したがつて、そのための拡散の工数が減
少でき、マスクも不要となる。それによつて製造
が容易で、しかも低コストの絶縁分離半導体集積
回路装置が得られる。
形成する拡散層が、基板の製造工程において形成
できる。したがつて、そのための拡散の工数が減
少でき、マスクも不要となる。それによつて製造
が容易で、しかも低コストの絶縁分離半導体集積
回路装置が得られる。
第１図は絶縁分離基板の製造工程を示す正面
図、第２図は本発明によつて製造した集積回路の
一例の正面断面図、第３図は本発明の実施例を示
す正面図、である。 １１，１４，１５……酸化シリコン、１２……
単結晶シリコン、１３，１６……多結晶シリコ
ン。
図、第２図は本発明によつて製造した集積回路の
一例の正面断面図、第３図は本発明の実施例を示
す正面図、である。 １１，１４，１５……酸化シリコン、１２……
単結晶シリコン、１３，１６……多結晶シリコ
ン。
Claims (1)
- １ 複数の絶縁分離された単結晶半導体の島に素
子を形成して成る絶縁分離半導体集積回路装置の
製造方法において、単結晶半導体基板の表面に部
分的に酸化膜または多結晶膜を形成し、該単結晶
半導体基板の素面には単結晶半導体層を、該酸化
膜または多結晶膜上には多結晶半導体層をそれぞ
れ成長させ、該多結晶半導体層をドープ剤を含む
溶液中で陽極酸化して多孔質化し、該単結晶半導
体層表面及び多結晶半導体層を酸化するとともに
当該ドープ剤を該単結晶半導体層内に拡散し、該
酸化された単結晶半導体層及び多結晶半導体層表
面に多結晶半導体層を形成し、該単結晶半導体基
板を研磨した後、該単結晶半導体層内に素子を形
成することを特徴とする絶縁分離半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1409481A JPS57128943A (en) | 1981-02-02 | 1981-02-02 | Insulation isolated semiconductor integrated device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1409481A JPS57128943A (en) | 1981-02-02 | 1981-02-02 | Insulation isolated semiconductor integrated device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57128943A JPS57128943A (en) | 1982-08-10 |
| JPS6155253B2 true JPS6155253B2 (ja) | 1986-11-27 |
Family
ID=11851515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1409481A Granted JPS57128943A (en) | 1981-02-02 | 1981-02-02 | Insulation isolated semiconductor integrated device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57128943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020066907A1 (ja) | 2018-09-28 | 2020-04-02 | 古河電気工業株式会社 | 絶縁被覆化合物超電導線およびその巻替え方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175744A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH05166919A (ja) * | 1991-12-18 | 1993-07-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1981
- 1981-02-02 JP JP1409481A patent/JPS57128943A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020066907A1 (ja) | 2018-09-28 | 2020-04-02 | 古河電気工業株式会社 | 絶縁被覆化合物超電導線およびその巻替え方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57128943A (en) | 1982-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| US3944447A (en) | Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation | |
| US3954523A (en) | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation | |
| US4396933A (en) | Dielectrically isolated semiconductor devices | |
| US4408386A (en) | Method of manufacturing semiconductor integrated circuit devices | |
| US4193836A (en) | Method for making semiconductor structure | |
| US3829889A (en) | Semiconductor structure | |
| US4261003A (en) | Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof | |
| JP2528592B2 (ja) | バイポ―ラ・トランジスタの製造方法 | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JPS6155253B2 (ja) | ||
| KR890003146B1 (ko) | 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법 | |
| US3913121A (en) | Semiconductor structure | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPS59186341A (ja) | 相補形誘電体分離基板の製造方法 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS6244853B2 (ja) | ||
| JPS63199454A (ja) | 半導体装置 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS59186340A (ja) | 相補形誘電体分離基板の製造方法 | |
| US3588633A (en) | Semiconductor structure having controlled boron impurity diffusion profile | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPS5825245A (ja) | 半導体集積回路およびその製法 |