JPH07183372A - 半導体基板の作成方法 - Google Patents
半導体基板の作成方法Info
- Publication number
- JPH07183372A JPH07183372A JP32761093A JP32761093A JPH07183372A JP H07183372 A JPH07183372 A JP H07183372A JP 32761093 A JP32761093 A JP 32761093A JP 32761093 A JP32761093 A JP 32761093A JP H07183372 A JPH07183372 A JP H07183372A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- porous
- semiconductor substrate
- single crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明の目的は、結晶欠陥のない、均一な厚
みの単結晶シリコン薄膜が得られ、かつその下の絶縁層
の膜厚が容易に制御でき、絶縁層をあまり厚くする必要
のない、ＳＯＩ基板の作成方法を得ることにある。 【構成】 絶縁物上にシリコン単結晶を有する半導体基
板の作成方法において、シリコン基板１を陽極化成反応
で多孔質化２する工程（ａ）と、その表面に単結晶シリ
コン３をエピタキシャル成長させる工程（ｂ）と、前記
多孔質シリコン２を酸化する工程（ｄ）と、を有するこ
とを特徴とする半導体基板の作成方法。
みの単結晶シリコン薄膜が得られ、かつその下の絶縁層
の膜厚が容易に制御でき、絶縁層をあまり厚くする必要
のない、ＳＯＩ基板の作成方法を得ることにある。 【構成】 絶縁物上にシリコン単結晶を有する半導体基
板の作成方法において、シリコン基板１を陽極化成反応
で多孔質化２する工程（ａ）と、その表面に単結晶シリ
コン３をエピタキシャル成長させる工程（ｂ）と、前記
多孔質シリコン２を酸化する工程（ｄ）と、を有するこ
とを特徴とする半導体基板の作成方法。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁物上に単結晶のシ
リコンを形成したＳＯＩ（シリコン オンインシュレー
タ）基板の作成方法に関するものである。
リコンを形成したＳＯＩ（シリコン オンインシュレー
タ）基板の作成方法に関するものである。
【０００２】
【従来の技術】従来のＳＯＩ基板の作成方法としては、
酸素イオンをシリコン基板中にイオン注入するＳＩＭＯ
Ｘ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｒａｎｔｅｄ
ＯＸｙｇｅｎ）法や、２枚のシリコンウェハを絶縁膜
を介して貼り合わせた後に一方の基板をメカニカル又は
ケミカル処理を施こし薄膜化する方法がよく知られてい
る。
酸素イオンをシリコン基板中にイオン注入するＳＩＭＯ
Ｘ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｒａｎｔｅｄ
ＯＸｙｇｅｎ）法や、２枚のシリコンウェハを絶縁膜
を介して貼り合わせた後に一方の基板をメカニカル又は
ケミカル処理を施こし薄膜化する方法がよく知られてい
る。
【０００３】またシリコンウェハをフッ化水素酸溶液中
で陽極化成反応を行うことでシリコン基板を多孔質化し
た後、その多孔質シリコンを酸化してＳＯＩ構造を形成
するＦＩＰＯＳ（Ｆｕｌｌ Ｉｓｏｌａｔｉｏｎ ｂｙ
Ｐｏｒｏｕｓ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃｏｎ）
法も提案されている。
で陽極化成反応を行うことでシリコン基板を多孔質化し
た後、その多孔質シリコンを酸化してＳＯＩ構造を形成
するＦＩＰＯＳ（Ｆｕｌｌ Ｉｓｏｌａｔｉｏｎ ｂｙ
Ｐｏｒｏｕｓ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃｏｎ）
法も提案されている。
【０００４】他にも絶縁膜上の非晶質シリコンにＬＡＳ
ＥＲ照射を行い結晶化させたり絶縁膜の一部を開孔して
横方向にエピタキシャル成長を行うＬ−ＳＰＥ（Ｌａｔ
ｅｒａｌ Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）
や、縦方向に行うＶ−ＳＰＥ（Ｖｅｒｔｉｃａｌ Ｓｏ
ｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等の方法も試み
られてきている。
ＥＲ照射を行い結晶化させたり絶縁膜の一部を開孔して
横方向にエピタキシャル成長を行うＬ−ＳＰＥ（Ｌａｔ
ｅｒａｌ Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）
や、縦方向に行うＶ−ＳＰＥ（Ｖｅｒｔｉｃａｌ Ｓｏ
ｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）等の方法も試み
られてきている。
【０００５】
【発明が解決しようとしている課題】しかしながら、従
来行われてきたＬ−ＳＰＥ法やＶ−ＳＰＥ法はシリコン
基板情報を絶縁体上に形成される単結晶層に伝えるため
の開孔部が必要となり単結晶層を１００％絶縁層上に形
成することは不可能であり、また再結晶化に伴う結晶欠
陥も多く入り易い。同様なことはレーザーを用いた再結
晶法にも言える。
来行われてきたＬ−ＳＰＥ法やＶ−ＳＰＥ法はシリコン
基板情報を絶縁体上に形成される単結晶層に伝えるため
の開孔部が必要となり単結晶層を１００％絶縁層上に形
成することは不可能であり、また再結晶化に伴う結晶欠
陥も多く入り易い。同様なことはレーザーを用いた再結
晶法にも言える。
【０００６】また、２枚の基板を絶縁膜を介して貼り合
わせ、一方の基板を削ってＳＯＩ構造を形成する方法で
は１００％完全なＳＯＩ構造となり、また単結晶層の品
質も通常の結晶シリコンと同等の物を得ることができ
る。しかし基板を削ることを精度良く行うことは困難で
あり均一な厚みの薄膜を均一に残すことは不可能であ
る。
わせ、一方の基板を削ってＳＯＩ構造を形成する方法で
は１００％完全なＳＯＩ構造となり、また単結晶層の品
質も通常の結晶シリコンと同等の物を得ることができ
る。しかし基板を削ることを精度良く行うことは困難で
あり均一な厚みの薄膜を均一に残すことは不可能であ
る。
【０００７】ＳＩＭＯＸ法を用いれば、絶縁物上に均一
に単結晶シリコン層を残すことが可能であるが、絶縁層
をあまり厚くすることができなかったり、またイオン注
入による結晶欠陥が回復できなかったりの欠点がある。
に単結晶シリコン層を残すことが可能であるが、絶縁層
をあまり厚くすることができなかったり、またイオン注
入による結晶欠陥が回復できなかったりの欠点がある。
【０００８】以上述べたように従来のＳＯＩ基板の作成
プロセスにおいては、結晶欠陥や薄膜の均一性が得られ
ないなどの欠点があった。
プロセスにおいては、結晶欠陥や薄膜の均一性が得られ
ないなどの欠点があった。
【０００９】また、これらの欠点を補う方法としてＦＩ
ＰＯＳ法が提案されている。ＦＩＰＯＳ法ではシリコン
の基板表面からドーパントの差を利用して選択的に陽極
化成反応を行った後多孔質シリコンを酸化することでＳ
ＯＩ構造を形成する。
ＰＯＳ法が提案されている。ＦＩＰＯＳ法ではシリコン
の基板表面からドーパントの差を利用して選択的に陽極
化成反応を行った後多孔質シリコンを酸化することでＳ
ＯＩ構造を形成する。
【００１０】図２は、このようなＦＩＰＯＳ法により作
成された半導体基板を示す断面模式図である。同図にお
いて、１１はＰ型半導体基板、１２は多孔質シリコン酸
化物、１３はＮ型単結晶シリコン領域、１４は突起部で
ある。
成された半導体基板を示す断面模式図である。同図にお
いて、１１はＰ型半導体基板、１２は多孔質シリコン酸
化物、１３はＮ型単結晶シリコン領域、１４は突起部で
ある。
【００１１】図２に示す半導体基板では、陽極化成電流
はＰｎ接合の電位障壁により多孔質化されないＮ型単結
晶領域の下側にも広がって行くため、Ｎ型単結晶領域１
３の下も多孔質化される。この方法だとＮ型の領域を精
度良く残すことが可能となり、また結晶性も通常の単結
晶シリコンと同様である。
はＰｎ接合の電位障壁により多孔質化されないＮ型単結
晶領域の下側にも広がって行くため、Ｎ型単結晶領域１
３の下も多孔質化される。この方法だとＮ型の領域を精
度良く残すことが可能となり、また結晶性も通常の単結
晶シリコンと同様である。
【００１２】しかしながら、この方法では、残るＮ型単
結晶シリコン領域１３の周辺から多孔質化反応が進むた
め、中央部に凸形の突起１４が生じてしまう欠点があ
る。この凸形の突起の大きさは残すＮ型単結晶シリコン
領域の幅と関連があり５μｍ幅のシリコン層を残そうと
すると突起部分の大きさは約１μｍにもなってしまうと
いう問題がある。
結晶シリコン領域１３の周辺から多孔質化反応が進むた
め、中央部に凸形の突起１４が生じてしまう欠点があ
る。この凸形の突起の大きさは残すＮ型単結晶シリコン
領域の幅と関連があり５μｍ幅のシリコン層を残そうと
すると突起部分の大きさは約１μｍにもなってしまうと
いう問題がある。
【００１３】また、周辺から多孔質化の反応が進むため
にシリコン下を全て多孔質化しようとすると多孔質シリ
コン１２層が厚くなってしまうという問題がある。例え
ば、約５０００Å、幅６μｍのシリコン単結晶層１３を
得ようとした場合、多孔質シリコン層は約４μｍ必要と
なり、酸化を行うことにより多孔質シリコン酸化物１２
の厚さは８μｍになってしまう。
にシリコン下を全て多孔質化しようとすると多孔質シリ
コン１２層が厚くなってしまうという問題がある。例え
ば、約５０００Å、幅６μｍのシリコン単結晶層１３を
得ようとした場合、多孔質シリコン層は約４μｍ必要と
なり、酸化を行うことにより多孔質シリコン酸化物１２
の厚さは８μｍになってしまう。
【００１４】多孔質シリコン及びその酸化物は、ウェハ
にストレスを与えるため、その厚みが厚いとウェハの変
形を引き起こす可能性があり、酸化の方法などを工夫し
なくてはならない。
にストレスを与えるため、その厚みが厚いとウェハの変
形を引き起こす可能性があり、酸化の方法などを工夫し
なくてはならない。
【００１５】このようにＦＩＰＯＳ法では、シリコン単
結晶層を高品質で残すことが可能ではあるが、シリコン
単結晶層の下部に凸形の突起が生じてしまい平坦な単結
晶が得られないという問題点がある。
結晶層を高品質で残すことが可能ではあるが、シリコン
単結晶層の下部に凸形の突起が生じてしまい平坦な単結
晶が得られないという問題点がある。
【００１６】また多孔質シリコンの膜厚を薄くすること
は難しく、絶縁層の膜厚を制御することは難しい。そし
て絶縁層の膜厚が厚くなってしまうことで多孔質シリコ
ンの酸化工程における熱応力による結晶欠陥が生じ易く
なり、結晶性にも悪影響を与える。
は難しく、絶縁層の膜厚を制御することは難しい。そし
て絶縁層の膜厚が厚くなってしまうことで多孔質シリコ
ンの酸化工程における熱応力による結晶欠陥が生じ易く
なり、結晶性にも悪影響を与える。
【００１７】［発明の目的］本発明の目的は、結晶欠陥
のない、均一な厚みの単結晶シリコン薄膜が得られ、か
つその下の絶縁層の膜厚が容易に制御でき、絶縁層をあ
まり厚くする必要のない、ＳＯＩ基板の作成方法を得る
ことにある。
のない、均一な厚みの単結晶シリコン薄膜が得られ、か
つその下の絶縁層の膜厚が容易に制御でき、絶縁層をあ
まり厚くする必要のない、ＳＯＩ基板の作成方法を得る
ことにある。
【００１８】
【課題を解決するための手段】本発明は、上述した課題
を解決するための手段として、絶縁物の上方にシリコン
単結晶を有する半導体基板の作成方法において、シリコ
ン基板を陽極化成反応で多孔質化する工程と、その表面
に単結晶シリコンをエピタキシャル成長させる工程と、
前記多孔質シリコンを酸化する工程と、を有することを
特徴とする半導体基板の作成方法を提供するものであ
る。
を解決するための手段として、絶縁物の上方にシリコン
単結晶を有する半導体基板の作成方法において、シリコ
ン基板を陽極化成反応で多孔質化する工程と、その表面
に単結晶シリコンをエピタキシャル成長させる工程と、
前記多孔質シリコンを酸化する工程と、を有することを
特徴とする半導体基板の作成方法を提供するものであ
る。
【００１９】また、シリコン基板表面を選択的に陽極化
成反応により多孔質化する工程と、その表面にシリコン
をエピタキシャル成長させる工程と、前記多孔質シリコ
ンを酸化する工程と、を有することを特徴とする半導体
基板の作成方法を、その手段とするものである。
成反応により多孔質化する工程と、その表面にシリコン
をエピタキシャル成長させる工程と、前記多孔質シリコ
ンを酸化する工程と、を有することを特徴とする半導体
基板の作成方法を、その手段とするものである。
【００２０】また、シリコン基板表面を陽極化成反応で
多孔質化する工程と、その表面にシリコンをエピタキシ
ャル成長させる工程と、該エピタキシャル層中に選択的
にドーパントを注入した後、エピタキシャル層を選択的
に多孔質化する工程と、前記多孔質シリコンを酸化する
工程と、を有することを特徴とする半導体基板の作成方
法を、その手段とする。
多孔質化する工程と、その表面にシリコンをエピタキシ
ャル成長させる工程と、該エピタキシャル層中に選択的
にドーパントを注入した後、エピタキシャル層を選択的
に多孔質化する工程と、前記多孔質シリコンを酸化する
工程と、を有することを特徴とする半導体基板の作成方
法を、その手段とする。
【００２１】
【作用】本発明によれば、シリコン基板をフッ化水素酸
溶液中で、陽極化成することによりシリコン基板表面を
多孔質化した後に、その表面に単結晶シリコンをエピタ
キシャル成長させ、その後多孔質シリコンを酸化し、Ｓ
ｉＯ2 とすることにより平坦で膜厚の均一性のとれたエ
ピタキシャル層を有するＳＯＩ構造の半導体基板を容易
に作ることが可能となる。
溶液中で、陽極化成することによりシリコン基板表面を
多孔質化した後に、その表面に単結晶シリコンをエピタ
キシャル成長させ、その後多孔質シリコンを酸化し、Ｓ
ｉＯ2 とすることにより平坦で膜厚の均一性のとれたエ
ピタキシャル層を有するＳＯＩ構造の半導体基板を容易
に作ることが可能となる。
【００２２】また、前述した従来のＦＩＰＯＳ法では、
エピタキシャル層を形成した後にその下部のシリコン基
板を多孔質化するため、前述した突起部が生じるという
問題があったが、本発明では、シリコン基板を多孔質化
した後に、その多孔質シリコン上にエピタキシャル層を
形成するため、従来のような突起部が生じることはな
い。
エピタキシャル層を形成した後にその下部のシリコン基
板を多孔質化するため、前述した突起部が生じるという
問題があったが、本発明では、シリコン基板を多孔質化
した後に、その多孔質シリコン上にエピタキシャル層を
形成するため、従来のような突起部が生じることはな
い。
【００２３】また、多孔質シリコン層の膜厚は任意の厚
さに独立に決定できるため、それを酸化して得られる絶
縁膜の厚さも所望のものが容易に得られ、構造決定の自
由度が大きい。
さに独立に決定できるため、それを酸化して得られる絶
縁膜の厚さも所望のものが容易に得られ、構造決定の自
由度が大きい。
【００２４】これらの技術により、従来のＳＯＩ基板の
製造プロセスが有していた結晶性、均一性などの諸問題
を解決したＳＯＩ基板を作ることができる。
製造プロセスが有していた結晶性、均一性などの諸問題
を解決したＳＯＩ基板を作ることができる。
【００２５】
【実施例】図１は、本発明の実施例のＳＯＩ基板の作製
方法を示す工程断面模式図である。
方法を示す工程断面模式図である。
【００２６】基板はＰ型（１００）の比抵抗０．０１Ω
ｃｍのシリコンウェハ１を使用した。
ｃｍのシリコンウェハ１を使用した。
【００２７】基板を洗浄した後、陽極化成を行った。陽
極化成液は４９％フッ化水素酸溶液とエチルアルコール
溶液を１：１の割合で混合した。また化成の電極は白金
電極表面を低抵抗シリコンで被いシリコンウェハ表面へ
の白金汚染を防止した。陽極化成は５ｍＡ／ｃｍ2 の電
流密度で２０秒間行った。この時の多孔質シリコン２の
厚さは３０００Åであった。ここで形成された多孔質シ
リコン層２は以前の結晶性を有しておりこの上に基板シ
リコンと同じ結晶方位を持つシリコン層をエピタキシャ
ル成長させることが可能である。
極化成液は４９％フッ化水素酸溶液とエチルアルコール
溶液を１：１の割合で混合した。また化成の電極は白金
電極表面を低抵抗シリコンで被いシリコンウェハ表面へ
の白金汚染を防止した。陽極化成は５ｍＡ／ｃｍ2 の電
流密度で２０秒間行った。この時の多孔質シリコン２の
厚さは３０００Åであった。ここで形成された多孔質シ
リコン層２は以前の結晶性を有しておりこの上に基板シ
リコンと同じ結晶方位を持つシリコン層をエピタキシャ
ル成長させることが可能である。
【００２８】次に多孔質シリコン２上にシリコンのエピ
タキシャル成長を行い０．５μｍのエピタキシャル層３
を形成した。このエピタキシャル層３の結晶の品質を調
べるためにＳｅｃｃｏエッチング液によるエッチングを
行い結晶欠陥の評価を行ったが結晶欠陥は観察されなか
った。
タキシャル成長を行い０．５μｍのエピタキシャル層３
を形成した。このエピタキシャル層３の結晶の品質を調
べるためにＳｅｃｃｏエッチング液によるエッチングを
行い結晶欠陥の評価を行ったが結晶欠陥は観察されなか
った。
【００２９】次にエピ表面に３５０Åの熱酸化膜４を成
長させ、その上に減圧ＣＶＤ法によりＳｉＮ膜５を１５
００Å堆積させた。
長させ、その上に減圧ＣＶＤ法によりＳｉＮ膜５を１５
００Å堆積させた。
【００３０】素子の分離領域をホトリソグラフィの技術
を用いてレジストパターンを形成しＳｉＮ膜５をプラズ
マエッチングにより除去した。
を用いてレジストパターンを形成しＳｉＮ膜５をプラズ
マエッチングにより除去した。
【００３１】その後、表面に表われた熱酸化膜４を除去
し、分離領域のエピタキシャル層３の表面を露出させ
た。
し、分離領域のエピタキシャル層３の表面を露出させ
た。
【００３２】次にエピタキシャル層３表面を２０００Å
エッチングして溝を形成した。
エッチングして溝を形成した。
【００３３】その後、このウェハを酸素雰囲気中で熱酸
化を行い分離領域に熱酸化膜を形成した。この際、多孔
質シリコン２は単結晶シリコン３と比べ約１００倍以上
の酸化速度があることを利用し、多孔質シリコン層を全
て熱酸化することにより、多孔質シリコン酸化膜６とし
た。熱酸化を行うことで多孔質シリコンの体積は約２倍
となったため、エピタキシャル層下の酸化膜６は６００
０Åの厚さとなった。
化を行い分離領域に熱酸化膜を形成した。この際、多孔
質シリコン２は単結晶シリコン３と比べ約１００倍以上
の酸化速度があることを利用し、多孔質シリコン層を全
て熱酸化することにより、多孔質シリコン酸化膜６とし
た。熱酸化を行うことで多孔質シリコンの体積は約２倍
となったため、エピタキシャル層下の酸化膜６は６００
０Åの厚さとなった。
【００３４】そしてＳｉＮ膜５とその下にある３５０Å
の熱酸化膜４の除去を行った。
の熱酸化膜４の除去を行った。
【００３５】以上の方法により６０００Åの絶縁膜とな
る多孔質シリコン熱酸化膜６上に５０００Åのエピタキ
シャル層３の島を残すことが可能となりＳＯＩ基板を作
ることができた。
る多孔質シリコン熱酸化膜６上に５０００Åのエピタキ
シャル層３の島を残すことが可能となりＳＯＩ基板を作
ることができた。
【００３６】更に基板の表面を平坦にするためにエッチ
バックを行っても良い。
バックを行っても良い。
【００３７】ここで得られたシリコンエピタキシャル層
３は、通常のバルクエピシリコン層と同等の品質を有し
ている。
３は、通常のバルクエピシリコン層と同等の品質を有し
ている。
【００３８】また絶縁膜として用いられている多孔質シ
リコンを熱酸化した膜６も通常のバルクシリコンを熱酸
化して形成した酸化膜とフッ化水素酸でのエッチングレ
ートは同程度の値を示しインシュレータとして十分な品
質を示した。
リコンを熱酸化した膜６も通常のバルクシリコンを熱酸
化して形成した酸化膜とフッ化水素酸でのエッチングレ
ートは同程度の値を示しインシュレータとして十分な品
質を示した。
【００３９】本実施例では多孔質シリコンを酸化する際
にエピタキシャル層を一部エッチングしたが、このエピ
タキシャル層３を全てエッチングして多孔質シリコン表
面を暴露してから熱酸化をしても良い。
にエピタキシャル層を一部エッチングしたが、このエピ
タキシャル層３を全てエッチングして多孔質シリコン表
面を暴露してから熱酸化をしても良い。
【００４０】またエピタキシャル層をエッチングせずそ
のまま熱酸化を行うことも可能である。
のまま熱酸化を行うことも可能である。
【００４１】〔他の実施例〕以下、本発明の他の実施例
について説明する。
について説明する。
【００４２】陽極化成反応はＰ型のシリコンウェハで可
能でありＮ型のシリコンでは反応が生じない。
能でありＮ型のシリコンでは反応が生じない。
【００４３】そのためシリコンウェハの表面に選択的に
Ｐ型領域を形成することによりシリコンウェハの一部の
みＳＯＩ構造とすることが可能となる。
Ｐ型領域を形成することによりシリコンウェハの一部の
みＳＯＩ構造とすることが可能となる。
【００４４】Ｎ型のシリコン基板表面にＰ型のドーパン
トであるボロンを多孔質化したい部分のみにイオン注入
しドライブを行った。
トであるボロンを多孔質化したい部分のみにイオン注入
しドライブを行った。
【００４５】その後陽極化成反応を行い、Ｐ型の部分の
多孔質化を行った。陽極化成液は４９％フッ化水素酸溶
液とエチルアルコールの１対１の割合で混合した液を用
い、電流密度は５ｍＡ／ｃｍ2 で行った。その後エピタ
キシャル成長を５０００Å行った。
多孔質化を行った。陽極化成液は４９％フッ化水素酸溶
液とエチルアルコールの１対１の割合で混合した液を用
い、電流密度は５ｍＡ／ｃｍ2 で行った。その後エピタ
キシャル成長を５０００Å行った。
【００４６】エピタキシャル層表面を３５０Å熱酸化し
た後、減圧ＣＶＤ法でＳｉＮ膜を１５００Å堆積した。
ホトリソグラフィの技術で不要な部分のＳｉＮ膜と熱酸
化膜を除去した後エピタキシャル層を２０００Åエッチ
ングし、更に熱酸化を行った。こうすることで多孔質シ
リコン部を選択的に熱酸化することが可能となりＳＯＩ
構造とそれ以外の部分とを１枚の基板中に形成すること
ができた。
た後、減圧ＣＶＤ法でＳｉＮ膜を１５００Å堆積した。
ホトリソグラフィの技術で不要な部分のＳｉＮ膜と熱酸
化膜を除去した後エピタキシャル層を２０００Åエッチ
ングし、更に熱酸化を行った。こうすることで多孔質シ
リコン部を選択的に熱酸化することが可能となりＳＯＩ
構造とそれ以外の部分とを１枚の基板中に形成すること
ができた。
【００４７】また水素イオン注入によりＮ型層を形成す
ることが可能であり、Ｐ型の基板に水素イオン注入する
ことで選択的に多孔質化されない部分を形成した後、陽
極化成を行い、シリコン基板を選択的に多孔質化するこ
とができる。
ることが可能であり、Ｐ型の基板に水素イオン注入する
ことで選択的に多孔質化されない部分を形成した後、陽
極化成を行い、シリコン基板を選択的に多孔質化するこ
とができる。
【００４８】注入した水素イオンにより発生したドナー
は、７００℃以上のアニール温度で消滅するためその後
の熱工程により消滅してしまうことでＰ型の領域を残す
ことができる。
は、７００℃以上のアニール温度で消滅するためその後
の熱工程により消滅してしまうことでＰ型の領域を残す
ことができる。
【００４９】更に本方法によりエピタキシャル成長を行
った基板の表面から選択的に不純物を注入した後選択的
に陽極化成反応を行い、シリコンの多孔質化を行った後
酸化を行うことによってもＳＯＩ基板を作ることが可能
となる。またこのプロセスを繰り返し行うことにより異
なる深さに絶縁領域を持つＳＯＩ構造の基板を作成する
ことが可能となる。
った基板の表面から選択的に不純物を注入した後選択的
に陽極化成反応を行い、シリコンの多孔質化を行った後
酸化を行うことによってもＳＯＩ基板を作ることが可能
となる。またこのプロセスを繰り返し行うことにより異
なる深さに絶縁領域を持つＳＯＩ構造の基板を作成する
ことが可能となる。
【００５０】
【発明の効果】以上説明したように、本発明によるＳＯ
Ｉ構造の半導体基板は、均一な膜厚の結晶性の良いエピ
タキシャル層を任意な膜厚の絶縁体の上方に形成するこ
とが可能となる。
Ｉ構造の半導体基板は、均一な膜厚の結晶性の良いエピ
タキシャル層を任意な膜厚の絶縁体の上方に形成するこ
とが可能となる。
【００５１】また、シリコンの多孔質化を必要な所のみ
に表面から行うため、多孔質シリコン層を均一な深さに
形成することができ、かつこの厚さは任意に設定するこ
とができることで絶縁膜の膜厚の制御性に優れている。
に表面から行うため、多孔質シリコン層を均一な深さに
形成することができ、かつこの厚さは任意に設定するこ
とができることで絶縁膜の膜厚の制御性に優れている。
【００５２】また多孔質シリコン層上のエピタキシャル
層は通常の単結晶シリコン上のエピタキシャル層と同等
の品質を有しているため結晶性の良い膜を得ることがで
きる。またその厚みも任意に決められ、膜厚の均一性も
良い膜が得られる。
層は通常の単結晶シリコン上のエピタキシャル層と同等
の品質を有しているため結晶性の良い膜を得ることがで
きる。またその厚みも任意に決められ、膜厚の均一性も
良い膜が得られる。
【００５３】この様にバルクシリコン並の結晶性を持つ
ＳＯＩ基板を容易に形成することができる。
ＳＯＩ基板を容易に形成することができる。
【図１】本発明によるＳＯＩ構造の半導体基板の作成方
法の断面図
法の断面図
【図２】ＦＩＰＯＳ法によるＳＯＩ基板の断面図
１ Ｐ型半導体基板 ２ 多孔質シリコン ３ エピタキシャル層 ４ 酸化膜 ５ ＳｉＮ膜 ６ 多孔質シリコン酸化膜 １１ Ｐ型半導体基板 １２ 多孔質シリコン酸化物 １３ 単結晶シリコン １４ 突起部分
Claims (6)
- 【請求項１】 絶縁物上にシリコン単結晶を有する半導
体基板の作成方法において、 シリコン基板を陽極化成反応で多孔質化する工程と、 前記多孔質化シリコン表面に単結晶シリコンをエピタキ
シャル成長させる工程と、 前記工程後、前記多孔質シリコンを酸化する工程と、を
有することを特徴とする半導体基板の作成方法。 - 【請求項２】 絶縁物上にシリコン単結晶を有する半導
体基板の作成方法において、 シリコン基板表面を選択的に陽極化成反応により多孔質
化する工程と、 前記多孔質化シリコン表面に単結晶シリコンをエピタキ
シャル成長させる工程と、 前記工程後、前記多孔質シリコンを酸化する工程と、を
有することを特徴とする半導体基板の作成方法。 - 【請求項３】 前記多孔質シリコンの酸化を行う際に、
該多孔質シリコン表面に成長した前記エピタキシャル層
の一部または全てを取り去ってから前記酸化工程を行う
ことを特徴とする請求項２に記載の半導体基板の作成方
法。 - 【請求項４】 絶縁物上にシリコン単結晶を有する半導
体基板の作成方法において、 シリコン基板表面を陽極化成反応で多孔質化する工程
と、 前記多孔質シリコン表面に単結晶シリコンをエピタキシ
ャル成長させる工程と、 該エピタキシャル層中に選択的にドーパントを注入した
後、エピタキシャル層を選択的に多孔質化する工程と、 前記多孔質シリコンを酸化する工程と、を有することを
特徴とする半導体基板の作成方法。 - 【請求項５】 前記工程を繰返し行うことで、厚さの異
なる前記単結晶シリコンを形成することを特徴とする請
求項４に記載の半導体基板の作成方法。 - 【請求項６】 前記工程を繰返し行うことで、厚さの異
なる前記多孔質シリコン酸化膜からなる絶縁層を形成す
ることを特徴とする請求項４に記載の半導体基板の作成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32761093A JPH07183372A (ja) | 1993-12-24 | 1993-12-24 | 半導体基板の作成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32761093A JPH07183372A (ja) | 1993-12-24 | 1993-12-24 | 半導体基板の作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183372A true JPH07183372A (ja) | 1995-07-21 |
Family
ID=18200983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32761093A Pending JPH07183372A (ja) | 1993-12-24 | 1993-12-24 | 半導体基板の作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129217A (zh) * | 2019-12-20 | 2020-05-08 | 浙江爱旭太阳能科技有限公司 | 用于制造太阳能电池的方法和太阳能电池 |
-
1993
- 1993-12-24 JP JP32761093A patent/JPH07183372A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129217A (zh) * | 2019-12-20 | 2020-05-08 | 浙江爱旭太阳能科技有限公司 | 用于制造太阳能电池的方法和太阳能电池 |
| CN111129217B (zh) * | 2019-12-20 | 2021-05-18 | 浙江爱旭太阳能科技有限公司 | 用于制造太阳能电池的方法和太阳能电池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5374581A (en) | Method for preparing semiconductor member | |
| JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
| JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
| US5767020A (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH05275329A (ja) | 半導体素子基体とその作製方法 | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| US6171512B1 (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| KR960002765B1 (ko) | 절연체 위에 단결정 반도체 제조방법 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JPS62108539A (ja) | Ｓｏｉ構造半導体装置の製造方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| JPH09121039A (ja) | 半導体部材 | |
| JPH0541488A (ja) | 半導体装置 | |
| JP3112103B2 (ja) | 半導体装置 | |
| JPH05217828A (ja) | 半導体基体及びその作製方法 | |
| JPH0541489A (ja) | 半導体装置 | |
| JPH0536916A (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 |