TW202405886A - 具有全隔離之單晶矽島的塊體半導體基材及其製作方法 - Google Patents

具有全隔離之單晶矽島的塊體半導體基材及其製作方法 Download PDF

Info

Publication number
TW202405886A
TW202405886A TW112127166A TW112127166A TW202405886A TW 202405886 A TW202405886 A TW 202405886A TW 112127166 A TW112127166 A TW 112127166A TW 112127166 A TW112127166 A TW 112127166A TW 202405886 A TW202405886 A TW 202405886A
Authority
TW
Taiwan
Prior art keywords
semiconductor
buried insulating
region
insulating layer
bulk
Prior art date
Application number
TW112127166A
Other languages
English (en)
Inventor
盧超群
Original Assignee
新加坡商發明與合作實驗室有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商發明與合作實驗室有限公司 filed Critical 新加坡商發明與合作實驗室有限公司
Publication of TW202405886A publication Critical patent/TW202405886A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體結構，包括具有原始半導體表面的塊體半導體基材、半導體島區、淺溝隔離區和埋入式絕緣層。半導體島區係以塊體半導體基材為基底所形成。淺溝隔離區包圍半導體島區。埋入式絕緣層是半導體島區下方的局部絕緣層，其中半導體島區的底面，係藉由埋入式絕緣層來與塊體半導體基材完全隔離。

Description

具有全隔離之單晶矽島的塊體半導體基材及其製作方法
本發明是有關於一種具有選擇性形成的全隔離單晶矽島的塊體半導體基或晶圓。特別是有關於一種不使用全絕緣層上覆矽(silicon-on-insulator，SOI)晶圓，而能與塊體半導體基材完全隔離的單晶矽島。
傳統的絕緣層上覆矽(SOI)電晶體通常是在全絕緣層上覆矽晶圓(entire SOI wafer)中製造而成。其製造成本比在塊體矽晶圓(bulk silicon wafer)中所製造的電晶體昂貴得多。換言之，絕緣層上覆矽電晶體技術的缺點之一，是每一個在絕緣層上覆矽晶圓中所製造而成的電晶體，其成本都比在塊體矽晶圓中所製造而成的電晶體的成本高出許多。
目前已知有幾種製備絕緣層上覆矽晶圓的新穎方法； 例如，將兩個晶圓分別鍵合(bonding)在一起，其中兩個晶圓都具有位於塊體矽晶圓表面上的矽氧化物層。然後，通過將一個晶圓翻轉到另一個晶圓上方，再藉由矽氧化物的結合力，通過兩個矽氧化物層之間的連接，將這兩個晶圓結合在一起，從而使兩個矽氧化物層夾在兩個塊體矽晶圓之間。後續，再將其中一個塊體矽晶圓研磨至特定厚度，藉以形成一個絕緣層上覆矽晶圓。用於製備絕緣層上覆矽晶圓的另一種方法，是通過在矽晶圓表面植入氧化物原子，藉以在原始矽基材中建構出一種在被植入的矽氧化物層上覆蓋有一層薄矽膜的結構。
這兩種用於製作全絕緣層上覆矽晶圓的方法，特別是在製作具有較大直徑(例如8吋或12吋)的全絕緣層上覆矽晶圓時，其製作成本都比製作塊體矽晶圓的成本高出許多。在形成絕緣層上覆矽晶圓之後，可以使用已知的矽加工方法，在絕緣層上覆矽晶圓上製造金屬氧化物半導體場效應電晶體(MOSFET)。
絕緣層上覆矽電晶體的另一個缺點是，其難以在每一個按照摩爾定律微縮的製程節點(scaled process node)上，滿足降低製造成本的要求。因此，使得絕緣層上覆矽技術沒有辦法成為主流技術。目前應用於商用製程的，主要是以塊體矽基材技術為主。
因此，有需要提供一種先進的半導體結構及其製作方法，來解決習知技術所面臨的問題。
本說明書的一實施例係揭露一種半導體結構，其中此半導體結構包括具有一個原始半導體表面的塊體半導體基材(bulk semiconductor substrate)、以塊體半導體基材為基底所形成的第一半導體島區、第一淺溝隔離(STI)區、 第一埋入式絕緣層(buried insulator layer)、以塊體半導體基材為基底所形成的第二半導體島區、第二淺溝隔離區以及第二埋入式絕緣層。第一淺溝隔離區包圍第一半導體島區的側壁，第二淺溝隔離區包圍第二半導體島區的側壁。第一埋入式絕緣層形成並位於第一半導體島區下方，第二埋入式絕緣層形成並位於第二半導體島區下方。其中，第一埋入式絕緣層與第二埋入式絕緣層係彼此物理隔離(physically separated from each other)。
本說明書的一個方面，第一半導體島區的底面係藉由第一埋入式絕緣層來與塊體半導體基材的其餘部分完全隔離；且第二半導體島區的底面係藉由第二埋入式絕緣層來與塊體半導體基材的其餘部分完全隔離。其中，塊體半導體基材的其餘部分，並不包括第一半導體島區和第二半導體島區。
本說明書的一個方面，其中第一埋入式絕緣層的寬度、長度或厚度不同於第二埋入式絕緣層的寬度、長度或厚度。
本說明書的一個方面，其中第一半導體島區的寬度、長度或厚度不同於第二半導體島區的寬度、長度或厚度。
本說明書的一個方面，其中第一埋入式絕緣層從第一淺溝隔離區的一內側側壁橫向延伸到第一淺溝隔離區的另一內側側壁。
本說明書的一個方面，其中第一埋入式絕緣層並未延伸橫跨整個塊體半導體基材，並且第二埋入式絕緣層並未延伸橫跨整個塊體半導體基材。
本說明書的另一實施例係揭露一種半導體結構，其中此半導體結構包括具有一個原始半導體表面的塊體半導體晶圓、以塊體半導體晶圓為基底藉由選擇性生長所形成的一組半導體島區、分別對應於此組半導體島區的一組淺溝隔離區，以及分別對應於此組半導體島區的一組埋入式絕緣層。此組半導體島區係彼此物理隔離，此組埋入式絕緣層位於原始半導體表面下方，並且彼此物理隔離。其中一個半導體島區的側壁，被對應的淺溝隔離區所包圍。其中一個半導體島區的底面，位於對應的埋入式絕緣層上方。其中一個半導體島區的底面，係藉由對應的埋入式絕緣層來與塊體半導體晶圓的其餘部分完全隔離。其中，塊體半導體晶圓的其餘部分並不包括此組半導體島區。
在本說明書的一方面，其中一個對應的埋入式絕緣層被對應的淺溝隔離區所圍繞。
在本說明書的一方面，其中一個對應的埋入式絕緣層，從對應的淺溝隔離區的內側側壁，橫向延伸到此對應的淺溝隔離區的另一個內側側壁。
在本說明書的一方面，其中一個半導體島區的橫向長度不大於對應埋入式絕緣層的橫向長度。
在本說明書的一方面，其中此組埋入式絕緣層並不會延伸至整個塊體半導體晶圓。
本說明書的又一實施例係揭露一種半導體結構，此半導體結構包括具有一個原始半導體表面的塊體半導體基材、以塊體半導體基材為基底所形成的半導體島區、圍繞半導體島區的第一淺溝隔離區，形成並位於第一半導體島區下方的埋入式絕緣層、以塊體半導體基材為基底所形成的半導體本體區，以及圍繞半導體本體區的第二淺溝隔離區。其中，半導體島區與半導體本體區係彼此物理隔離。半導體島區的底面，係藉由埋入式絕緣層來與塊體半導體基材的其餘部分完全隔離。其中塊體半導體基材的其餘部分並不包括半導體島區和半導體本體區。
在本說明書的一方面，其中半導體本體區電性連接至半導體本體區的其餘部分。
在本說明書的一方面，其中埋入式絕緣層的寬度、長度或厚度是可調整的。
本說明書的再一實施例係揭露一種半導體結構的製作方法，此方法包括以下述步驟：首先，提供由半導體材料所構成的塊體半導體基材，其中塊體半導體基材包括一個原始半導體表面。接下來，在體塊體半導體基材中形成一個半導體本體區，其中淺溝隔離區圍繞半導體本體區。然後，在半導體本體區中形成一組溝槽，藉以將半導體材料的第一側壁和第二側壁暴露於外。隨後，以第一側壁和第二側壁為基底，生長出一個局部埋入式絕緣層，藉以形成半導體島區。其中，半導體島區被淺溝隔離區所包圍。半導體島區的底面，係藉由局部埋入式絕緣層與塊體半導體基材的其餘部分完全隔離。其中塊體半導體基材的其餘部分並不包括半導體島區。
在本說明書的一方面，其中形成此組溝槽的步驟包括下述步驟：首先，蝕刻半導體本體區以形成一組臨時溝槽。接著，形成間隙壁(spacer)，以覆蓋此組臨時溝槽的側壁。隨後，蝕刻此組臨時溝槽的底面，藉以形成此組溝槽，並將半導體材料的第一側壁和第二側壁暴露於外。
在本說明書的一方面，其中形成此組溝槽的步驟包括下述步驟：首先，蝕刻淺溝隔離區，形成一組臨時溝槽。接著，形成間隙壁以覆蓋此組臨時溝槽的側壁。隨後，蝕刻此組臨時溝槽的底面，藉以形成此組溝槽，並將半導體材料的第一側壁和第二側壁暴露於外。
在本說明書的一方面，其中半導體島區的厚度取決於原始半導體表面下方的間隙壁的垂直長度。
在本說明書的一方面，其中間隙壁包括矽氧化物層和氮化矽層。 在本發明的另一方面中，間隙壁僅包括覆蓋於矽質區的氮化矽層。
在本說明書的一方面，形成局部埋入式絕緣層的步驟包括下述步驟：首先，形成第一子埋入式絕緣層，使其從第一側壁延伸到半導體本體區中，以及形成第二子埋入式絕緣層，使其從第二側壁延伸到半導體本體區中。其中第一子埋入式絕緣層與第二子埋入式絕緣層二者合併形成上述局部埋入式絕緣層。
在本說明書入式的一方面，第一子埋絕緣層和第二子埋絕緣層包括熱矽氧化物。
在本說明書的一方面，局部埋入式絕緣層的厚度取決於第一側壁或第二側壁的垂直長度。
根據上述本說明書的實施例，其公開一種絕緣體上覆單晶矽島 (single-crystalline silicon Island on insulator SC-SIOI)技術，其包括在塊體半導體基材上形成至少一個半導體結構的製程，此半導體結構包括被絕緣層所包圍的半導體島區(例如，單晶矽鰭片。其中絕緣層包括淺溝隔離區和局部埋入式絕緣層)。 由於以塊體半導體基材為基底所形成的半導體結構，其製造成本低於傳統絕緣層上覆矽晶圓。因此，其可以替代傳統絕緣層上覆矽晶圓，並在其上形成不同種類的元件(例如，金屬氧化物半導體場效應電晶體 (MOSFET))。
本說明書是提供一種具有完全隔離之單晶矽島的塊體半導體基材，其中這些單晶矽島示係藉由選擇性生長技術，形成在塊體半導體基材之中。且具有完全隔離之單晶矽島的塊體半導體基材，其製作成本低於傳統全絕緣層上覆矽晶圓的製作成本。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂，下文特舉複數個較佳實施例，並配合所附圖式作詳細說明。
但必須注意的是，這些特定的實施案例與方法，並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出，僅係用以例示本發明的技術特徵，並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者，將可根據以下說明書的描述，在不脫離本發明的精神範圍內，作均等的修飾與變化。在不同實施例與圖式之中，相同的元件，將以相同的元件符號加以表示。
實施例1
第1圖係根據本說明書的一實施例，繪示一種製作半導體結構或晶圓100的方法流程示意圖；第1A(1)圖至第1G(1)圖是應用第1圖所繪示的方法所製作的半導體結構100的製程結構上視圖； 第1A(2)圖至第1G(2)圖是對應於第1A(1)圖至第1G(1)圖所繪示的半導體結構或晶圓100的製程結構剖面圖。半導體結構或晶圓100的形成包括以下步驟： 步驟S11：提供由半導體材料(例如，矽)所構成的塊體半導體基材或晶圓100； 步驟S12：在塊體半導體基材或晶圓100中選擇性地形成半導體本體區101。其中，半導體本體區101被淺溝隔離區102所圍繞； 步驟S13：形成一組溝槽104和105，使半導體本體區101中的半導體材料的第一側壁101c和第二側壁101d暴露於外； 步驟S14：以第一側壁101c和第二側壁101d為基底，生長出一個局部埋入式絕緣層107，藉以在半導體本體區101中形成半導體島區101L。其中，半導體島區101L的底面101k係藉由局部埋入式絕緣層107來與塊體半導體基材或晶圓100完全隔離。
步驟S13包括下述子步驟S131至S134： 子步驟S131：加厚淺溝隔離區102； 子步驟S132：蝕刻部分半導體本體區101，以形成一組臨時溝槽104T和105T； 子步驟S133：形成間隙壁114以覆蓋此組臨時溝槽104T、105T的側壁； 子步驟S134：蝕刻此組臨時溝槽104T和105T的底面104b和105b，藉以在半導體本體區101中形成一組較深的溝槽104和105，並將半導體本體區101之半導體材料的第一側壁101c和第二側壁101d暴露於外。
第1A(1)圖是根據本說明書的一個實施例，繪示在由半導體材料所構成的塊體半導體基材100中形成半導體本體區101之後的結構上視圖。第1A(2)圖是沿著第1A(1)圖中的切線C11所繪示的結構剖面圖。
參見步驟S11，提供由矽所構成的塊體半導體基材100。在本說明書的一些實施例中，提供典型的矽晶片(p型或n型)，整個矽晶片可以作為塊體半導體基材100。在本實施例中，塊體半導體基材100可以是一種包含有p型阱區100a的p型矽晶圓。
參見步驟S12：在塊體半導體基材100中形成一個半導體本體區101。當然，根據需要也可以形成多個半導體本體區。 在本說明書的一些實施例中，半導體本體區101可以是一種形成在塊體半導體基材100中並且被淺溝隔離區102圍繞的摻雜區。在本實施例中，半導體本體區101可以是摻雜的矩形主動單晶矽區(active single-crystalline silicon region)。
形成半導體本體區101的步驟如下：首先，在塊體半導體基材100的原始半導體表面(也稱為原始矽表面(original silicon surface，OSS))上，依序形成墊氧化矽層111和墊氮化矽層112。接著，通過微影和蝕刻製程對墊氧化矽層111和墊氮化矽層112進行圖案化，以形成覆蓋在塊體半導體基材100上的矩形圖案P1(長度L1×寬度W1)。
以圖案化後的墊氧化矽層111和圖案化後的墊氮化矽層112為罩幕，進行另一次蝕刻製程，藉以移除塊體半導體基材100中未被矩形圖案P1所覆蓋的部分，從而在塊體半導體基材100中形成溝槽100t，以定義出矩形單晶半導體區，作為半導體本體區101。溝槽100t具有，從塊體半導體基材100的原始半導體表面(OSS)起算的深度t1。被矩形圖案P1所覆蓋的矩形半導體本體區101，具有長度L1×寬度W1的尺寸。
接著，進行沉積製程，例如低壓氣相沉積(low pressure vapor deposition，LPVD)製程，用以沉積矽氧化物來填充溝槽100t。然後，回蝕所沉積的矽氧化物，使其與塊體半導體基材100的原始半導體表面(OSS)齊平，如第1A(2)圖所繪示。其中，填充於溝槽100t之中，且圍繞半導體本體區101的剩餘矽氧化物，可以用來作為淺溝隔離區102。
參照步驟S13:(在半導體本體區101中)形成一組溝槽104和105，藉以將塊體半導體基材100中半導體材料的第一側壁101c和第二側壁101d暴露於外。在本說明書的一些實施例中，形成此組溝槽104和105的方法包括下述幾個子步驟S131-S134：
參照子步驟S131：首先，加厚淺溝隔離區102。 即，在淺溝隔離區102上方沉積另一層矽氧化物，以增加淺溝隔離區102的厚度。進而可以使淺溝隔離區102的頂面102t加高，形成與圖案化後的墊氮化矽層112的頂面112t齊平的頂面122t。第1B(1)圖係根據為本說明書的一實施例，繪示將淺溝槽隔離區102的頂面102t平整之後的結構上視圖。第1B(2)圖係沿著第1B(1)圖中的切線C12所繪示的結構剖面圖。如第1B(2)圖所繪示，沉積的矽氧化物可以作為疊置在淺溝隔離區102頂面102t上方的另一個淺溝隔離區122。且淺溝隔離區122的頂面122t，可以是與圖案化後之墊氮化矽層112的頂面112t基本相同的平面。
參見子步驟S132:蝕刻一部分半導體本體區101以形成一組臨時溝槽，例如臨時溝槽104T和105T。在此步驟中，採用微影技術在圖案化後的墊氮化矽層112的頂面112t上形成圖案化光阻層113(如第1B(2)圖所繪示)。其中，矩形光阻圖案(圖案化光阻層113)的長度L2小於半導體本體區101的長度L1。
然後，以圖案化光阻層113為罩幕，進行蝕刻製程，移除一部分圖案化後的墊氧化矽層111和圖案化後的墊氮化矽層112，藉以將一部份半導體本體區101的原始半導體表面(OSS)暴露於外。接著，採用非等向性蝕刻(anisotropic etching)技術，例如反應式離子蝕刻(reactive ion etching，RIE)製程，移除位於圖案化後的光阻層左側和右側的半導體本體101的矽材料，藉以形成部分延伸到半導體本體區101中的臨時溝槽104T和105T，使其具有從原始半導體表面(OSS)起算的一深度t2。其中，深度t2小於深度t1(如第1C(2)圖所繪示)。
在本實施例中，淺溝槽隔離區102和122的內側壁102s和122s，以及圖案化後的墊氧化矽層111、圖案化後的墊氮化矽層112和半導體本體101的垂直邊緣，可以通過臨時溝槽104T和105T暴露於外。
參見子步驟S133：形成間隙壁114以覆蓋此一組臨時溝槽104T和105T的側壁。在一些實施例中，間隙壁114可以是一種包括薄氮化矽間隙材料的單層間隙壁；或者可以是一種位於此組臨時溝槽104T和105T之側壁上，且包括薄矽氧化物間隙壁114a和薄氮化矽間隙壁114b的複合間隙壁。第1C(1)圖係根據本說明書的一實施例，繪示在臨時溝槽104T與105Tt中形成間隙壁114之後的結構上視圖。第1C(2)圖是沿著第1C(1)圖的切線C13所繪示的結構剖面圖。
參見子步驟S134:蝕刻此組臨時溝槽104T和105T的底面104b和105b，藉以在半導體本體區101中形成一組更深的溝槽104和105，並將半導體本體區101中第一側壁101c和第二側壁101d的半導體材料暴露於外。例如，採用非等向性蝕刻技術，例如反應式離子蝕刻製程，經由此組臨時溝槽104T和105T移除半導體本體區101的一部分矽材料，以形成具有較大深度t3(從底面104b和105b起算，一直量測到被此組溝槽104和105所暴露之半導體材料的底部101b)的較深溝槽104和105。第1D(1)圖是根據本說明書的一實施例，繪示形成此組較深溝槽104和105之後的結構上視圖。第1D(2)圖是沿著第1D(1)圖中的切線C14所繪示的結構剖面圖。
參見步驟S14:以第一側壁101c和第二側壁101d為基底，生長出一個局部埋入式絕緣層(或位於原始半導體表面(OSS)下方的下方絕緣層)107，藉以以在半導體本體區101中形成半導體島區101L。 其中，半導體島區101L的底面101k，係藉由局部埋入式絕緣層107來與塊體半導體基材100完全隔離。
在本說明書的一些實施例中，局部埋入式絕緣層107可以通過下述多個步驟來形成。例如在本實施例中，以此組較深溝槽104和105的第一側壁101c和第二側壁101d暴露於外的矽表面為基底，進行一個前-熱氧化製程(pre-thermal oxidation)，藉以熱生長出二氧化矽，從而形成具有位於原始半導體表面(OSS)下方，且具有頂面107t的矽氧化物層(例如，矽氧化物層107R和107L)。第1E(1)圖是根據本說明書的一實施例，繪示形成矽氧化物層107R和107L之後的結構上視圖。第1E(2)圖是沿著第1E(1)圖中的切線C15所繪示的結構剖面圖。
如第1E(2)圖所繪示，形成在溝槽104中矽氧化物層107L具有從間隙壁114的一側邊緣橫向延伸到半導體本體區101中的一段延伸長度L3L。形成在溝槽105中的矽氧化物層107R，具有從從間隙壁114的一側邊緣橫向延伸到半導體本體區101中的一段延伸長度L3R。
接下來，進行後續的熱氧化製程，藉以橫向延長矽氧化物層107R和107L的長度L3L和L3R，直到矽氧化物層107R和107L彼此接觸(即，延長後的長度L3L’+延長後的長度L3R'＝總長度L2)，如第1F(2)圖所繪示，可以在矽氧化物層107R和107L的頂面107t上生長出一些矽氧化物。第1F(1)圖是根據本說明書的一實施例，繪示形成局部埋入式絕緣層(BIL)107之後的結構上視圖。第1F(2)圖是沿著第1F(1)圖中的切線C16所繪示的結構剖面圖。
結果，形成半導體島區101L，並且使半導體島區101L的底面101k藉由局部埋入式絕緣層107來與塊體半導體基材100隔離。半導體島區101L可以是一種單晶的(single crystalline)半導體島區，例如一種單晶矽島區，可以用於後續中，進一步在其中製造出至少一個電晶體。
然後，移除薄氮化矽間隙壁114b，再形成高密度沉積矽氧化物層108(例如，鑽石上覆矽(silicon-on-diamond，SOD)，藉以填充此組溝槽104和105，並使其具有與圖案化後之墊氮化矽層112的頂面112t齊平的平坦表面，或(假如墊氮化矽層112此時已被剝離)與圖案化後之墊氧化矽層111的頂面齊平的平坦表面。第1G(1)圖是根據本說明書的一實施例，繪示形成高密度沉積矽氧化物層108之後的結構上視圖。第1G(2)圖是沿著第1G(1)圖中的切線C17所繪示的結構剖面圖。
結果，形成具有絕緣區上覆蓋單晶矽島(single-crystalline silicon Island on insulator，SC-SIOI)的塊體半導體基材或晶圓100。其中，許多絕緣區上覆蓋單晶矽島是由矽氧化物隔離層所包圍，且這些絕緣區上覆蓋單晶矽島是以塊體半導體晶圓為基底所製作出來的，而不是使用較昂貴的全絕緣層上覆矽(SOI)晶圓所製作出。絕緣區上覆蓋單晶矽島的底部是藉由局部埋入式絕緣層107來與塊體半導體基材隔離，並且絕緣區上覆蓋單晶矽島的側壁被介電層(例如，淺溝隔離區102和122)所圍繞。可以通過後續製程，在本說明書所述的絕緣區上覆蓋單晶矽島中，形成具有各種不同種類的閘極結構(例如平面閘極結構(planar-gate)、鰭式場效應電晶體(FinFET)、三閘極(Tri-Gate)結構、全環繞式閘極(gate-all-around，GAA)結構，圍繞式閘極(gate around)結構、片狀通道(sheet-channel)結構或管狀通道(tube-channel)結構)的電晶體。
實施例 2
第2圖係根據本說明書的另一實施例，繪示一種製作具有單晶矽島的半導體結構或晶圓200的方法流程示意圖。第2A(1)圖至第2E(1)圖是繪示製作具有單晶矽島的半導體結構或晶圓200的製程結構上視圖。第2A(2)圖至第2E(2)圖是對應於第2A(1)圖至第2E(1)圖所繪示的製程結構剖面圖。半導體結構或晶圓200的形成包括以下步驟： 步驟S21：提供由半導體材料所構成的塊體半導體基材200； 步驟S22：在塊體半導體基材200中選擇性地形成半導體本體區201，其中半導體本體區201被淺溝隔離區202所圍繞； 步驟S23：形成一組溝槽204和205，使半導體本體區201中的半導體材料的第一側壁201c和第二側壁201d暴露於外； 步驟S24：以第一側壁201c和第二側壁201d為基底，生長出一個局部埋入式絕緣層207，藉以形成半導體島區201L。其中，半導體島區201L的底面201k，係藉由局部埋入式絕緣層207來與塊體半導體基材200完全隔離。
步驟S23包括下述子步驟： 子步驟S231：蝕刻淺溝隔離區202，形成一組臨時溝槽204T和205T； 子步驟S232：形成間矽壁214以覆蓋此組臨時溝槽204T和205T的側壁204s和205s； 子步驟S233：蝕刻此組臨時溝槽204T和205T的底面204b和205b，藉以形成此組溝槽204和205，並將半導體本體區201中的半導體材料的第一側壁201c和第二側壁201d 暴露於外。
第2A(1)圖是根據本說明書的一實施例，繪示在由半導體材料所構成的塊體半導體基材200中形成半導體本體區201之後的結構上視圖。第2A(2)圖是沿著第2A(1)圖的切線C21所繪示的結構剖面圖。
參見步驟S21: 提供由半導體材料所構成的塊體半導體基材200。在本發明的一些實施例中，提供典型的(p型或n型)矽晶圓，使用全矽晶圓來製備體半導體塊基材200。在本實施例中，塊體半導體基材200是一種包含有p型井200a的p型矽晶圓。
參見步驟S22:在塊體半導體基材200中形成半導體本體區201。在本說明書的一些實施例中，半導體本體區201可以是形成在塊體半導體基材200中的摻雜區，並使半導體本體區201被淺溝隔離區202所圍繞。在本實施例中，半導體本體區201可以是一種摻雜的矩形主動單晶矽區。
半導體本體區201的形成包括下述步驟：首先，在塊體半導體基材200的原始半導體表面(OSS)上依次形成墊氧化矽層211和墊氮化矽層212。接下來，通過微影和蝕刻製程，對墊氧化矽層211和墊氮化矽層212進行圖案化，藉以形成覆蓋塊體半導體基材200的矩形圖案P2(使其具有長度L21×寬度W21的尺寸)。
進行另一個蝕刻製程，以圖案化後的墊氧化矽層211和圖案化後的墊氮化矽層212為罩幕，藉以移除塊體半導體基材200中未被矩形圖案P2所覆蓋的部分，從而在塊體半導體200中形成溝槽200t，並定義出用來作為半導體本體區201的矩形單晶矽區域。溝槽200t具有從塊體半導體基材200的原始半導體表面(OSS)向下測量的深度t21。被矩形圖案P2覆蓋的半導體本體區201具有長度L21×寬度W21的尺寸。
進行沉積製程，例如低壓氣相沉積(LPVD)製程，用以沉積矽氧化物來填充溝槽200t。然後，回蝕沉積的矽氧化物，使其以與原始半導體表面(OSS)齊平，如第2A(2)圖2所繪示。 填充在溝槽200t中，且圍繞半導體本體區201的剩餘矽氧化物可以用來作為淺溝隔離區202。
參見步驟S23:形成此組溝槽204和205(在半導體本體區201中)，並將半導體材料的第一側壁201c和第二側壁201d暴露於外。在本說明書的一些實施例中，此組溝槽204和205的形成包括下述幾個子步驟S231-S233：
參見子步驟S231:蝕刻淺溝隔離區202，以形成一組臨時溝槽204T和205T。例如，採用反應式離子蝕刻(RIE)製程來移除一部分淺溝隔離區202，並將半導體本體區201的一部分垂直側壁暴露於外。其中，淺溝隔離區202具有從原始半導體表面(OSS)起算的一個蝕刻深度t5。
參見子步驟S232:形成間矽壁214用以覆蓋此組臨時溝槽204T和205T的側壁。藉此，可以使墊氧化矽層211的邊緣、墊氮化矽層212的邊緣以及半導體本體區201的垂直側壁暴露於外的部分，都被間隙矽壁214所覆蓋。第2B(1)圖是根據本說明書的一實施例，繪示在一組臨時溝槽204T和205T的側壁上形成間矽壁214之後的結構上視圖。第2B(2)圖是沿著第2B(1)圖的切線C22所繪示的結構剖面圖。在一些實施例中，間矽壁214可以是一種包括薄氮化矽間隙材料的單層間隙壁；或者也可以是一種包括矽氧化物薄膜214a和氮化矽薄膜214b的複合間矽壁。
參見子步驟S233:蝕刻此組臨時溝槽204T和205T的底面204b和205b，藉以在半導體本體區201中形成此組溝槽204和205，並將半導體材料的第一側壁201c和第二側壁201d暴露於外。第2C(1)圖是根據本說明書的一實施例，繪示形成此組溝槽204和205之後的結構上視圖。第2C(2)圖是沿著第2C(1)圖的切線C23所繪示的結構剖面圖。
例如，可以採用反應式離子蝕刻(RIE)製程，從組臨時溝槽204T和205T的底面204b和205b移除一部分的淺溝隔離區202。使其具有(從底面204b和205b起算，到被蝕刻的淺溝隔離區202的頂面202t”) 的一個蝕刻深度t6，藉以形成一組更深的溝槽204和205。其中深度t5和深度t6二者之和，小於或等於深度t21。
在第2C(2)圖中，半導體本體區201的垂直側壁，低於間隙壁214，但位於蝕刻的淺溝隔離區202的頂面202t”上方，且具有深度t6，並通過溝槽204暴露於外的一部分，可以稱之為半導體材料的第一側壁201c；通過溝槽205暴露於外的其他部分，則可以稱之為半導體材料的第二側壁201d。
在本實施例中，半導體材料的第一側壁201c和第二側壁201d被完全地暴露於外，可以用來作為後續氧化製程的種子，也稱為垂直矽氧化種子(vertical silicon oxidation seed，VSOS)。塊體半導體基材200的其餘部分，因為被間隙壁214或淺溝隔離區202所覆蓋，因此受到保護，進而能免於受到後續氧化製程的影響。
參見步驟S24:以第一側壁201c和第二側壁201d為基底，生長出一個局部埋入式絕緣層或下方絕緣層207，藉以形成半導體島區201L。其中，半導體島區201L的底面201k，係藉由局部埋入式絕緣層207來與塊體半導體基材200完全隔離。
例如，通過特殊設計在垂直矽氧化種子區(即半導體材料的第一側壁201c和第二側壁201d)上進行熱氧化製程。從單晶矽區(即，半導體本體區201的第一側壁201c和第二側壁201d)暴露於外的垂直矽氧化種子區中，形成熱生長的二氧化矽層，直到(形成在第一側壁201c和第二側壁201d上的)兩個二氧化矽層的最前邊緣相互接觸。
最後，形成半導體島區201L。其中，半導體島區201L的底面201k，係藉由局部埋入式絕緣層或地下方緣層207來與塊體半導體基材200隔離。製作此種絕緣體上覆蓋矽島(SIOI)結構，不再需要使用現今最常用且昂貴的全絕緣層上覆矽(SOI)晶圓。且這種絕緣體上覆蓋矽島(SIOI)結構，可以很好地用來作為容納矽電晶體或其他元件的「基材」。在本實施例中，局部埋入式絕緣層207的長度，基本上等於半導體本體區201的長度L21。第2D(1)圖是根據本說明書的一實施例，繪示形成局部埋入式絕緣層之後的結構上視圖。第2D(2)圖是沿著第2D(1)圖的切線C24所繪示的結構剖面圖。
此外，半導體島區201L的厚度可以取決於上述的蝕刻深度t5，並且局部埋入式絕緣層207的厚度可以取決於上述的蝕刻深度t6。藉由適當調整或控第2D(1)圖和第2D(2)圖所繪示的長度L21、寬度W21及蝕刻深度t5和t6，參照圖2D(2)，可以使位於塊體半導體基材200中不同的半導體島區具有不同的長度、寬度和厚度，並且可以使位於塊體半導體基材200中的不同局部埋入式絕緣層具有不同的長度、寬度和厚度。
第2D(3)圖係繪示，採用Sentaurus的TCAD進行模擬，以半導體本體區201為基底來形成局部埋入式絕緣層(主要由二氧化矽所構成)的模擬結果。其中，半導體本體區201為鰭片結構，鰭片高度為50奈米(nm)，鰭片寬度為10奈米。在熱氧化溫度為700℃時，鰭片結構的底部完全被熱氧化所形成的矽氧化層或局部埋入式絕緣層所覆蓋。
再者，形成局部埋入式絕緣層的另一種方式可以如下所述:以第2C(2)圖所繪示的矽質垂直側壁上的垂直矽氧化種子(VSOS)為基底，在這些矽質垂直側壁上的垂直矽氧化種子上重複進行特殊設計的氧化/蝕刻製程，以移除位於矽質垂直側壁上垂直矽氧化種子之間的大部分矽質材料。如第2D(4)圖所繪示的模擬結果，採用Sentaurus的TCAD進行模擬，針對第2C(2)圖所繪示的矽質垂直側壁上的垂直矽氧化種子(VSOS)之一側對應的結構進行重複的氧化/蝕刻製程。如圖2C(2)所示，在時間=0時，以800℃的反應溫度，在矽質垂直側壁上的垂直矽氧化種子上生長出一層熱矽氧化物薄層；並且在時間=1時，對先前所生長的熱矽氧化物薄層進行蝕刻，藉以將矽質表面暴露於外。再重複一次，在時間=2時，以800℃的反應溫度，在暴露於外的矽質表面上生長出熱矽氧化物薄層；並且在時間=3時，對在時間=2時所生長的熱矽氧化物薄層進行蝕刻，藉以再次將矽質表面暴露於外。重複上述的氧化/蝕刻製程(在時間＝4至時間＝9之間)，直到位於矽質垂直側壁上的垂直矽氧化種子(VSOS)之間大部分的矽質材料被移除為止，並且僅留下殘餘的矽質材料，如第2D(4)圖所繪示。最後，形成一個圍繞殘餘矽質材料的水平空腔或一個環繞溝槽。之後，再執行熱氧化，使得所有殘餘矽的轉變成熱矽氧化物(以下簡稱為，頸部熱矽氧化物(neck thermal oxide))。後續，採用化學氣相沉積(CVD)技術，沉積並回蝕矽氧化物薄膜，以完全填充水平空腔或環繞溝槽。最後，完成局部埋入式絕緣層207的製備。
然後，移除氮化矽薄膜214b；之後，形成高密度沉積矽氧化物(例如，鑽石上覆矽(SOD))層208來填充此組更深的溝槽204和205，並形成一個與圖案化後的墊氮化矽層212的頂面212t齊平的平面，或(假設當墊氮化矽層212已被剝除時)形成一個與圖案化後的墊氧化矽層211的頂面齊平的平面。第2E(1)圖是根據本說明書的一實施例，繪示形成高密度沉積矽氧化物層208之後的結構上視圖。第2E(2)圖是沿著第2E(1)圖的切線C25所繪示的結構剖面圖。
最後，形成具有絕緣區上覆蓋單晶矽島(SC-SIOI)的塊體半導體基材或晶圓200。其中，許多絕緣區上覆蓋單晶矽島被矽氧化物隔離層所包圍，且這些絕緣區上覆蓋單晶矽島是以塊體半導體晶圓為基底所製作出來的，而不是使用較昂貴的全絕緣層上覆矽(SOI)晶圓所製作的。且藉由後續製程，可以在本說明書所提供的絕緣區上覆蓋單晶矽島中，形成具有不同種類的閘極結構(例如平面閘極結構、鰭式場效應電晶體、三閘極結構、全環繞式閘極結構，圍繞式閘極結構、片狀通道結構或管狀通道結構)的電晶體。
因此，本說明書所提供的塊體半導體基材或晶圓，可以包括多個藉由選擇性生長技術所形成的絕緣區上覆蓋單晶矽島(SC-SIOI)，其中每一個絕緣區上覆蓋單晶矽島(SC-SIOI)包括一個可以藉由矽氧化物隔離層來與塊體半導體基材或晶圓絕緣的單晶矽島。例如，單晶矽島的底部，係藉由一個埋入式絕緣層207來與塊體半導體基材或晶圓200絕緣。其中，單晶矽島的側壁，係藉由淺溝隔離區或其他介電材質層，來與塊體半導體基材或晶圓絕緣。此外，塊體半導體基材或晶圓仍然具有可以電性連接到塊體半導體基材其他區域的半導體本體區。第3A圖是根據本說明書的一實施例，繪示具有多個絕緣區上覆蓋單晶矽島(SC-SIOI)和半導體本體區的塊體半導體基材300的結構上視圖。第3B圖是沿著第3A圖的切線C3所繪示的結構剖面圖。
如第3A圖A和第3B圖所繪示，塊體半導體基材300至少包括第一半導體本體區101、圍繞第一半導體本體區101的第一淺溝隔離區102、第二半導體島區201L、第二淺溝隔離區202和第二埋入式絕緣層207。第二半導體島區201L與塊體半導體基材300的其餘部分(不包括第一半導體本體區101和第二半導體島區201L)隔離。第一半導體本體區101電性連接至塊體半導體基材300的其餘部分。第一半導體本體區101和第二半導體島區201L兩者都可以用來形成不同種類的電晶體。換言之，本說明書所提供的塊體半導體基材300，可以替代傳統的絕緣層上覆矽(SOI)晶圓，用以在其上形成不同種類的元件(例如，金屬氧化物半導體場效應電晶體 (MOSFET))。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體結構 100a:p型阱區 100t:溝槽 101:本體區 101b:半導體材料的底部 101c:第一側壁 101d:第二側壁 101L:半導體島區 101k:半導體島區的底面 102:淺溝隔離區 102t:淺溝隔離區的頂面 102s:淺溝槽隔離區的內側壁 104:溝槽 104b:臨時溝槽的底面 104T:臨時溝槽 105:溝槽 105b:臨時溝槽的底面 105T:臨時溝槽 107:局部埋入式絕緣層 107R:矽氧化物層 107L:矽氧化物層 107t:矽氧化物層的頂面 108:高密度沉積矽氧化物層 111:墊氧化矽層 112:墊氮化矽層 112t:墊氮化矽層的頂面 113:圖案化光阻層 114:間隙壁 114a:薄矽氧化物間隙壁 114b:薄氮化矽間隙壁 122:淺溝隔離區 122t:淺溝隔離區的頂面 122s:淺溝槽隔離區的內側壁 200:半導體結構 200a:p型阱區 200t:溝槽 201:本體區 201c:第一側壁 201d:第二側壁 201L:半導體島區 201k:半導體島區的底面 202:淺溝隔離區 202t”:淺溝隔離區的頂面 204:溝槽 204b:臨時溝槽的底面 204T:臨時溝槽 204s:臨時溝槽的側壁 205:溝槽 205T:臨時溝槽 207:局部埋入式絕緣層 208:高密度沉積矽氧化物層 211:墊氧化矽層 212:墊氮化矽層 212t:墊氮化矽層的頂面 214:間隙壁 214a:矽氧化物薄膜 214b:氮化矽薄膜 222:淺溝隔離區 222t:淺溝隔離區的頂面 222s:淺溝槽隔離區的內側壁 300:塊體半導體基材 C11:切線 C12:切線 C13:切線 C14:切線 C15:切線 C16:切線 C17:切線 C21:切線 C22:切線 C23:切線 C24:切線 C25:切線 C3:切線 P1:矩形圖案 P2:矩形圖案 L1:長度 L2:長度 L21:長度、 W1:寬度 W21:寬度 t1:深度 t2:深度 t21:深度 t3:深度 t5:深度 t6:深度 L3L:延伸長度 L3R:延伸長度 L3L’:延長後的長度 L3R’:延長後的長度 OSS:原始半導體表面 VSOS:矽質垂直側壁上的垂直矽氧化種子 S11~S14、S131~S134、S21~S24、S231~S233:步驟
為了對本說明書之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下： 第1圖係根據本說明書的一實施例，繪示一種製作半導體結構的方法流程示意圖； 第1A(1)圖至第1G(1)圖是應用第1圖所繪示的方法所製作的半導體結構的製程結構上視圖； 第1A(2)圖至第1G(2)圖是對應於第1A(1)圖至第1G(1)圖所繪示的製程結構剖面圖； 第2圖係根據本說明書的另一實施例，繪示一種製作半導體結構的方法流程示意圖； 第2A(1)圖至第2E(1)圖是應用第2圖所繪示的方法製作半導體結構的製程結構上視圖； 第2A(2)圖至第2E(2)圖是對應於第2A(1)圖至第2E(1)所繪示的製程結構剖面圖； 第2D(3)圖係繪示以鰭片結構為基底來形成局部埋入式絕緣層的模擬結果； 第2D(4)圖係繪示採用重複氧化製程/蝕刻製程來形成局部埋入式絕緣層的模擬結果； 第3A圖係根據本說明書的另一實施例所繪示的另一種半導體結構的上視圖； 第3B圖係是沿第3A圖的切線C3所繪示的半導體結構剖面圖。
無。
100:半導體結構
100a:p型阱區
101L:半導體島區
101k:半導體島區的底面
102:淺溝隔離區
102t:淺溝隔離區的頂面
102s:淺溝槽隔離區的內側壁
107:局部埋入式絕緣層
108:高密度沉積矽氧化物層
111:墊氧化矽層
112:墊氮化矽層
114a:薄矽氧化物間隙壁
122:淺溝隔離區
L2:長度
t1:深度
OSS:原始半導體表面

Claims (21)

  1. 一種半導體結構，包括: 一塊體半導體基材(bulk semiconductor substrate)，具有一原始半導體表面； 一第一半導體島區，係以該塊體半導體基材為基底所形成； 一第一淺溝隔離(STI)區，包圍該第一半導體島區的一側壁； 一第一埋入式絕緣層(buried insulator layer)，形成並位於該第一半導體島區下方； 一第二半導體島區，係以該塊體半導體基材為基底所生成； 一第二淺溝隔離區，包圍該第二半導體島區的一側壁；以及 一第二埋入式絕緣層，形成並位於該第二半導體島區下方； 其中，該第一埋入式絕緣層與該第二埋入式絕緣層係彼此物理隔離(physically separated from each other)。
  2. 如請求項1所述之半導體結構，其中 該第一半導體島區的一底面，係藉由該第一埋入式絕緣層來與該塊體半導體基材的一其餘部分完全隔離；且 該第二半導體島區的一底面，係藉由該第二埋入式絕緣層來與該塊體半導體基材的該其餘部分完全隔離； 其中，該塊體半導體基材的該其餘部分並不包括該第一半導體島區和該第二半導體島區。
  3. 如請求項1所述之半導體結構，其中該第一埋入式絕緣層的一寬度、一長度或一厚度分別與該第二埋入式絕緣層的一寬度、一長度或一厚度不同。
  4. 如請求項1所述之半導體結構，其中該第一半導體島區的一寬度、一長度或一厚度分別與該第二半導體島區的一寬度、一長度或一厚度不同。
  5. 如請求項1所述之半導體結構，其中該第一埋入式絕緣層從該第一淺溝隔離區的一內側側壁，橫向延伸到該第一淺溝隔離區的另一內側側壁。
  6. 如請求項1所述之半導體結構，其中該第一埋入式絕緣層未延伸橫跨整個該塊體半導體基材，並且該第二埋入式絕緣層並未延伸橫跨整個該塊體半導體基材。
  7. 一種半導體結構，包括: 一塊體半導體晶圓，具有一原始半導體表面； 一組半導體島區，係以該塊體半導體晶圓為基底，藉由一選擇性生長所形成，且彼此物理隔離； 一組淺溝隔離區，分別對應於該組半導體島區，其中該組半導體島區的複數個側壁，被該組淺溝隔離區的一對應者包圍；以及 一組埋入式絕緣層，分別對應於該組半導體島區，位於該原始半導體表面下方，且彼此物理隔離；且該組半導體島區之一者的一底面，位於該組埋入式絕緣層之一對應者的上方； 其中，該組半導體島區中之該者的該底面，係藉由該組埋入式絕緣層之該對應者，來與該塊體半導體晶圓的一其餘部分完全隔離； 其中該塊體半導體晶圓的該其餘部分並不包括該組半導體島區。
  8. 如請求項7所述之半導體結構，其中該組埋入式絕緣層之該對應者，被該組淺溝隔離區之該對應者所圍繞。
  9. 如請求項8所述之半導體結構，其中該組埋入式絕緣層之該對應者，從該組淺溝隔離區之該對應者的一內側側壁，橫向延伸到該組淺溝隔離區之該對應者的另一內側側壁。
  10. 如請求項9所述之半導體結構，其中該組半導體島區之該者的一橫向長度，不大於該組埋入式絕緣層之該對應者的一橫向長度。
  11. 如請求項7所述之半導體結構，其中該組埋入式絕緣層並不會延伸至整個該塊體半導體晶圓。
  12. 一種半導體結構，包括: 一塊體半導體基材具有一原始半導體表面； 一半導體島區，係以該塊體半導體基材為基底所形成； 一第一淺溝隔離區，圍繞該半導體島區； 一埋入式絕緣層，形成並位於該半導體島區下方； 一半導體本體區，係以該塊體半導體基材為基底所形成，其中該半導體島區與該半導體本體區係彼此物理隔離；以及 一第二淺溝隔離區，圍繞該半導體本體區； 其中，該半導體島區的一底面，係藉由該埋入式絕緣層來與該塊體半導體基材的一其餘部分完全隔離，其中該塊體半導體基材的該其餘部分，並不包括該半導體島區和該半導體本體區。
  13. 如請求項12所述之半導體結構，其中該半導體本體區電性連接至該塊體半導體基材的該其餘部分。
  14. 如請求項1所述之半導體結構，其中該埋入式絕緣層的一寬度、一長度或一厚度是可調整的。
  15. 一種半導體結構的製作方法，包括: 提供由一半導體材料所構成的一塊體半導體基材，其中該塊體半導體基材包括一原始半導體表面； 在該體塊體半導體基材中形成一個半導體本體區，其中一淺溝隔離區圍繞該半導體本體區； 在該半導體本體區中形成一組溝槽，藉以將該半導體材料的第一側壁和第二側壁暴露於外；以及 以該第一側壁和該第二側壁為基底，生長出一局部埋入式絕緣層，藉以形成一半導體島區； 其中，該半導體島區被該淺溝隔離區所包圍；該半導體島區的一底面，係藉由該局部埋入式絕緣層與該塊體半導體基材的一其餘部分完全隔離；其中該塊體半導體基材的該其餘部分並不包括該半導體島區。
  16. 如請求項15所述之半導體結構的製作方法，其中形成該組溝槽的步驟包括： 蝕刻該半導體本體區以形成一組臨時溝槽； 形成一間隙壁(spacer)，以覆蓋該組臨時溝槽的複數個側壁；以及 蝕刻該組臨時溝槽的複數個底面，藉以形成該組溝槽，並將該半導體材料的該第一側壁和該第二側壁暴露於外。
  17. 如請求項16所述之半導體結構的製作方法，其中該半導體島區的一厚度取決於位於該原始半導體表面下方的該間隙壁的一垂直長度。
  18. 如請求項16所述之半導體結構的製作方法，其中該間隙壁包括一氮化矽層。
  19. 如請求項16所述之半導體結構的製作方法，其中形成該局部埋入式絕緣層的步驟包括： 形成一第一子埋入式絕緣層，使其從該第一側壁延伸到該半導體本體區中；以及 形成一第二子埋入式絕緣層，使其從該第二側壁延伸到該半導體本體區中； 其中該第一子埋入式絕緣層與該第二子埋入式絕緣層，二者合併形成該局部埋入式絕緣層。
  20. 如請求項19所述之半導體結構的製作方法，其中該局部埋入式絕緣層的一厚度，取決於該第一側壁或該第二側壁的一垂直長度。
  21. 如請求項19所述之半導體結構的製作方法，其中該第一子埋絕緣層和該第二子埋絕緣層包括熱矽氧化物。
TW112127166A 2022-07-21 2023-07-20 具有全隔離之單晶矽島的塊體半導體基材及其製作方法 TW202405886A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263390997P 2022-07-21 2022-07-21
US63/390,997 2022-07-21
US18/203,264 2023-05-30
US18/203,264 US20240030282A1 (en) 2022-07-21 2023-05-30 Bulk semiconductor substrate with fully isolated single-crystalline silicon islands and the method for forming the same

Publications (1)

Publication Number Publication Date
TW202405886A true TW202405886A (zh) 2024-02-01

Family

ID=87426906

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112127166A TW202405886A (zh) 2022-07-21 2023-07-20 具有全隔離之單晶矽島的塊體半導體基材及其製作方法

Country Status (4)

Country Link
US (1) US20240030282A1 (zh)
EP (1) EP4310898A1 (zh)
KR (1) KR20240013066A (zh)
TW (1) TW202405886A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US6417033B1 (en) * 2000-12-19 2002-07-09 Vanguard International Semiconductor Corp. Method of fabricating a silicon island
US8293616B2 (en) * 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
CN102468161A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种场效应晶体管的制备方法
CN102468121A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种鳍片的制备方法
CN103066007B (zh) * 2012-12-14 2018-01-02 上海集成电路研发中心有限公司 一种全隔离结构的制作方法
CN103390575A (zh) * 2013-08-01 2013-11-13 上海集成电路研发中心有限公司 一种全隔离结构的制作方法

Also Published As

Publication number Publication date
US20240030282A1 (en) 2024-01-25
KR20240013066A (ko) 2024-01-30
EP4310898A1 (en) 2024-01-24

Similar Documents

Publication Publication Date Title
JP3575596B2 (ja) ダブルゲート集積回路を作製する方法及びダブルゲート金属酸化物半導体トランジスタを作製する方法
JP5116224B2 (ja) Ｆｅｔにおける埋め込みバイアス・ウェル
US20070257312A1 (en) Semiconductor-on-insulator (soi) substrates and semiconductor devices using void spaces
CN100466175C (zh) 形成独立半导体层的方法
TW200539381A (en) Semiconductor manufacturing method and semiconductor device
CN106486372B (zh) 半导体元件及其制作方法
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
CN110875191A (zh) 鳍式晶体管的制造方法
TW202405886A (zh) 具有全隔離之單晶矽島的塊體半導體基材及其製作方法
JPH0697400A (ja) Ｓｏｉウェーハ及びその製造方法
JPH05343320A (ja) Ｓｏｉ構造の製造方法
JP2000036536A (ja) 半導体素子の素子隔離構造及びその隔離方法
JP2008004795A (ja) 半導体装置の製造方法
JP2001044382A (ja) 半導体素子のコンタクトパッド形成方法
US20080045023A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US20070296000A1 (en) Method for manufacturing a semiconductor device
JP2005322830A (ja) 半導体装置の製造方法
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
US7749858B2 (en) Process for producing an MOS transistor and corresponding integrated circuit
KR100960925B1 (ko) 반도체 소자의 제조방법
US20070170579A1 (en) Method of manufacturing semiconductor substrate, method of manufacturing semiconductor device, and semiconductor device
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
KR100357199B1 (ko) 반도체 소자의 제조방법
KR100632686B1 (ko) 반도체 소자 분리 방법
TW432491B (en) Method for formation of source/drain-on-insulator (SDOI) transistors