DE102014205364A1

DE102014205364A1 - Herstellung von Halbleiter-auf-Isolator-Schichtstrukturen

Info

Publication number: DE102014205364A1
Application number: DE102014205364.1A
Authority: DE
Inventors: Yuji Yamamoto; Bernd Tillack
Original assignee: IHP GmbH
Current assignee: IHP GmbH
Priority date: 2014-03-21
Filing date: 2014-03-21
Publication date: 2015-09-24
Also published as: WO2015140329A1

Abstract

Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, umfassend die Schritte: Bereitstellen eines Substrates (110), das eine Si-Schicht (120) auf einer vergrabenen Isolatorschicht (115) aufweist, und einer Deckschicht (130) auf der Si-Schicht (120) des Substrats (110), Ausformen mindestens eines Mesas (140), der eine Mesa-Deckschicht (130) und eine Mesa-Si-Schicht (120) hat, durch maskiertes Freilegen der vergrabenen Isolatorschicht (115) von der Deckschicht her, Ausformen einer Kavität (150) im Mesa (140) unter der Mesa-Deckschicht, durch lateral begrenztes, vertikal aber vollständiges Entfernen der Mesa-Si-Schicht unter der Mesa-Deckschicht, wodurch in der Kavität mindestens eine Seitenfläche (125) der Mesa-Si-Schicht freiliegt, laterales epitaktisches Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht (160) ausgehend von der so gebildeten Seitenfläche der Mesa-Si-Schicht.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur bezeichnet, eine IV-OI-Schichtstruktur sowie einen IV-OI-Chip und einen III-V-OI-Chip.
In der Veröffentlichung Yu et al., „High quality single-crystal germanium-on-insulator on bulk Si substrates based multistep lateral over-growth with hydrogen annealing", Applied Physics Letter 97, 063503 (2010) ist die Verwendung eines Si-Substrates mit einer SiO₂-Deckschicht und in der SiO₂-Deckschicht ausgebildeten und bis zum Si-Substrat reichenden Fenstern zur Herstellung einer Germanium-auf-Isolator(GeOI)-Struktur mittels lateralem Überwachsen beschrieben. Germanium wächst vertikal auf dem Si-Substrat auf und überwächst die SiO₂-Strukturen lateral
Gemäß einem ersten Aspekt der Erfindung wird ein Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur bezeichnet vorgeschlagen, umfassend die Schritte:

– Bereitstellen eines Substrates, das eine Si-Schicht auf einer vergrabenen Isolatorschicht aufweist, und einer Deckschicht auf der Si-Schicht des Substrats,
– Ausformen mindestens eines Mesas, der eine Mesa-Deckschicht und eine Mesa-Si-Schicht hat, durch maskiertes Freilegen der vergrabenen Isolatorschicht von der Deckschicht her,
– Ausformen einer Kavität im Mesa unter der Mesa-Deckschicht, durch lateral begrenztes, vertikal aber vollständiges Entfernen der Mesa-Si-Schicht unter der Mesa-Deckschicht, wodurch in der Kavität mindestens eine Seitenfläche der Mesa-Si-Schicht freiliegt,
– Laterales epitaktisches Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgehend von der so gebildeten Seitenfläche der Mesa-Si-Schicht.

Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer IV-OI-Schichtstruktur bereit, mit dem eine germaniumhaltige Gruppe-IV-Halbleiterschichtmit einer besonders geringen Versetzungsdichte oder sogar versetzungsfrei direkt vertikal angrenzend an eine Isolatorschicht lateral gewachsen wird. In diesem Sinne kann davon gesprochen werden, dass die germaniumhaltige Gruppe-IV-Halbleiterschicht „auf“ der Isolatorschicht aufgewachsen wird.
Mit dem vorliegenden lateralen epitaktischen Wachstumsverfahren ist es möglich, eine germaniumhaltige Gruppe-IV-Halbleiterschicht auch großflächig auf einer Isolatorschicht aufzuwachsen. Damit kann die Herstellung der IV-OI-Schichtstruktur in bestehende CMOS-Technologien integriert werden.
Darüberhinaus ermöglicht die Erfindung die Herstellung versetzungsarmer oder sogar versetzungsfreier germaniumhaltiger Gruppe-IV-Halbleiterschichten mit einer vergleichsweise besonders glatten Oberfläche auf einem Isolator. Die Kavität, in der das laterale Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht an der Seitenfläche der Mesa-Si-Schicht beginnt, wirkt insbesondere nahe der Grenzfläche von Mesa-Si-Schicht und germaniumhaltiger Gruppe-IV-Halbleiterschicht als eine sogenannte Falle für Versetzung, insbesondere für Schraubenversetzungen. Es sind daher nur wenige oder keine Versetzungen in der so hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht vorhanden. Insbesondere ergeben sich versetzungsfreie Bereiche der derart hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht.
Das Verfahren ermöglicht die Herstellung von versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschichten mit Flächenausdehnungen von mehreren µm².
Der Ausdruck „maskiertes Freilegen der vergrabenen Isolatorschicht“ meint im Rahmen dieser Erfindung, dass die vergrabene Isolatorschicht in solchen, aber nicht notwendigerweise allen Bereichen freigelegt wird, in denen kein Mesa belassen werden soll. Zur Definition der freizulegenden Bereiche können bekannte Verfahren maskierter Strukturierung verwendet werden.
Nachfolgend werden Ausführungsbeispiele des erfindungsgemäßen Verfahrens beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden, es sei denn sie sind ausdrücklich als Alternativen zueinander beschrieben.
In einer Ausführungsform ist das Material der germaniumhaltigen Gruppe-IV-Halbleiterschicht reines Germanium. Weitere vorteilhafte Materialien, die mit dem erfindungsgemäßen Verfahren herzustellen sind, sind beispielsweise Silizium-Germanium-Verbindungen, insbesondere solche mit überwiegendem Germaniumanteil. Germanium ist durch seine direkte Bandlücke von ca. 0.8 eV ein vielversprechendes Material für optoelektronische Bauteile. Zur Reduzierung des Dunkelstroms von SiGe- oder Ge-Photodioden ist eine hohe Kristallqualität des SiGe oder Germanium erforderlich.
Für die Herstellung optoelektronischer Halbleiter-Bauelemente mit reinem Germanium sind Germanium-auf-Isolator(GeOI)-Substrate weit verbreitet. In der Regel werden diese GeOI-Substrate jedoch über Waferbondingtechniken hergestellt, da die geforderte hohe Qualität der Germaniumabscheidung im Stand der Technik vorwiegend auf Silizium erreicht werden konnte. Vorliegend wird statt dieser bekannten aufwändigen Herstellungstechnologie ein Verfahren vorgeschlagen, das sich, wie nachfolgend anhand weiterer Ausführungsbeispiele ersichtlich, in vorhandene industrielle Herstellungstechnologien integrieren lässt und daher deutlich weniger Aufwand bedeutet.
Wie bereits erwähnt sind auch die nachfolgend beschriebenen Ausführungsbeispiele nicht auf den Fall einer reinen Germaniumschicht beschränkt, sondern lassen sich auch für Legierungen mit anderen Gruppe-IV-Materialien verwenden. Trotzdem wird der Einfachheit halber der nachfolgend oft der Spezialfall der Germaniumschicht beschrieben, wobei dies lediglich als vorteilhaftes Beispiel einer germaniumhaltigen Gruppe-IV-Halbleiterschicht zu verstehen ist.
In einer bevorzugten Ausführungsform des Verfahrens ist die laterale Ausdehnung der der Kavität größer als das 0,8-fache der Höhe der Kavität und damit der Dicke der Mesa-Si-Schicht, insbesondere größer als die Höhe der Kavität. Mit einem solchen Seitenverhältnis ist die Wirkung der Kavität als Falle für Schraubenversetzungen besonders ausgeprägt. Dieser Effekt wird auch als Aspect-Ratio Trapping bezeichnet. Die an der Grenzfläche zwischen Si und germaniumhaltigem Gruppe-IV-Halbleitermaterial auftretenden Schraubenversetzungen werden an den aus Isolatorschicht und Deckschicht gebildeten Seitenwänden gestoppt und können sich nicht weiter ausbreiten.
Insbesondere wenn die Seitenfläche der Mesa-Si-Schicht in [100] oder [110]-Richtung orientiert ist, begünstigt bereits ein Verhältnis von lateraler Ausdehnung zur Höhe der Kavität von 0,8 bereits das Wachstum versetzungsfreier Bereiche.
Im Unterschied zum Stand der Technik, in dem zur Ausnutzung des Aspect Ratio Trappings große Dicken der Germaniumschichten benötigt werden, um versetzungsfreie Bereiche zu erzielen, können mit dem vorliegend verwendeten lateralen Wachstum versetzungsfreie dünne germaniumhaltige Gruppe-IV-Halbleiterschichten hergestellt werden.
Insbesondere ist es vorteilhaft, wenn die germaniumhaltigen Gruppe-IV-Halbleiterschichten ausschließlich in der Kavität aufwachsen. In dieser Ausführungsform entspricht die Dicke der Halbleiterschichten der Höhe der Kavität und kann so ohne weitere Maßnahmen eingestellt werden. Mit dieser Ausführungsform der Erfindung kann die Dicke der Halbleiterschichten entsprechend den Anforderungen an eine spätere Verwendung der Halbleiterschichten über einen weiten Bereich eingestellt werden, beispielsweise sind Dicken im Bereich von 50 nm bis zu 5 µm einstellbar.
Auch ein Aufwachsen über die Kavität hinaus ist möglich. Hierbei ist es vorteilhaft, wenn zusätzliches vertikales Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht unterbunden wird, beispielsweise durch Einstellung geeigneter Prozessparameter. Über die Vermeidung vertikalen Wachstums kann die Schichtdicke besser kontrolliert und die Bildung zusätzlicher Versetzungen vermieden werden.
In einer Ausführungsform des Verfahrens besteht die Isolatorschicht zumindest an ihrer Grenzfläche zur Si-Schicht aus SiO₂. In dieser Ausführungsform können gängige SOI-Substrate verwendet werden, die standardmäßig in CMOS-Prozessen eingesetzt werden. Alternativ können Isolator-Schichtstrukturen mit Schichten aus unterschiedlichen Materialien verwendet werden, was den Herstellungsprozess jedoch komplizierter gestaltet.
In einer bevorzugten Ausführungsform der Erfindung besteht die Deckschicht daher aus SiO₂. Abscheideverfahren für SiO₂ auf Silizium sind aus dem Stand der Technik bekannt und kompatibel zu CMOS-Prozessen, sodass hier auf bekannte Verfahren zurückgegriffen werden kann.
In einer weiteren Ausführungsform der Erfindung geschieht das Ausformen der Kavität durch selektives Ätzen des Silizium. Durch das selektive Ätzen des Silizium kann eine vollständige Entfernung des Silizium an der Grenzfläche zur Deckschicht sowie an der Grenzfläche zur Isolatorschicht erreicht werden. Hiermit kann sichergestellt werden, dass neben der Seitenfläche der Mesa-Si-Schicht keine weiteren Si-Ankeimstellen für das epitaktische Aufwachsen des Germanium zur Verfügung gestellt werden. Hiermit werden Versetzungen noch besser vermieden.
Soweit im Folgenden Millersche Indizes zur Kennzeichnung von Richtungen und Ebenen verwendet werden, bezeichnet die Notation {hkl} Scharen von äquivalenten Ebenen, die Notation (hkl) eine spezifische Ebene, die Notation <uvw> äquivalente Richtungen und die Notation [uvw] eine spezifische Richtung.
Bevorzugt ist die für das laterale Wachstum des germaniumhaltigen Gruppe-IV-Halbleiters angebotene Seitenfläche der Mesa-Si-Schicht in [100]-Richtung orientiert, das heißt, der Oberflächenvektor dieser Seitenfläche weist in [100]-Richtung. Das laterale epitaktische Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht erfolgt dann mit einer Wachstumsfront, die ebenfalls in [100]-Richtung orientiert ist.
Eine andere, ebenfalls vorteilhafte Orientierungsrichtung der Seitenfläche der Mesa-Si-Schicht und der Wachstumsfront der germaniumhaltigen Gruppe-IV-Halbleiterschicht ist die [110]-Richtung. Da mögliche Versetzungen in der germaniumhaltigen Gruppe-IV-Halbleiterschicht vorwiegend in [110]-Richtung laufen, ergeben sich bei den vorstehenden Orientierungen der Seitenfläche der Mesa-Si-Schicht und der Wachstumsrichtung des Germaniums ausgedehnte Bereiche der germaniumhaltigen Gruppe-IV-Halbleiterschicht, die versetzungsfrei sind.
Das laterale epitaktische Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht geschieht gemäß dem erfindungsgemäßen Verfahren auf einer Seitenfläche der Mesa-Si-Schicht. Die Selektivität des Aufwachsprozesses, derart, dass ausschließlich Silizium als Ankeimfläche in Frage kommt wird in bevorzugten Ausführungsformen des Verfahrens über eine geeignete Einstellung der Wachstumsparameter erreicht. Bevorzugte Stellgrößen zur Erzielung der Selektivität sind Wachstumstemperatur und in bevorzugten gasphasenepitaktischen Verfahren wie MOCVD die Wahl der Precursor des herzustellenden Gruppe-IV-Halbleiters.
Wird SiO₂ als Material der Deckschicht und als Material der Isolatorschicht verwendet, erfolgt das Aufwachsen beispielsweise von Germanium vorteilhaft bei 650°C. Ein bevorzugter Precursor ist GeH_4. Dieser wird beispielsweise zusammen mit HCl als Prozessgas im Verhältnis 1:10 verwendet. HCl verbessert dabei die Selektivität des Wachstums von Germanium auf Silizium.. Alternativ können GeH₂Cl₂, GeHCl₃ oder GeCl₃ als Precursor zum Aufwachsen von Germanium verwendet werden. Zur Herstellung von germaniumhaltigen Gruppe-IV-Halbleiterschichten, die zusätzlich Silizium enthalten, sind beispielswiese SiH₄, SiH₂Cl₂, SiHCl₃ oder SiCl₃ geeignet.
In einer weiteren Ausführungsform des Verfahrens wird die germaniumhaltige Gruppe-IV-Halbleiterschicht während des lateralen epitaktischen Aufwachsens in situ dotiert. Dies ermöglicht die Einstellung geeigneter Dotierprofile im Germanium. Besonders bevorzugt wird durch die zeitliche Variation der Dotierstoffkonzentration ein laterales Dotierprofil der epitaktisch aufgewachsenen germaniumhaltigen Gruppe-IV-Halbleiterschicht erreicht.
In einer weiteren Ausführungsform des Verfahrens findet nach dem Ausformen der Kavität ein sogenannter HF Dip statt, dabei werden auf den Seitenwänden der Mesa-Si-Schicht anhaftenden Oxide entfernt.
In einer Ausführungsform des Verfahrens wird das Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht gestoppt, wenn die Kavität vollständig mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt. Zumindest Teile der germaniumhaltigen Gruppe-IV-Halbleiterschicht wachsen dabei versetzungsfrei auf.
In einer alternativen Ausführungsform wird das Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht gestoppt, bevor die Kavität vollständig von der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist.
Durch nachfolgendes Ausschneiden wird mindestens ein IV-OI-Chip hergestellt, wobei der IV-OI-Chip einen versetzungsfreien Bereich der germaniumhaltigen Gruppe-IV-Halbleiterschicht zusammen mit darunter liegenden Bereichen des Substrates umfasst. Damit ermöglicht das beschriebene Verfahren die Herstellung von IV-OI-Chips mit versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschichten direkt auf einer Isolatorschicht. Mit dem vorliegenden Verfahren können IV-OI-Chips mit Ausdehnungen von mehreren Quadratmikrometern erreicht werden. Das Ausschneiden kann beispielsweise über Photolitographieprozesse erfolgen.
‘In manchen Weiterbildungen des Verfahrens wird ein Substrat mit einer die Kavität nicht vollständig ausfüllenden germaniumhaltige Gruppe-IV-Halbleiterschicht als Ausgangssituation genutzt, um in einem weiteren Schritt eine Gruppe-III-V-Halbleiterschicht ausgehend von einer Seitenfläche der so hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht lateral epitaktisch aufzuwachsen. In dieser Ausführungsform wird die hergestellte IV-OI-Schichtstruktur als Wachstumssubstrat für einen Gruppe-III-V-Halbleiter verwendet. In einem weiteren Verfahrenschritt kann dann durch Vereinzeln mindestens ein III-V-OI-Chip hergestellt werden, wobei der III-V-OI-Chip einen versetzungsfreien Bereich der Gruppe-III-V-Schicht zusammen mit darunter liegenden Bereichen des Substrates umfasst.
In einem weiteren Schritt kann die Mesa-Deckschicht entfernt werden und so die germaniumhaltige Gruppe-IV-Halbleiterschicht oder die Gruppe-III-V-Schicht freigelegt werden. Dieses kann beispielsweise durch weitere Litographieprozesse oder durch einen Ätzprozess erfolgen.
Gemäß einem zweiten Aspekt der Erfindung betrifft die Erfindung eine Schichtstruktur mit einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur bezeichnet, aufweisend

– ein Substrat mit einer Isolatorschicht und mindestens einem Mesa, der eine Mesa-Deckschicht und eine Mesa-Si-Schicht auf der Isolatorschicht aufweist, und mit einer Kavität im Mesa unter der Mesa-Deckschicht, sowie
– eine ausgehend von mindestens einer Seitenfläche der Mesa-Si-Schicht lateral epitaktisch aufgewachsene germaniumhaltige Gruppe-IV-Halbleiterschicht.

In einer Ausführungsform der IV-OI-Schichtstruktur erstreckt sich die germaniumhaltige Gruppe-IV-Halbleiterschicht vollständig innerhalb der Kavität. Insbesondere erstreckt sie sich also nicht über die Kavität hinaus.
Die germaniumhaltige Gruppe-IV-Halbleiterschicht füllt in einer dieser Ausführungsformen die Kavität vollständig aus. In einer alternativen Ausführungsform füllt die germaniumhaltige Gruppe-IV-Halbleiterschicht in lateraler Richtung nur Teile der Kavität aus. In vertikaler Richtung füllt sie die Kavität jedoch bevorzugt stets vollständig aus. Eine Weiterbildung dieser Ausführungsform umfasst mindestens eine ausgehend von einer in der Kavität befindlichen Seitenfläche der germaniumhaltigen Gruppe-IV-Halbleiterschicht lateral epitaktisch aufgewachsene Gruppe-III-V-Halbleiterschicht.
Gemäß einem dritten Aspekt betrifft die Erfindung einen IV-OI-Chip, aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie germaniumhaltige Gruppe-IV-Halbleiterschicht auf einer Isolatorschicht. Die Isolatorschicht ist in einer Ausführungsform des IV-OI-Chips auf einem Trägersubstrat angeordnet.
Gemäß einem vierten Aspekt betrifft die Erfindung einen III-V-OI-Chip, aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie Gruppe-III-V-Halbleiterschicht auf einer Isolatorschicht. Die Isolatorschicht ist in einer Ausführungsform des IV-OI-Chips auf einem Trägersubstrat angeordnet.
Die IV-OI-Schichtstruktur sowie der IV-OI-Chip und der III-V-OI-Chip teilen die Vorteile des Verfahrens gemäß dem ersten Aspekt der Erfindung.
Ausführungsformen der Erfindung sind auch in den Ansprüchen beschrieben.
Weitere Ausführungsbeispiele des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen IV-OI-Schichtstruktur des IV-OI-Chips und des III-V-OI-Chips werden nachfolgend anhand der Figuren erläutert.
Dabei zeigt
1 schematisch ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Herstellung einer IV-OI-Schichtstruktur gemäß dem ersten Aspekt der Erfindung sowie schematisch die Zwischenprodukte der einzelnen Schritte des Verfahrens;
2 rasterelektronenmikroskopische Aufnahmen von Zwischenprodukten einer Ausführungsform des Verfahrens gemäß dem ersten Aspekt der Erfindung,
3 eine rasterelektronenmikroskopische Aufnahme eines Zwischenprodukts des in 1 beschriebenen Verfahrens,
4 schematisch drei IV-OI-Schichtstrukturen gemäß dem zweiten Aspekt der Erfindung.
5 zwei transmissionselektronenmikroskopische(TEM)-Aufnahmen einer IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung
6 zwei transmissionselektronenmikroskopische Aufnahmen einer weiteren Ausführungsform einer IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung,
7 eine rasterkraftmikroskopische Aufnahme einer weiteren IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung.
1 zeigt schematisch ein Ablaufdiagramm einer Ausführungsform eines Verfahrens zur Herstellung einer IV-OI-Schichtstruktur gemäß dem ersten Aspekt der Erfindung sowie schematisch die Zwischenprodukte der einzelnen Schritte des Verfahrens.
In einem Schritt S1 wird zunächst ein Substrat 110 mit einer Si-Schicht 120, die auf einer vergrabenen Isolatorschicht 115 angeordnet ist, und einer Deckschicht 130 auf der Si-Schicht bereitgestellt. Im vorliegend gezeigtem Ausführungsbeispiel ist das Substrat ein silicon-on-isolator(SOI)-Substrat. Die vergrabene Isolatorschicht 115 ist eine SiO₂-Schicht. Auch die Deckschicht 130 ist in der vorliegenden Ausführungsform aus SiO₂ hergestellt.
In einem Schritt S2 wird ein Mesa 140 mit einer Mesa-Deckschicht 131 und einer Mesa-Si-Schicht 121 ausgeformt, indem die Isolatorschicht 115 lokal freigelegt wird. Das Freilegen geschieht beispielsweise durch reaktives Ionenätzen (RIE). In einer Ausführungsform werden dabei Seitenflächen der Si-Schicht mit einer (010)- oder (110)-Oberfläche freigelegt. Optional kann in einem weiteren Schritt eine sogenannte Pre-Epi-Reinigung des entstandenen Zwischenproduktes mit Flusssäure (HF) erfolgen. Darüberhinaus können optional Oxide auf der Seitenwand der Si-Schicht durch Aufheizen auf 850 °C in Wasserstoffatmosphäre entfernt werden.
In einem weiteren Schritt S3 wird eine Kavität 150 im Mesa 140 unter der Mesa-Deckschicht 130 ausgeformt, indem die Mesa-Si-Schicht 120 lateral nur begrenzt, vertikal aber vollständig entfernt wird. Das Entfernen der Mesa-Si-Schicht geschieht vorliegend mittels selektivem Ätzen, beispielsweise mit HCl. Dickenverluste der vergrabenen Schicht oder der Deckschicht sind beim eingesetzten HCl-Ätzen vernachlässigbar. In einem weiteren optionalen Schritt S4 kann ein sogenannter HF-Dip durchgeführt werden. Hierbei können ebenfalls Oxide auf der Seitenwand der Mesa-Si-Schicht entfernt werden.
Im folgenden Schritt S5a wächst eine germaniumhaltigen Gruppe-IV-Halbleiterschicht 160 lateral epitaktisch und selektiv, also ausschließlich auf der Seitenfläche 125 der Mesa-Si-Schicht 120 auf. Nach und nach füllt die germaniumhaltige Gruppe-IV-Halbleiterschicht die Kavität aus.. Das Wachstum kann aber auch vor der vollständigen lateralen Füllung der Kavität gestoppt werden. Es entsteht eine IV-OI-Schichtstruktur 100. Zur epitaktischen Abscheidung wird im vorliegenden Ausführungsbeispiel eine H₂-GeH₄-HCl-Gasmischung verwendet. Wie in Aufnahmen von derart hergestellten IV-OI-Schichtstrukturen mit Bezug auf 5 und 6 am Beispiel von Germanium im Detail gezeigt wird, bilden sich dabei versetzungsfreie Bereiche der germaniumhaltigen Gruppe-IV-Halbleiterschicht aus. Das soweit hergestellte Halbleiterprodukt kann als Zwischenprodukt gehandelt werden.
In einem optionalen weiteren Schritt S7a, der auch in einer anderen Fabrik ausgeführt werden kann, können die versetzungsfreien Bereiche zusammen mit den darunter liegenden Bereichen des Substrates ausgeschnitten und so vereinzelt werden, dass ein IV-OI-Chip mit einer versetzungsfreien germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator bereitgestellt wird. In einer Ausführungsform wird mittels Lithographieprozessen oder Ätzprozessen auch die Mesa-Deckschicht entfernt. Die Oberfläche der germaniumhaltigen Gruppe-IV-Halbleiterschicht zeigt dabei die gleiche Glattheit wie die Grenzfläche zwischen Si-Schicht und Deckschicht. Eine Nachbehandlung zur Glättung der Oberfläche, wie sie in bekannten Verfahren zwingend ist, ist hier daher nicht mehr notwendig.
Die erzielbaren Ausdehnungen des IV-OI-Chips, der mithilfe des beschriebenen Verfahrens hergestellt wurde, liegen im Bereich von mehreren Quadratmikrometern und sind damit groß genug für die Anwendung in Halbleiterbauelementen.
Durch das laterale Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht in der Kavität ausgehend ausschließlich von der Seitenfläche 125 der Si-Schicht treten Schraubenversetzungen in der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausschließlich nahe an der Grenzfläche zwischen der germaniumhaltigen Gruppe-IV-Halbleiterschicht und dem Silizium auf. Die Kavität wirkt als Falle für diese Schraubenversetzungen. So können versetzungsfreie epitaktische germaniumhaltigen Gruppe-IV-Halbleiterschichten „auf“, präziser gesagt vertikal unmittelbar angrenzend an einen Isolator, hier SiO₂ hergestellt werden. Der Isolator dient wie erläutert nicht als Substrat in dem Sinne, dass von ihm ein vertikales Wachstum ermöglicht würde.
Alternativ kann an Stelle des Schrittes S5a ein nachfolgend beschriebener Schritt S5b durchgeführt werden. In Schritt S5b wird das Wachstum der germaniumhaltigen Gruppe-IV-Halbleiterschicht 161 gestoppt, bevor die Kavität lateral vollständig von der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist. Auf einer so entstandenen Seitenfläche 162 der germaniumhaltigen Gruppe-IV-Halbleiterschicht 161 der IV-OI-Schichtstruktur 101 wächst in einem nachfolgenden Schritt S6 ein Gruppe-III-V-Halbleitermaterial lateral epitaktisch auf. Die so entstandene Gruppe-III-V-Schicht füllt die Kavität auf und wächst lateral auf der Oberfläche der Isolatorschicht weiter. In einem optionalen weiteren Schritt S7b können dann versetzungsfreie Bereiche der Gruppe-III-V-Schicht zusammen mit darunterliegenden Bereichen des Substrates vereinzelt werden und die Mesa-Deckschicht entfernt werden. Das Verfahren führt somit zu einem III-V-OI-Chip, bei dem ein Gruppe-III-V-Material versetzungsfrei direkt auf einer Isolatorschicht aufgewachsen ist. Besonders bevorzugt ist hierbei GaAs als Gruppe-III-V-Material
2 zeigt in den Teilfiguren 2a bis 2d rasterelektronenmikroskopische Aufnahmen von Zwischenprodukten einer Ausführungsform des Verfahrens gemäß dem ersten Aspekt der Erfindung. 2a und 2c zeigen Mesas 240, die derart strukturiert wurden, dass die Seitenflächen der Mesa-Si-Schicht 220, die nach dem Ausformen der Kavität für das Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht, hier einer reinen Germaniumschicht, zur Verfügung stehen, in <110>-Richtung orientiert sind. In 2a ist das Zwischenprodukt nach Schritt S3 des mit Bezug auf 1 beschriebenen Verfahrens abgebildet. 2c zeigt diese Strukturen nach dem optionalen Schritt S4, in dem auf der Seitenfläche der Mesa-Si-Schicht aufgewachsene Oxide durch HF-Dip entfernt wurden. Durch den HF-Dip wurden auch einige nm der Deckschichten entfernt und so die die Ecken der Deckschichten 230 abgerundet.. In den 2b und 2d sind ebenfalls Zwischenprodukte nach den beschriebenen Schritten S3 (2b) und S4 (2d) dargestellt. Bei den in 2b und 2d dargestellten Zwischenprodukten wurden die Mesas derart mittels Masken ausgeformt, dass die nach dem Ausformen der Kavität für das Wachstum der Germaniumschicht zur Verfügung stehenden Seitenflächen der Mesa-Si-Schicht in <100>-Richtung orientiert sind.
3 zeigt eine rasterelektronenmikroskopische Aufnahme eines Zwischenprodukts des in 1 beschriebenen Verfahrens nach dem Schritt S3 im Detail. Unter der Deckschicht 330 wurde eine Kavität 350 ausgebildet, hier mittels selektivem Ätzen mit HCl. Links ist die verbliebene Mesa-Si-Schicht 320 mit der Seitenfläche 325 zu erkennen. Die Isolatorschicht 315 wurde freigelegt. Die laterale Ausdehnung L der Kavität ist deutlich größer als die Höhe H der Kavität. Mit diesem Seitenverhältnis können beim Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf der Seitenfläche 325 entstehende Schraubenversetzungen in der Kavität 350 an der Deckschicht 330 oder der Isolatorschicht 315 gestoppt werden, und es entstehen versetzungsfreie Bereiche, wie in den 5 und 6 dargestellt. Insbesondere, wenn die Seitenfläche 325 der Mesa-Si-Schicht in [100] oder [110]-Richtung orientiert ist, begünstigt bereits ein Verhältnis von lateraler Ausdehnung zur Höhe von 0,8 bereits das Wachstum versetzungsfreier Bereiche.
4 zeigt schematisch drei IV-OI-Schichtstrukturen. In 4a ist eine germaniumhaltige Gruppe-IV-Halbleiterschicht 460 in der Kavität 450 auf Seitenflächen der Mesa-Si-Schicht 420 aufgewachsen. Die germaniumhaltigen Gruppe-IV-Halbleiterschicht 460 ist dabei noch vollständig von der Deckschicht 430 abgedeckt, und es verbleibt eine Restkavität. Derartige IV-OI-Schichtstrukturen können zum Einen für die Bildung einer ausgedehnten germaniumhaltigen Gruppe-IV-Halbleiterschicht auf der Isolatorschicht 415 des Substrates 410 genutzt werden. Das Resultat eines weiteren Schichtwachstums ist in 4b dargestellt, hier füllt die germaniumhaltige Gruppe-IV-Halbleiterschicht 460 der IV-OI-Schichtstruktur 400 lateral die Kavität vollständig aus. Eine weitere Möglichkeit zur Nutzung der IV-OI-Schichtstruktur 401 besteht in der Nutzung der germaniumhaltigen Gruppe-IV-Halbleiterschicht 460 wiederum als Ankeimfläche für das laterale Wachstum einer Gruppe-III-V-Schicht 480 aus einem Gruppe-III-V-Halbleitermaterial wie GaAs. Dies ist in 4c dargestellt. Wie die germaniumhaltige Gruppe-IV-Halbleiterschicht 460 zuvor auf der Seitenfläche 425 der Mesa-Si-Schicht wird die Gruppe-III-V-Schicht 480 auf einer Seitenfläche 465 der germaniumhaltigen Gruppe-IV-Halbleiterschicht selektiv lateral epitaktisch aufgewachsen. So wird eine in weitern Teilen versetzungsfreie Gruppe-III-V-Schicht 480 auf einer Oberfläche der Isolatorschicht 415 innerhalb der Kavität hergestellt.
5 zeigt zwei transmissionselektronenmikroskopische(TEM)-Aufnahmen einer IV-OI-Schichtstruktur gemäß dem zweiten Aspekt der Erfindung. Der mittels TEM untersuchte Probenbereich liegt in etwa in der Ebene, die in 4b mit A-A bezeichnet ist. Im in 5a gezeigten Ausführungsbeispiel sind die Seitenflächen 525 der Mesa-Si-Schicht 520 in <110>-Richtung orientiert. Die in der germaniumhaltigen Gruppe-IV-Halbleiterschicht 560, hier wiederum eine Germaniumschicht, vorhandenen Versetzungen 570 laufen in [110]-Richtung, sodass sich versetzungsfreie Bereiche 566 der germaniumhaltigen Gruppe-IV-Halbleiterschicht 560 bilden.
5b zeigt einen vergrößerten Ausschnitte eines solchen versetzungsfreien Bereichs 566. Diese versetzungsfreien Bereiche können in einem späteren Schritt vereinzelt werden, sodass ein IV-OI-Chip daraus resultiert. In 5b ist dabei deutlich zu erkennen, dass Schraubenversetzungen 571 nur direkt an der Grenzfläche der Mesa-Si-Schicht 520 mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht 560 auftreten.
6 zeigt wie 5 in zwei Teilfiguren 6a und 6b zwei TEM-Aufnahmen einer IV-OI-Schichtstruktur, wobei die gezeigte Ebene im Wesentlichen der in 4 markierten Ebene A-A entspricht. Im Unterschied zu 5 zeigt 6 eine IV-OI-Schichtstruktur, bei der Seitenflächen 625 der Mesa-Si-Schicht 620 in <100>-Richtung orientiert sind und eine Germaniumschicht 660 eine Wachstumsfront ebenfalls in <100>-Richtung aufweist. Auch hier laufen Versetzungen 670 in der Germaniumschicht 660 in [110]-Richtung. Ebenso wie bereits in 5a gezeigt, ergibt sich auch in 6a ein versetzungsfreier Bereich 666 der germaniumhaltigen Gruppe-IV-Halbleiterschicht 660. Dieser kann gemeinsam mit dem darunter liegenden Substrat zu einem IV-OI-Chip vereinzelt werden. In 6b ist der versetzungsfreie Bereich 666 der Germaniumschicht 660 nochmals im Detail dargestellt.
7 zeigt eine rasterkraftmikroskopische Aufnahme einer IV-OI-Schichtstruktur entsprechend der in 6 gezeigten. Die Seitenflächen einer Germaniumschicht 760 sind hier in [010]-Richtung orientiert. Die Mesa-Deckschicht, hier aus SiO₂, wurde mittels HF-Dip nach dem Wachstum der Germaniumschicht 760 entfernt. Die Grenzfläche 726 zwischen der Germaniumschicht 760 und der Mesa-Si-Schicht 720 ist sichtbar und parallel zur [114]-Richtung. Das quadratische Mittel der Oberflächenrauheit der Germaniumschicht beträgt ungefähr 0,4 nm. Sie wird bestimmt durch die Grenzflächenrauheit zwischen der Si-Schicht und der Deckschicht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

Yu et al., „High quality single-crystal germanium-on-insulator on bulk Si substrates based multistep lateral over-growth with hydrogen annealing”, Applied Physics Letter 97, 063503 (2010) [0002]

Claims

Verfahren zur Herstellung einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur (100) bezeichnet, umfassend die Schritte: – Bereitstellen eines Substrates (110), das eine Si-Schicht (120) auf einer vergrabenen Isolatorschicht (115) aufweist, und einer Deckschicht (130) auf der Si-Schicht (120) des Substrats (110), – Ausformen mindestens eines Mesas (140), der eine Mesa-Deckschicht (130) und eine Mesa-Si-Schicht (120) hat, durch maskiertes Freilegen der vergrabenen Isolatorschicht (115) von der Deckschicht her, – Ausformen einer Kavität (150) im Mesa (140) unter der Mesa-Deckschicht, durch lateral begrenztes, vertikal aber vollständiges Entfernen der Mesa-Si-Schicht unter der Mesa-Deckschicht, wodurch in der Kavität mindestens eine Seitenfläche (125) der Mesa-Si-Schicht freiliegt, – Laterales epitaktisches Aufwachsen einer germaniumhaltigen Gruppe-IV-Halbleiterschicht (160) ausgehend von der so gebildeten Seitenfläche der Mesa-Si-Schicht.
Verfahren nach Anspruch 1, bei dem die germaniumhaltige Gruppe-IV-Halbleiterschicht (160) während des lateralen epitaktischen Aufwachsens in situ dotiert wird.
Verfahren nach Anspruch 2, bei dem während des epitaktischen Aufwachsens der germaniumhaltigen Gruppe-IV-Halbleiterschicht (160) eine Dotierstoffkonzentration zeitlich variiert wird, so dass die epitaktisch aufgewachsene germaniumhaltige Gruppe-IV-Halbleiterschicht ein laterales Dotierprofil aufweist.
Verfahren nach einem der vorstehenden Ansprüche, bei dem eine laterale Ausdehnung (L) der Kavität (150) größer ist als das 0,8-fache einer Höhe (H) der Kavität.
Verfahren nach einem der vorstehenden Ansprüche, bei dem das Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht (160) gestoppt wird, wenn die Kavität (150) vollständig mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist.
Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Aufwachsen der germaniumhaltigen Gruppe-IV-Halbleiterschicht (160) gestoppt wird, bevor die Kavität (150) vollständig mit der germaniumhaltigen Gruppe-IV-Halbleiterschicht ausgefüllt ist.
Verfahren nach einem der vorstehenden Ansprüche, zusätzlich umfassend: – Ausschneiden mindestens eines IV-OI-Chips (900), wobei der IV-OI-Chip einen versetzungsfreien Bereich (166) der germaniumhaltigen Gruppe-IV-Halbleiterschicht zusammen mit darunter liegenden Bereichen des Substrates (110) umfasst.
Verfahren nach Anspruch 6, zusätzlich aufweisend: – Laterales epitaktisches Aufwachsen einer Gruppe-III-V-Halbleiterschicht (165) ausgehend von einer Seitenfläche (162) der so hergestellten germaniumhaltigen Gruppe-IV-Halbleiterschicht (160).
Verfahren nach Anspruch 8, umfassend den zusätzlichen Schritt: – Ausschneiden mindestens eines III-V-OI-Chips (901), wobei der III-V-OI-Chip einen versetzungsfreien Bereich der Gruppe-III-V-Schicht (165) zusammen mit darunter liegenden Bereichen des Substrates umfasst.
Schichtstruktur mit einer germaniumhaltigen Gruppe-IV-Halbleiterschicht auf einem Isolator, nachfolgend als IV-OI-Schichtstruktur (100) bezeichnet, aufweisend – ein Substrat (110) mit einer Isolatorschicht (115) und mindestens einem Mesa (140), der eine Mesa-Deckschicht und eine Mesa-Si-Schicht auf der Isolatorschicht aufweist, und mit einer Kavität (150) im Mesa unter der Mesa-Deckschicht, sowie – eine ausgehend von mindestens einer Seitenfläche (125) der Mesa-Si-Schicht lateral epitaktisch aufgewachsene germaniumhaltige Gruppe-IV-Halbleiterschicht (160).
IV-OI-Schichtstruktur nach Anspruch 10, bei der sich die germaniumhaltige Gruppe-IV-Halbleiterschicht (160) vollständig in der Kavität erstreckt.
IV-OI-Schichtstruktur nach Anspruch 10, bei der die germaniumhaltige Gruppe-IV-Halbleiterschicht (160) lateral nur Teile der Kavität ausfüllt.
IV-OI-Schichtstruktur (101) nach Anspruch 12, umfassend mindestens eine ausgehend von einer in der Kavität (150) befindlichen Seitenfläche (162) der germaniumhaltigen Gruppe-IV-Halbleiterschicht lateral epitaktisch aufgewachsene Gruppe-III-V-Halbleiterschicht (165).
IV-OI-Chip (900), aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie germaniumhaltige Gruppe-IV-Halbleiterschicht (160) auf einer Isolatorschicht (115).
III-V-OI-Chip (901), aufweisend eine lateral epitaktisch aufgewachsene versetzungsfreie Gruppe-III-V-Halbleiterschicht (165) auf einer Isolatorschicht (115).