DE112013005593T5 - Gitterfehlangepasster Heteroepitaxialfilm - Google Patents

Gitterfehlangepasster Heteroepitaxialfilm Download PDF

Info

Publication number
DE112013005593T5
DE112013005593T5 DE112013005593.7T DE112013005593T DE112013005593T5 DE 112013005593 T5 DE112013005593 T5 DE 112013005593T5 DE 112013005593 T DE112013005593 T DE 112013005593T DE 112013005593 T5 DE112013005593 T5 DE 112013005593T5
Authority
DE
Germany
Prior art keywords
epi
substrate
trench
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013005593.7T
Other languages
English (en)
Inventor
Benjamin Chu-Kung
Van H. Le
Sansaptak DASGUPTA
Gilbert Dewey
Jack T. Kavalieros
Matthew V. Metz
Ravi Pillarisetty
Robert S. Chau
Niti Goel
Niloy Mukherjee
Willy Rachmady
Marko Radosavljevic
Han Wui Then
Nancy M. Zelick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112013005593T5 publication Critical patent/DE112013005593T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H01L21/2018—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66393—Lateral or planar thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

Eine Ausführungsform betrifft das Bilden eines EPI-Films auf einem Substrat, wobei der EPI-Film eine von dem Substrat verschiedene Gitterkonstante aufweist. Der EPI-Film und das Substrat können verschiedene Materialien beinhalten, um kollektiv eine Heteroepitaxial-Vorrichtung zu bilden, die zum Beispiel ein Si- und/oder SiGe-Substrat und einen III-V- oder Gruppe-IV-Film aufweist. Der EPI-Film kann einer von mehreren EPI-Schichten oder Filmen sein und die Filme können von einander verschiedene Materialien beinhalten und können einander unmittelbar kontaktieren. Ferner können die mehreren EPI-Schichten bezüglich Dotierungskonzentration und/oder Dotierungpolarität voneinander unterschiedlich dotiert sein. Eine Ausführungsform beinhaltet das Erzeugen einer horizontal ausgerichteten Heteroepitaxialstruktur. Eine weitere Ausführungsform beinhaltet eine vertikal ausgerichtete Heteroepitaxialstruktur. Die Heteroeptiaxialstrukturen können zum Beispiel unter anderem einen Bipolartransistor, einen Heteroübergang-Bipolartransistor, einen Thyristor und einen Tunnelfeldeffekttransistor beinhalten. Andere Ausführungsformen werden hier beschrieben.

Description

  • Hintergrund
  • Eine Vielzahl von elektronischen und optoelektronischen Vorrichtungen kann zum Beispiel durch Entwicklung von hochqualitativen III-V-Halbleitern auf Substraten aus elementarem Silicium (Si) oder Gruppe-IV-Halbleitern auf Si-Substraten ermöglicht werden. Oberflächenschichten, die fähig sind, die Leistungsvorteile von III-V- oder Gruppe-IV-Materialien zu erreichen, können eine Vielzahl von elektronischen Hochleistungsvorrichtungen wie CMOS- und Quantum-Well(QW)-Transistoren, die aus Materialien mit extrem hoher Mobilität wie unter anderem Indiumantimonid (InSb), Indiumarsenid (InAs), Germanium (Ge), und Silicium-Germanium (SiGe) hergestellt werden, aufnehmen. Optische Vorrichtungen, wie Laser, Detektoren und Photovoltaik, können ebenfalls aus verschiedenen anderen Materialien mit direkter Bandlücke, wie unter anderem aus Galliumarsenid (GaAs) und Indiumgalliumarsenid (InGaAs), hergestellt werden. Diese Vorrichtungen können weiter durch monolithisches Integrieren mit konventionellen Vorrichtungen aus Si verbessert werden, da Verwenden eines Si-Substrats den zusätzlichen Vorteil einer Kostenreduktion aufweist.
  • Das Aufwachsen von III-V- und Gruppe-IV-Materialien auf Si-Substraten kann allerdings viele Herausforderungen mit sich bringen. Kristalldefekte werden durch Gitterfehlanpassung, polar-auf-nichtpolar Fehlanpassung und thermische Fehlanpassung zwischen der Epitaxial(EPI)-Schicht aus III-V-Halbleiter und dem Si-Halbleitersubstrat oder der EPI-Schicht aus Gruppe-IV-Halbleiter und dem Si-Halbleitersubstrat hervorgerufen. Wenn die Gitterfehlanpassung zwischen der EPI-Schicht und dem Substrat einige wenige Prozent überschreitet, wird die durch die Fehlanpassung eingeleitete Druckspannung zu groß und die Defekte werden durch Entspannen des EPI-Films in der EPI-Schicht erzeugt. Sobald die Filmdicke größer als die kritische Dicke ist (d. h. der Film steht unterhalb dieser Dicke vollständig unter Druckspannung und ist oberhalb dieser Dicke teilweise entspannt), wird die Druckspannung durch Schaffen von Fehlanpassungs-Versetzungen an der Grenzfläche zwischen dem Film und dem Substrat sowie in dem EPI-Film entspannt. Die EPI-Kristalldefekte können in der Form von Schraubenversetzungen, Stapelfehlern und Zwillingen auftreten. Viele Defekte, insbesondere Schraubenversetzungen und Zwillinge neigen dazu, sich in die ”Vorrichtungsschicht” auszubreiten, in der die Halbleitervorrichtung hergestellt wird. Im Allgemeinen korreliert die Schwere der Defekterzeugung mit der Größe der Gitterfehlanpassung zwischen dem III-V-Halbleiter und dem Si-Substrat oder dem Gruppe-IV-Halbleiter und dem Si-Substrat.
  • Kurze Beschreibung der Zeichnungen
  • Merkmale und Vorteile von Ausführungsformen der vorliegenden Erfindung werden anhand der anhängenden Ansprüche, der folgenden ausführlichen Beschreibung von einer oder mehreren Beispielausführungsformen und den entsprechenden Figuren ersichtlich, in denen die:
  • 1(a)–(e) eine horizontale Heterostruktur in einer Ausführungsform der Erfindung zeigen.
  • 2(a)–(c) eine vertikale Heterostruktur in einer Ausführungsform der Erfindung zeigen.
  • 3(a)–(b) eine vertikale Heterostruktur in einer Ausführungsform der Erfindung zeigen.
  • 4(a)–(b) eine vertikale Heterostruktur in einer Ausführungsform der Erfindung zeigen.
  • 5 eine vertikale Heterostruktur in einer Ausführungsform der Erfindung zeigt.
  • 6 ein auf eine horizontale Heterostruktur bezogenes Verfahren in einer Ausführungsform der Erfindung beinhaltet.
  • 7 ein auf eine vertikale Heterostruktur bezogenes Verfahren in einer Ausführungsform der Erfindung beinhaltet.
  • 8 ein auf eine vertikale Heterostruktur bezogenes Verfahren in einer Ausführungsform der Erfindung beinhaltet.
  • Ausführliche Beschreibung
  • In der folgenden Beschreibung werden zahlreiche Details ausgeführt, allerdings können Ausführungsformen der Erfindung ohne diese spezifischen Details umgesetzt werden. Gut bekannte Schaltungen, Strukturen und Techniken sind nicht im Detail gezeigt worden, um ein Eintrüben eines Verständnisses dieser Beschreibung zu vermeiden. ”Eine Ausführungsform”, ”verschiedene Ausführungsformen” und dergleichen zeigt/zeigen (eine) so beschriebene Ausführungsformen) an, die besondere Merkmale, Strukturen oder Charakteristiken beinhalten kann/können, wobei allerdings nicht jede Ausführungsform notwendigerweise die besonderen Merkmale, Strukturen oder Charakteristiken beinhaltet. Manche Ausführungsformen können einige, alle oder keine der für andere Ausführungsformen beschriebenen Merkmale aufweisen. ”Erst”, ”zweit”, ”dritt” und dergleichen beschreiben ein gemeinsames Objekt und zeigen unterschiedliche Beispiele ähnlicher Objekte, auf die Bezug genommen wird, an. Solche Adjektive lassen nicht darauf schließen, dass so beschriebene Objekte in einer vorgegebenen Reihenfolge, weder zeitlich, räumlich, nach Rangfolge noch auf beliebige andere Weise sein müssen. ”Verbunden” kann anzeigen, dass sich Elemente in einem direkten physischen oder elektrischen Kontakt miteinander befinden, und ”gekoppelt” kann anzeigen, dass Elemente miteinander kooperieren oder interagieren, sich allerdings in direktem physischen oder elektrischen Kontakt miteinander befinden können oder nicht. Obwohl ähnliche oder gleiche Nummern zum Bezeichnen gleicher oder ähnlicher Teile in unterschiedlichen Figuren verwendet werden, bedeutet das nicht, dass alle Figuren, die ähnliche oder gleiche Nummern beinhalten, eine einzige oder dieselbe Ausführungsform beinhalten.
  • Eine konventionelle Technik für gitterfehlangepasste Konfigurationen bezieht ein Abscheiden von dicken Puffern (die zum Beispiel 0,5 Mikron oder dicker sind), die die Gitterkonstantendifferenz zwischen dem Substrat und den relevanten Schichten (Vorrichtungsschichten einschließlich III-V-Materialien) überbrücken, ein. In solchen konventionellen Techniken werden komplizierte Temper- und Zusammensetzungsgradierungs-Prozesse verwendet, um die Defekte in jeden anderen innerhalb des dicken Puffers zu ”biegen”, so dass sich die Defekte auslöschen. Viele Dicke-Puffer-Techniken sind zeitaufwendig, teuer, beinhalten unerwünschte Oberflächenrauigkeit des Puffers und die minimale Defektdichte bleibt trotzdem hoch.
  • Eine andere konventionelle Technik beinhaltet Aspektverhältnis-Einfangen (ART). ART basiert auf Schraubenversetzungen, die sich unter einem bestimmten Winkel aufwärts ausbreiten. In ART wird ein Graben mit einem genügend großen Aspektverhältnis so gemacht, dass die Defekte an der Seitenwand des Grabens enden und jede Schicht über den Endpunkten defektfrei ist.
  • Eine Ausführungsform weicht von den oben beschriebenen konventionellen Verfahren ab und betrifft das Bilden eines EPI-Films auf einem Substrat, wobei der EPI-Film eine von dem Substrat verschiedene Gitterkonstante aufweist. Der EPI-Film und das Substrat können verschiedene Materialien beinhalten, um kollektiv eine Heteroepitaxial-Vorrichtung zu bilden, die zum Beispiel ein Si- und/oder SiGe-Substrat und einen III-V- oder Gruppe-IV-Film aufweist. Der EPI-Film kann einer von mehreren EPI-Schichten oder Filmen sein und die Filme können von einander verschiedene Materialien beinhalten oder auch nicht und können einander unmittelbar kontaktieren oder auch nicht. Ferner können die mehreren EPI-Schichten bezüglich Dotierungskonzentration und/oder Dotierungpolarität von einander unterschiedlich dotiert sein. Eine Ausführungsform beinhaltet das Erzeugen einer horizontal ausgerichteten Heteroepitaxialstruktur. Eine weitere Ausführungsform beinhaltet eine vertikal ausgerichtete Heteroepitaxialstruktur. Die Heteroeptiaxialstrukturen können zum Beispiel einen Bipolartransistor, einen Heteroübergang-Bipolartransistor, einen Thyristor und einen Tunnelfeldeffekttransistor beinhalten. Andere Ausführungsformen werden hier beschrieben.
  • Wie oben erwähnt, beinhaltet eine Ausführungsform eine horizontal ausgerichtete Heteroepitaxialstruktur. Die 1(a)–(e) und 6 werden im Hinblick auf eine horizontal ausgerichtete Heteroepitaxialstruktur 100 erörtert. Bei Block 605 wird eine Flosse 105 gebildet (1(a)). Die Flosse 105 kann direkt oder indirekt mit dem Substrat 101 koppeln. Die Flosse 105 kann den seichten Grabenisolation(STI-)Teilen 110, 111 (direkt oder indirekt) benachbart sein.
  • Bei Block 610 wird eine EPI-Mantelschicht 106 auf der Flosse 105 gebildet (1(b)). In einer Ausführungsform weist die EPI-Schicht 106 eine Gitterkonstante auf, die gegenüber dem Substrat 101 und/oder der Flosse 105 fehlangepasst ist. In anderen Ausführungsformen gibt es keine derartige Fehlanpassung oder die Fehlanpassung ist verringert. In einer Ausführungsform besteht die Schicht 106 aus einem von dem Material des Substrats 101 (zum Beispiel einem Substrat, das Si wie Si oder SiGe beinhaltet) verschiedenen Material (zum Beispiel III-V oder IV), aber andere Ausführungsformen sind nicht so eingeschränkt. Im Beispiel der 1(b) ist die Schicht 106 N-dotiert.
  • Eine Mantelschicht, wie sie hier verwendet wird, ist eine Schicht, die im Wesentlichen einen Teil einer Struktur abdeckt. Zum Beispiel deckt die Schicht 106 im Wesentlichen die Seitenwände und eine Spitze der Flosse 105 ab (bedeckt aber nicht den Boden und möglicherweise andere Seitenwände der Flosse 105). Dies unterscheidet die Schicht von einer Schicht wie einer STI 110, die allgemeiner auf dem Substrat 101 und der benachbarten Flosse 105 gebildet wird. Es ist kein bestimmtes Verfahren erforderlich, um eine Struktur (zum Beispiel eine Flosse) mit einer Mantelschicht zu ummanteln.
  • Der Block 615 ist nicht in allen Ausführungsformen enthalten (siehe die gestrichelten Linien, die die optionale Natur des Block anzeigen). Der Block 615 beinhaltet das Bilden einer intrinsischen Halbleitermantelschicht 107 über der Schicht 106 (1(c)). Andere Ausführungsformen überspringen den Block 615 und schreiten zum Block 620 fort (1(d)), wo eine weitere EPI-Schicht (Schicht 108) über einer äußeren Mantelschicht gebildet wird (zum Beispiel kontaktiert die Schicht 108 direkt die Schicht 106, falls der Block 615 ausgelassen wird, oder kontaktiert direkt die Schicht 107, falls dem Block 615 gefolgt wird). In einer Ausführungsform weist die EPI-Schicht 108 eine Gitterkonstante auf, die gegenüber dem Substrat 101 und/oder der Flosse 105 fehlangepasst ist. In anderen Ausführungsformen gibt es keine derartige Fehlanpassung oder die Fehlanpassung ist verringert. Die Schicht 108 kann eine gegenüber den Schichten 106 und/oder 107 fehlangepasste Gitterkonstante aufweisen, allerdings gibt es in anderen Ausführungsformen keine derartige Fehlanpassung oder die Fehlanpassung ist verringert. In einer Ausführungsform weist mindestens eine der Schichten 106, 107 und 108 eine Gitterfehlanpassung gegenüber der Gitterkonstanten des Substrats 101 auf. In einer Ausführungsform besteht die Schicht 108 aus einem von dem Material des Substrats 101 (zum Beispiel einem Substrat, das Si wie Si oder SiGe beinhaltet) verschiedenen Material (zum Beispiel III-V oder IV), aber andere Ausführungsformen sind nicht so eingeschränkt. In dem Beispiel der 1(d) ist die Schicht 106 N-dotiert und die Schicht 108 ist P-dotiert (während die Schicht 107 intrinsisch ist), allerdings kann ein Dotieren in anderen Ausführungsformen anders durchgeführt werden (zum Beispiel ist die Schicht 106 P-dotiert und die Schicht 108 ist N-dotiert).
  • Bei Block 625 (1(e)) werden Teile der EPI-Schichten 106, 107, 108 entfernt, um die Teile 106 und 116 (beide N-dotiert), 107 und 117 (beide intrinsisch) und 108 und 118 (beide P-dotiert) freizulegen. Zum Beispiel werden die STI 110, 111 vergrößert und die Spitzen der EPI-Schichten 106, 107, 108 werden zurück poliert. Der Vordergrund und der Hintergrund der 1(e), die nicht gezeigt sind, können entfernt werden, so dass die Flosse 105 in einer Ausführungsform die Schichten 106 und 116 voll und ganz voneinander trennt (zum Beispiel erreichen sich die Schichten 106 und 116 nicht durch Herumwickeln um die Flosse 105). In anderen Ausführungsformen wird die Schicht 106 nicht bis zur Spitze der Flosse 105 entfernt, so dass sich noch ein Teil der Schicht 106 auf der Flosse 105 befinden kann. In anderen Ausführungsformen wird die Flosse 105 freigelegt und, in manchen Ausführungsformen, entfernt, was einen Graben hinterlässt, der offen gelassen oder zum Beispiel mit Oxid gefüllt ist. Falls die Flosse 105 unter Druckspannung steht und damit beginnt, Defekte auszubilden, können die Defekte einen Leckpfad bilden, der die Vorrichtungsleistungsfähigkeit verschlechtern wird. Folglich kann die Flosse 105 entfernt werden, um den Leckstrom zu verringern. Auch kann ein Zurücklassen der Flosse, unabhängig von der Qualität des Siliciums, die elektrostatischen Eigenschaften verschlechtern und demzufolge kann eine Flosse entfernt werden, wenn elektrostatische Eigenschaften von Bedeutung sind.
  • In einer Ausführungsform kann zwischen dem Bilden der innersten und der äußersten Mantelschicht ein Tempern vorgenommen werden, um die Gitterkonstante einer getemperten Mantelschicht und des Substrats zu verändern (um zum Beispiel alle getemperten Mantelschichten und das Substrat mit derselben Gitterkonstanten zu versehen oder die Fehlanpassung zwischen beliebigen der Schichten zu verringern).
  • Nachdem die Mantelschichten freigelegt wurden, um auf jede P-, I-, und N-Schicht zuzugreifen, können Kontakte (zum Beispiel Metallkontakte) an die P-, I- und N-Regionen gekoppelt werden und die Basisstruktur einer horizontalen P-i-N- oder N-i-P-Heterostruktur ist vorhanden. Falls ein einzelnes P-i-N-Gebiet gewünscht ist, können zum Beispiel die Gebiete 108, 107, 106 erhalten werden und die Gebiete 116, 117, 118 können entfernt werden. Allerdings können in anderen Ausführungsformen (wie 1(e)) zwei getrennte P-i-N-Vorrichtungen (zum Beispiel verwendet eine Vorrichtung die Schichten 108, 107, 106 und eine Vorrichtung verwendet die Schichten 116, 117,118) vorgesehen sein. In anderen Ausführungsformen kann die 1(e), als ein Beispiel, für einen horizontalen Bipolartransistor (P-N-P oder N-P-N), einen horizontalen Heteroübergang-Bipolartransistor (P-N-P oder N-P-N) einen Thyristor und dergleichen verwendet werden. Zum Beispiel kann eine P-N-P-Vorrichtung für einen P-Anteil aus 108, für den N-Anteil aus 106 und/oder 116 und für den anderen P-Anteil aus 118 gebildet werden. Demzufolge beinhaltet eine horizontale Heteroepitaxial-Vorrichtung dotierte Anteile in der Ebene 131, parallel zur Längsachse 130 des Substrats 101. Die Teile 107 und 117 sind optional und müssen nicht enthalten sein. In einem solchen Fall kann eine Ausführungsform eine Schicht 108, die unmittelbar die Schicht 106 kontaktiert und die Schicht 116, die unmittelbar die Schicht 118 kontaktiert, aufweisen. Ferner können die Schichten 106 und 116 in Abhängigkeit von der Menge der entfernten Schicht 106 monolithisch sein (das heißt, dass Ausführungsformen vollständig voneinander getrennte Schichten 106, 116 beinhalten, während die Schichten in anderen Ausführungsformen unmittelbar miteinander verbunden sind). Folglich bestimmen in einer Ausführungsform die Mantelschichten die p-dotierten, intrinsischen und n-dotierten Regionen von Hetero-EPI-Vorrichtungen.
  • Wie oben erwähnt, beinhaltet eine Ausführungsform eine vertikal ausgerichtete Heteroepitaxialstruktur. Die 2(a)–(c) und 7 werden im Hinblick auf eine vertikal ausgerichtete Heteroepitaxialstruktur 200 erörtert. Der Block 705 beinhaltet eine Flossenbildung und der Block 710 beinhaltet das Bilden einer EPI-Mantelschicht auf der Flosse. Die 2(a) ist analog zur oben beschriebenen 1(b), bei der eine Flosse gebildet und dann mit einer Mantelschicht ummantelt wurde. Allerdings zeigt die 2(a) eine Ausführungsform, in der keine nachfolgenden Mantelschichten hinzugefügt wurden, und die Flosse 205 partiell entfernt und durch STI ersetzt wurde (siehe dazu Block 715 und Block 720, wobei der Block 720 optional ist). Demzufolge zeigt die 2(a) EPI-Teile 206, 207 (beide von einer Original-Mantelschicht, die die Spitze der Flosse 205 bedeckt hat), die dem Überbleibsel der Flosse 205, die sich zu dem Substrat 201 erstreckt und dieses kontaktiert (zum Beispiel Si, SiGe und dergleichen), benachbart sind. Wie sie hier verwendet werden, können die EPI-Teile 206, 216 als in den STI-Teilen 210, 211, 212 gebildeten Gräben enthalten betrachtet werden.
  • Der Block 725 beinhaltet das Bilden der EPI-Schicht 207 auf der EPI-Schicht 206 und der EPI-Schicht 217 auf der EPI-Schicht 216 (2(b)). Die Spitze der EPI-Schichten 207, 217 ist nun die Höhe der ”neuen” EPI-Flossen (zum Beispiel beinhaltet eine EPI-Flosse die Schichten 216, 217) und kann nun damit weiter, zum Beispiel zu einem Transistor verarbeitet zu werden. In einer Ausführungsform können die Schichten 216 und 217 (und 206 und 207) voneinander verschiedene Bandlücken aufweisen. Für die Ausführungsform der 2(b) kann die Schicht 216 eine größere Bandlücke als die Schicht 217 aufweisen, um einen Unterflossen-Leckstrom zu verwalten/zu verringern. Zum Beispiel kann die Schicht 217 InGaAs beinhalten und die Schicht 216 kann InAlAs beinhalten.
  • Zusätzlich wird bei Block 730 ein Teil der EPI-Schichten 206, 216 (und/oder die Schichten 207, 217) entfernt, um die Schichten 216, 217 von den Schichten 206, 207 zu trennen (2(c)), die nun in dem Oxid 213 eingeschlossen sind. Dies kann während des Ersetzens eines Schein-Gates auftreten, wenn Zugang zu den Schichten, die entfernt werden (vollständig oder teilweise), geschaffen wird. Als Ergebnis werden Nanodrähte 207, 217 gebildet. Als weiteres Ergebnis können Nanodrähte 206, 216 gebildet werden. Ferner beinhaltet die Flosse 205 eine Längsachse 232, die parallel zu den Längsachsen 231, 233 der mit EPI-Schichten aufgefüllten Gräben und senkrecht zu der Längsachse 230 des Substrats 201 verläuft.
  • In einer Ausführungsform können die EPI-Schichten 207, 217 gleiche Gitterkonstanten aufweisen. Die Gitterkonstanten können gegenüber dem Substrat 201 und/oder der Flosse 205 fehlangepasst sein. In anderen Ausführungsformen gibt es keine derartige Fehlanpassung oder die Fehlanpassung ist verringert. In einer Ausführungsform können die EPI-Schichten 207, 217 Gitterkonstanten aufweisen, die gegenüber den EPI-Schichten 206, 216 fehlangepasst sind. In anderen Ausführungsformen gibt es keine derartige Fehlanpassung oder die Fehlanpassung ist verringert. In einer Ausführungsform können die EPI-Schichten 207, 217 Gitterkonstanten aufweisen, die gegenüber den EPI-Schichten 206, 216 und der Schicht 201 fehlangepasst sind. In einer Ausführungsform bestehen die Schichten 207, 217 aus einem von dem Material des Substrats 201 (zum Beispiel einem Substrat, das Si wie Si oder SiGe beinhaltet) verschiedenen Material (zum Beispiel III-V oder IV), aber andere Ausführungsformen sind nicht so eingeschränkt. In einer Ausführungsform bestehen die Schichten 207, 217 aus einem von den Substrat-EPI-Schichten 206, 216 (zum Beispiel bestehen die Schichten 207, 217 und die Schichten 206, 216 aus unterschiedlichen III-V- oder Gruppe-IV-Materialien) verschiedenen Material (zum Beispiel III-V oder IV). In einer Ausführungsform sind die Schichten 207, 217 anders als die Schichten 206, 216 dotiert (zum Beispiel Konzentration, Polarität).
  • Die 3(a)–(b) stellen eine Ausführungsform einer vertikal ausgerichteten Heteroepitaxialstruktur 300 dar. Die 3(a) ist auf eine ähnliche Weise wie die ausgebildet, die zur 2(b) führt. Allerdings stellt die 3(a) STI-Teile 301, 311 dar, die auf ein Niveau knapp unterhalb der Spitzen der EPI-Schichten 306, 316 entfernt wurden. Die Schichten 307, 317 haben nun größeren Zugang zu Seitenwandteilen der Schichten 306, 316 und können demzufolge die Spitzen und die Seitenwände der Schichten 306, 316 abdecken.
  • Die 3(b) ist auf eine ähnliche Weise wie die 2(c) ausgebildet. Allerdings stellt die 3(b) Einstülpungen 330, 331 dar, die in den Schichten 307, 317 eingeschlossen sind. Die Einstülpungen 330, 331 repräsentieren Lücken, die übrig blieben als Teile der EPI-Schichten 306, 316 entfernt wurden. Diese Lücken (die mit Oxid 313 gefüllt sein können) weisen Seitenwände auf, die den Seitenwandteilen der Schichten 306, 316 entsprechen, die von den Mantelmaterialschichten 307, 317 bedeckt wurden. Die Lücken 330, 331 weisen auch Spitzen auf, die mit den Oberteilen der Schichten 306, 316, die mit Mantelmaterialschichten 307, 317 ummantelt wurden, zusammenfallen.
  • Die 4(a)–(b) stellen eine weitere Ausführungsform einer vertikalen Heterostruktur dar. Allerdings werden hier Elemente der vertikalen Heteroepitaxialstruktur innerhalb von Grabengebieten gebildet, die von Mantelschichtteilen geräumt wurden. Die 4(a)–(b) und 8 werden im Hinblick, eine vertikale Heterostruktur 400 zu bilden, erörtert.
  • Die Blöcke 805, 810, 815, 820 sind den Blöcken 705, 710, 715, 720 analog und werden zum Wohle des Kurzfassens nicht nochmal erörtert. Die 4(a) ist der 2(a) ähnlich, berücksichtigt allerdings, dass sich die Flosse 405 unmittelbar mit dem Substrat 401 verbindet und den STI-Anteilen 410, 411 benachbart ist. Ferner beinhaltet die Flosse 405 eine Längsachse 432, die parallel zu den Längsachsen 431, 433 der mit EPI-Schichten aufgefüllten Gräben und senkrecht zu der Längsachse 430 des Substrats 401 verläuft. Allerdings unterscheidet sich die 4(b) von der 2(a) im Hinblick auf die EPI-Schichten 406, 416, die entfernt wurden, um die Lücken 420, 421 zu bilden (Block 825). 4(b) stellt dar wie die EPI-Schichten 407, 417 auf den EPI-Schichten 406, 416 gebildet werden; gefolgt von den EPI-Schichten 408, 418, die auf den EPI-Schichten 407, 417 gebildet werden; gefolgt von den EPI-Schichten 409, 419, die auf den EPI-Schichten 408, 418 gebildet werden; gefolgt von den EPI-Schichten 412, 422, die auf den EPI-Schichten 409, 419 gebildet werden usw. (Block 830).
  • Die EPI-Schichten 407, 408, 409, 412, 417, 418, 419, und 422 werden auf den Keimschichten 406, 416 aufgewachsen, um zum Beispiel mehrere Nanodrähte zu erzeugen. In einer derartigen Ausführungsform kann die EPI-Schicht 418 ein III-V- oder Gruppe-IV-Material sein, das als ein Transistorkanal fungiert, wohingegen die Schichten 417, 419 Opferschichten sind, die entfernt, durch Oxid ersetzt werden und einen Nanodraht von der Schicht 418 bilden sollen. In einer weiteren Ausführungsform können die EPI-Schichten 407, 408, 409, 412, 417, 418, 419, 422 (oder eine Untermenge dieser Schichten) dafür verwendet werden, vertikale Vorrichtungen, wie etwa vertikale Bipolartransistoren, vertikale Heteroübergang-Bipolartransistoren oder Thyristoren zu bilden. Zum Beispiel können die EPI-Schichten 408, 418, 412, 422 P-dotiert und die Schichten 406, 416, 407, 417, 409, 419 P-dotiert sein. Macht man das, so ermöglicht es, als ein Beispiel eine N-P-N-Vorrichtung aus den Schichten 417 (N) – 418 (P) – 419 (N) zu bilden. Andere Schichten können in anderen Varianten dotiert sein, die nur die Schichten 416, 417, 418 einschließen (und nicht die Schichten 419, 422), um eine P-N-P-Vorrichtung zu bilden. Weiterhin können die Schichten mit ungleichen Dotierungskonzentrationen dotiert sein, so dass das obige Beispiel zum Beispiel als 417 (N+) – 418 (P+) – 419 (N++) dotiert sein kann, so dass die Schichten 417, 419 aus demselben Material gebildet werden können, dotiert mit derselben Polarität aber mit unterschiedlichen Konzentrationen dotiert.
  • In einer Ausführungsform können die EPI-Schichten 407, 408, 409, 412, 417, 418, 419, 422 gleiche Gitterkonstanten oder unterschiedliche Gitterkonstanten aufweisen. Einige oder alle EPI-Schichten 407, 408, 409, 412, 417, 418, 419, 422 können Gitterkonstanten aufweisen, die gegenüber dem Substrat 401 und/oder der Flosse 405 fehlangepasst sind. In anderen Ausführungsformen gibt es keine derartige Fehlanpassung oder die Fehlanpassung ist verringert.
  • 5 stellt eine Ausführungsform für einen Tunnelfeldeffekttransistor 500 mit mit verschiedenen EPI-Schichten gefüllten Gräben dar, wie in den 4(a)–(b) und 8 ausgeführt wird. Folglich verbindet sich die Flosse 505 unmittelbar mit dem Substrat 501 und ist den STI-Anteilen 510, 511 benachbart. Die EPI-Schichten 506, 507, 508, 509, 516, 517, 518, 519 sind enthalten (veranschaulichend wie Ausführungsformen nicht auf eine gesetzte Anzahl von EPI-Schichten beschränkt ist). Die Schichten 509, 519 können P-dotiert sein (oder N-dotiert in anderen Ausführungsformen), die Schichten 508, 518 können aus einem Taschenmaterial zum Verbessern des Tunnelns bestehen, die Schichten 507, 517 können aus einem intrinsischen Kanalmaterial bestehen und die Schichten 506, 516 können N-dotiert sein (oder in anderen Ausführungsformen P-dotiert, wohingegen andere Ausführungsformen N-dotierte Schichten 509, 519 aufweisen), um P-i-N-Übergänge (oder N-i-P-Übergänge in anderen Ausführungsformen) zu bilden. Eine Tasche ist ein dünnes, stark dotiertes und möglicherweise gitterfehlangepasstes Material (zum Beispiel im Vergleich mit dem Substrat), das dafür verwendet wird, Tunneln zu verbessern und das in einigen Ausführungsformen enthalten ist, aber nicht in anderen.
  • Folglich behandeln verschiedene Ausführungsformen Heterostrukturen (zum Beispiel Nanodrähte, Bipolartransistoren, Heteroübergang-Bipolartransistoren, Thyristoren, Tunneltransistoren und dergleichen) mit einer oder mehreren EPI-Schicht-Gitterkonstanten, die ungleich einer Substrat-Gitterkonstanten sind. Verschiedene Ausführungsformen bilden diese Heterostrukturen irgendwann im Bildungsprozess durch Bilden von EPI-Material unmittelbar über einer Flosse (zum Beispiel Si oder SiGe) oder an der Flosse angebracht mit der Flosse als Muster. Die EPI-Schichten können Anteile mit Nichtsymmetrie aufweisen, wo zuvor die Flosse war (zum Beispiel die Lücken 330, 331 der 3(b)). In bestimmten Ausführungsformen (zum Beispiel 1(e)) kann die Flosse vorhanden sein (oder kann entfernt worden sein) und verschiedene EPI-Schichten (zum Beispiel die Schichten 108, 118) können äquidistant zur Flosse angeordnet sein (oder zum Graben, der von der ausgeräumten Flosse hinterlassen und möglicherweise mit Oxid oder dergleichen gefüllt wurde).
  • In manchen Ausführungsformen erreicht die Flosse das Substrat, aber nicht in anderen Ausführungsformen. In manchen Ausführungsformen können die EPI-Schichten (zum Beispiel die Schichten 418, 422) ungleiche Materialien beinhalten, wie die Schicht 418 mit InxAlyAs1-x-y und die Schicht 422 mit InxAlzAs1-x-z, wobei z ungleich y ist.
  • In einer Ausführungsform umfasst eine Vorrichtung das Folgende: ein Substrat in einer Ebene mit einer Substrathauptachse, die der Substratbreite entspricht, und mit einer Substratnebenachse, die der Substrathöhe entspricht; und eine erste EPI-Mantelschicht, die der zweiten und der dritten EPI-Mantelschicht benachbart ist, wobei die erste, die zweite und die dritte EPI-Mantelschicht in einer Ebene enthalten sind, wobei die Ebene eine planare Hauptachse beinhaltet, die allgemein zur Substrathauptachse parallel ist und die erste, die zweite und die dritte EPI-Mantelschicht schneidet; wobei das Substrat eine Substratgitterkonstante beinhaltet und wobei die erste oder die zweite oder die dritte Mantelschicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist. In einer Ausführungsform beinhaltet die erste EPI-Mantelschicht gegenüberliegende Seitenwände, wobei eine der Seitenwände die zweite EPI-Mantelschicht direkt kontaktiert und eine andere der Seitenwände die dritte EPI-Mantelschicht direkt kontaktiert. In einer Ausführungsform beinhaltet die dritte EPI-Mantelschicht ein drittes EPI-Mantelmaterial, das gleich dem zweiten EPI-Mantelmaterial ist. In einer Ausführungsform ist die erste EPI-Mantelschicht mit einer Polarität dotiert und die zweite und die dritte EPI-Mantelschicht sind mit einer anderen, der Polarität der ersten EPI-Mantelschicht entgegengesetzten, Polarität dotiert. In einer Ausführungsform sind die erste, die zweite und die dritte EPI-Mantelschicht in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor enthalten. In einer Ausführungsform sind die zweite und die dritte EPI-Mantelschicht äquidistant zu (a) einer Flosse, die sich zum Substrat erstreckt, oder (b) einem Graben, der sich zum Substrat erstreckt. In einer Ausführungsform, die einen Silicium-auf-Isolator (SOI) verwendet, kann das Substrat so betrachtet werden, dass es die dünne Siliciumschicht über dem Isolator beinhaltet. In einer Ausführungsform kontaktieren die erste und die zweite EPI-Mantelschicht direkt gegenüberliegende Seitenwände einer intrinsischen EPI-Mantelschicht und die zweite und die dritte EPI-Mantelschicht kontaktieren direkt gegenüberliegende Seitenwände einer anderen intrinsischen EPI-Mantelschicht. Eine Ausführungsform beinhaltet eine vierte EPI-Mantelschicht, die ein viertes EPI-Mantelmaterial, das gleich dem ersten EPI-Mantelmaterial ist, beinhaltet, wobei die vierte EPI-Mantelschicht in der Ebene enthalten ist, zwischen der ersten und der dritten EPI-Mantelschicht angeordnet ist und eine Dotierungskonzentration und eine Polarität aufweist, die beide gleich der ersten EPI-Mantelschicht sind. In einer Ausführungsform sind die erste und die vierte EPI-Mantelschicht äquidistant zu einer Flosse, die sich zum Substrat erstreckt, oder einem Graben, der sich zum Substrat erstreckt. In einer Ausführungsform beinhaltet die erste EPI-Mantelschicht ein erstes EPI-Mantelmaterial und die zweite EPI-Mantelschicht beinhaltet ein zweites EPI-Mantelmaterial, das ungleich dem ersten EPI-Mantelmaterial ist.
  • In einer Ausführungsform umfasst eine Vorrichtung das Folgende: ein Substrat, das in einer Ebene enthalten ist, mit einer Substrathauptachse, die einer Substratbreite entspricht, und mit einer Substratnebenachse, die einer Substrathöhe entspricht; eine erste und eine zweite EPI-Schicht, die in einem ersten Graben enthalten sind, wobei der erste Graben eine erste Grabenhauptachse aufweist, die einer ersten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht; und einen zweiten Graben mit einer zweiten Grabenhauptachse, die einer zweiten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem ersten Graben überschneidet; wobei das Substrat eine Substratgitterkonstante beinhaltet und wobei die erste oder die zweite EPI-Schicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist. In einer Ausführungsform ist eine dritte EPI-Schicht in dem ersten Graben enthalten; wobei die zweite EPI-Schicht eine Oberseite der ersten EPI-Schicht und einen Boden der dritten EPI-Schicht direkt kontaktiert. In einer Ausführungsform beinhalten die zweite und die dritte EPI-Schicht verschiedene Materialien. In einer Ausführungsform ist die zweite EPI-Schicht mit einer Polarität dotiert und die erste und die dritte EPI-Schicht sind mit einer anderen, der Polarität der zweiten EPI-Schicht entgegengesetzten, Polarität dotiert. In einer Ausführungsform weisen die erste und die dritte EPI-Schicht voneinander verschiedene Dotierungskonzentrationen auf. In einer Ausführungsform sind die erste und die zweite EPI-Schicht in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor oder einem Tunnelfeldeffekttransistor enthalten. Eine Ausführungsform beinhaltet eine dritte und eine vierte EPI-Schicht, die in einem dritten Graben enthalten sind, wobei der dritte Graben eine dritte Grabenhauptachse aufweist, die einer dritten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem zweiten Graben überschneidet; wobei die erste, die zweite, die dritte und die vierte EPI-Schicht jeweils in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor oder einem Tunnelfeldeffekttransistor enthalten sind; wobei der erste und der dritte Graben zum zweiten Graben äquidistant sind.
  • In einer Ausführungsform umfasst eine Vorrichtung das Folgende: ein Substrat mit einer Gitterkonstante, das in einer Ebene enthalten ist, das eine Substrathauptachse, die einer Substratbreite entspricht, und eine Substratnebenachse, die einer Substrathöhe entspricht, aufweist; einen ersten Graben, der eine erste Grabenhauptachse, die einer ersten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, beinhaltet; einen zweiten Graben mit einer zweiten Grabenhauptachse, die einer zweiten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem ersten Graben überschneidet; eine erste EPI-Schicht, die in dem ersten Graben enthalten ist; eine zweite EPI-Schicht, einschließlich eines Bodens und gegenüberliegenden Seitenwandanteilen einer zweiten EPI-Schicht, die sich mit der ersten Grabenhauptachse überschneidet; wobei die erste oder die zweite EPI-Schicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist. Eine Ausführungsform umfasst das Folgende: einen zusätzlichen Graben, der eine zusätzliche Grabenhauptachse, die einer zusätzlichen Grabenhöhe entspricht, die allgemein parallel zu der Substratnebenachse ist, beinhaltet; eine zusätzliche EPI-Schicht, die in dem zusätzlichen Graben enthalten ist, mit einer Gitterkonstanten, die gleich der Gitterkonstanten der ersten EPI-Schicht ist; eine weitere EPI-Schicht, die sich mit der zusätzlichen Grabenhauptachse überschneidet, mit einer Gitterkonstanten, die gleich der Gitterkonstanten der zweiten EPI-Schicht ist; wobei der erste und der zusätzliche Graben zum zweiten Graben äquidistant sind. In einer Ausführungsform weisen die erste und die zweite EPI-Schicht unterschiedliche Bandlücken auf. In einer Ausführungsform umfasst die zweite EPI-Schicht einen Bodenanteil, der eine Einstülpung beinhaltet. In einer Ausführungsform beinhaltet der zweite Graben eine Flosse.
  • Obwohl die vorliegende Erfindung mit Bezug auf eine begrenzte Anzahl von Ausführungsformen beschrieben wurde, werden Fachleute zahlreiche Modifikationen und Varianten davon zu würdigen wissen. Es ist beabsichtigt, dass die angehängten Ansprüche alle solche Modifikationen und Varianten wie sie in den wahren Geist und den Schutzumfang dieser vorliegenden Erfindung fallen, abdecken.

Claims (22)

  1. Vorrichtung, die Folgendes umfasst: ein Substrat in einer Ebene mit einer Substrathauptachse, die der Substratbreite entspricht, und mit einer Substratnebenachse, die der Substrathöhe entspricht; und eine erste Epitaxial(EPI)-Mantelschicht, die der zweiten und der dritten EPI-Mantelschicht benachbart ist, wobei die erste, die zweite und die dritte EPI-Mantelschicht in einer Ebene enthalten sind, wobei die Ebene eine planare Hauptachse beinhaltet, die allgemein zur Substrathauptachse parallel ist und die erste, die zweite und die dritte EPI-Mantelschicht schneidet; wobei das Substrat eine Substratgitterkonstante beinhaltet und wobei die erste oder die zweite oder die dritte Mantelschicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist.
  2. Vorrichtung nach Anspruch 1, wobei die erste EPI-Mantelschicht gegenüberliegende Seitenwände beinhaltet, wobei eine der Seitenwände die zweite EPI-Mantelschicht direkt kontaktiert und eine andere der Seitenwände die dritte EPI-Mantelschicht direkt kontaktiert.
  3. Vorrichtung nach Anspruch 1, wobei die dritte EPI-Mantelschicht ein drittes EPI-Mantelmaterial beinhaltet, das gleich dem zweiten EPI-Mantelmaterial ist.
  4. Vorrichtung nach Anspruch 3, wobei die erste EPI-Mantelschicht mit einer Polarität dotiert ist und die zweite und die dritte EPI-Mantelschicht mit einer anderen, der Polarität der ersten EPI-Mantelschicht entgegengesetzten, Polarität dotiert sind.
  5. Vorrichtung nach Anspruch 4, wobei die erste, die zweite und die dritte EPI-Mantelschicht in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor enthalten sind.
  6. Vorrichtung nach Anspruch 4, wobei die zweite und die dritte EPI-Mantelschicht zu (a) einer Flosse, die sich zum Substrat erstreckt, oder (b) einem Graben, der sich zum Substrat erstreckt, äquidistant sind.
  7. Vorrichtung nach Anspruch 4, wobei die erste und die zweite EPI-Mantelschicht direkt gegenüberliegende Seitenwände einer intrinsischen EPI-Mantelschicht kontaktieren und die erste und die dritte EPI-Mantelschicht direkt gegenüberliegende Seitenwände einer anderen intrinsischen EPI-Mantelschicht kontaktieren.
  8. Vorrichtung nach Anspruch 4, die eine vierte EPI-Mantelschicht, die ein viertes EPI-Mantelmaterial, das gleich dem ersten EPI-Mantelmaterial ist, umfasst, wobei die vierte EPI-Mantelschicht in der Ebene enthalten ist, zwischen der ersten und der dritten EPI-Mantelschicht angeordnet ist und eine Dotierungskonzentration und eine Polarität aufweist, die beide gleich der ersten EPI-Mantelschicht sind.
  9. Vorrichtung nach Anspruch 8, wobei die erste und die vierte EPI-Mantelschicht zu einer Flosse, die sich zum Substrat erstreckt, oder einem Graben, der sich zum Substrat erstreckt, äquidistant sind.
  10. Vorrichtung nach Anspruch 1, wobei die erste EPI-Mantelschicht ein erstes EPI-Mantelmaterial beinhaltet und die zweite EPI-Mantelschicht ein zweites EPI-Mantelmaterial beinhaltet, das ungleich dem ersten EPI-Mantelmaterial ist.
  11. Vorrichtung, die Folgendes umfasst: ein Substrat, das in einer Ebene enthalten ist, mit einer Substrathauptachse, die einer Substratbreite entspricht, und mit einer Substratnebenachse, die einer Substrathöhe entspricht; eine erste und eine zweite Epitaxial(EPI)-Schicht, die in einem ersten Graben enthalten sind, wobei der erste Graben eine erste Grabenhauptachse aufweist, die einer ersten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht; und einen zweiten Graben mit einer zweiten Grabenhauptachse, die einer zweiten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem ersten Graben überschneidet; wobei das Substrat eine Substratgitterkonstante beinhaltet und wobei die erste oder die zweite EPI-Schicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist.
  12. Vorrichtung nach Anspruch 11, die eine dritte EPI-Schicht in dem ersten Graben umfasst; wobei die zweite EPI-Schicht eine Oberseite der ersten EPI-Schicht und einen Boden der dritten EPI-Schicht direkt kontaktiert.
  13. Vorrichtung nach Anspruch 12, wobei die zweite und die dritte EPI-Schicht verschiedene Materialien beinhalten.
  14. Vorrichtung nach Anspruch 13, wobei die zweite EPI-Schicht mit einer Polarität dotiert ist und die erste und die dritte EPI-Schicht mit einer anderen, der Polarität der zweiten EPI-Schicht entgegengesetzten, Polarität dotiert sind.
  15. Vorrichtung nach Anspruch 14, wobei die erste und die dritte EPI-Schicht voneinander verschiedene Dotierungskonzentrationen aufweisen.
  16. Vorrichtung nach Anspruch 11, wobei die erste und die zweite EPI-Schicht in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor oder einem Tunnelfeldeffekttransistor enthalten sind.
  17. Vorrichtung nach Anspruch 11, die Folgendes umfasst: eine dritte und eine vierte EPI-Schicht, die in einem dritten Graben enthalten sind, wobei der dritte Graben eine dritte Grabenhauptachse aufweist, die einer dritten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem zweiten Graben überschneidet; wobei die erste, die zweite, die dritte und die vierte EPI-Schicht jeweils in einem Bipolartransistor oder einem Heteroübergang-Bipolartransistor oder einem Thyristor oder einem Tunnelfeldeffekttransistor enthalten sind; wobei der erste und der dritte Graben zum zweiten Graben äquidistant sind.
  18. Vorrichtung, die Folgendes umfasst: ein Substrat mit einer Gitterkonstante, das in einer Ebene enthalten ist und das eine Substrathauptachse, die einer Substratbreite entspricht, und eine Substratnebenachse, die einer Substrathöhe entspricht, aufweist; einen ersten Graben, der eine erste Grabenhauptachse, die einer ersten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, beinhaltet; einen zweiten Graben mit einer zweiten Grabenhauptachse, die einer zweiten Grabenhöhe, die allgemein parallel zu der Substratnebenachse ist, entspricht und die sich nicht mit dem ersten Graben überschneidet; eine erste Epitaxial (EPI-Schicht, die in einem ersten Graben enthalten ist; und eine zweite EPI-Schicht, einschließlich eines Bodens und gegenüberliegenden Seitenwandanteilen einer zweiten EPI-Schicht, die sich mit der ersten Grabenhauptachse überschneidet; wobei die erste oder die zweite EPI-Schicht eine Gitterkonstante beinhaltet, die ungleich der Substratgitterkonstanten ist.
  19. Vorrichtung nach Anspruch 18, die Folgendes umfasst: einen zusätzlichen Graben, der eine zusätzliche Grabenhauptachse, die einer zusätzlichen Grabenhöhe entspricht, die allgemein parallel zu der Substratnebenachse ist, beinhaltet; eine zusätzliche EPI-Schicht, die in dem zusätzlichen Graben enthalten ist, mit einer Gitterkonstanten, die gleich der Gitterkonstanten der ersten EPI-Schicht ist; eine weitere EPI-Schicht, die sich mit der zusätzlichen Grabenhauptachse überschneidet, mit einer Gitterkonstanten, die gleich der Gitterkonstanten der zweiten EPI-Schicht ist; wobei der erste und der zusätzliche Graben zum zweiten Graben äquidistant sind.
  20. Vorrichtung nach Anspruch 18, wobei die erste und die zweite EPI-Schicht unterschiedliche Bandlücken aufweisen.
  21. Vorrichtung nach Anspruch 18, wobei die zweite EPI-Schicht einen Bodenanteil, der eine Einstülpung beinhaltet, umfasst.
  22. Vorrichtung nach Anspruch 18, wobei der zweite Graben eine Flosse beinhaltet.
DE112013005593.7T 2012-12-21 2013-06-27 Gitterfehlangepasster Heteroepitaxialfilm Granted DE112013005593T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/723,563 US9391181B2 (en) 2012-12-21 2012-12-21 Lattice mismatched hetero-epitaxial film
USUS-13/723,563 2012-12-21
PCT/US2013/048115 WO2014099017A1 (en) 2012-12-21 2013-06-27 Lattice mismatched hetero-epitaxial film

Publications (1)

Publication Number Publication Date
DE112013005593T5 true DE112013005593T5 (de) 2015-10-22

Family

ID=50977373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013005593.7T Granted DE112013005593T5 (de) 2012-12-21 2013-06-27 Gitterfehlangepasster Heteroepitaxialfilm

Country Status (7)

Country Link
US (1) US9391181B2 (de)
KR (1) KR101689672B1 (de)
CN (1) CN104871290B (de)
DE (1) DE112013005593T5 (de)
GB (1) GB2522597B (de)
TW (1) TWI544519B (de)
WO (1) WO2014099017A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3010044B1 (de) * 2014-10-13 2019-02-13 IMEC vzw Schichtaufbau einer p-TFET
WO2016099475A1 (en) * 2014-12-17 2016-06-23 Intel Corporation Carrier confinement for high mobility channel devices
US10269968B2 (en) * 2015-06-03 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9633908B2 (en) 2015-06-16 2017-04-25 International Business Machines Corporation Method for forming a semiconductor structure containing high mobility semiconductor channel materials
US9590107B2 (en) 2015-06-25 2017-03-07 International Business Machines Corporation III-V gate-all-around field effect transistor using aspect ratio trapping
CN105070763B (zh) * 2015-07-22 2017-10-03 中国科学院半导体研究所 Soi叉指结构衬底ⅲ‑ⅴ族材料沟道薄膜晶体管及制备方法
US9608099B1 (en) * 2015-09-22 2017-03-28 International Business Machines Corporation Nanowire semiconductor device
US9548381B1 (en) * 2015-12-14 2017-01-17 Globalfoundries Inc. Method and structure for III-V nanowire tunnel FETs
US10332972B2 (en) 2017-11-20 2019-06-25 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface
US10566447B2 (en) 2017-11-20 2020-02-18 International Business Machines Corporation Single column compound semiconductor bipolar junction transistor with all-around base
US10699967B2 (en) 2018-06-28 2020-06-30 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation
US10658495B2 (en) 2018-10-11 2020-05-19 International Business Machines Corporation Vertical fin type bipolar junction transistor (BJT) device with a self-aligned base contact

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075272A (en) * 1998-03-30 2000-06-13 Micron Technology, Inc. Structure for gated lateral bipolar transistors
US6472679B1 (en) * 1999-12-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Semiconductor structures using a group III-nitride quaternary material system with reduced phase separation and method of fabrication
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6803631B2 (en) 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7494911B2 (en) 2006-09-27 2009-02-24 Intel Corporation Buffer layers for device isolation of devices grown on silicon
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2009032955A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
US7767560B2 (en) * 2007-09-29 2010-08-03 Intel Corporation Three dimensional strained quantum wells and three dimensional strained surface channels by Ge confinement method
JP5093063B2 (ja) * 2008-11-11 2012-12-05 住友電気工業株式会社 集積化半導体光素子及び半導体光装置
US8269209B2 (en) * 2009-12-18 2012-09-18 Intel Corporation Isolation for nanowire devices
US8372705B2 (en) 2011-01-25 2013-02-12 International Business Machines Corporation Fabrication of CMOS transistors having differentially stressed spacers

Also Published As

Publication number Publication date
TWI544519B (zh) 2016-08-01
KR101689672B1 (ko) 2016-12-27
GB201509996D0 (en) 2015-07-22
KR20150067297A (ko) 2015-06-17
TW201443980A (zh) 2014-11-16
US20140175509A1 (en) 2014-06-26
GB2522597B (en) 2018-03-07
WO2014099017A1 (en) 2014-06-26
US9391181B2 (en) 2016-07-12
CN104871290B (zh) 2017-07-18
GB2522597A (en) 2015-07-29
CN104871290A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
DE112013005593T5 (de) Gitterfehlangepasster Heteroepitaxialfilm
DE112007002737B4 (de) Sb-Basierte CMOS-Vorrichtungen
DE112013005588T5 (de) Defektübertragener und gitterfehlangepasster Epitaxialfilm
DE112013005629T5 (de) Epitaxialfilm auf Nanostruktur
DE102007017833B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE3225398C2 (de)
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE102007007261B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112010004330B4 (de) Verfahren mit asymmetrischer Epitaxie zur Herstellung von Feldeffekttransistoren
DE112008002337B4 (de) P-Kanal-Ge-Transistorstruktur mit hoher Löchermobilität auf Si-Substrat
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE112013005585T5 (de) Vertikaler Nanodraht-Transistor mit axial konzipiertem Halbleiter und Gate-Metallisierung
DE60131811T2 (de) Heteroübergangsbipolartransistor
DE102013104130A1 (de) Schutzringe auf Fin-Strukturen
DE112013005871T5 (de) Verbundhartmaske für FinFET-Strukturen
DE10310740A1 (de) Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE102012111575B4 (de) Hybrid-Finnenfeldeffekttransistoren
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE112007000662T5 (de) Epitaktische Silizium-Germanium für einen reduzierten Übergangswiderstand bei Feldeffekt-Transistoren
DE102008006524A1 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE112012001855T5 (de) Komplementärer bipolarer Inverter
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE102018122251A1 (de) Epitaktische Source- und Drain-Strukturen für Hochspannungsvorrichtungen
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021200000

Ipc: H01L0029300000

R018 Grant decision by examination section/examining division