WO2006126319A1 - 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 - Google Patents

高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 Download PDF

Info

Publication number
WO2006126319A1
WO2006126319A1 PCT/JP2006/304043 JP2006304043W WO2006126319A1 WO 2006126319 A1 WO2006126319 A1 WO 2006126319A1 JP 2006304043 W JP2006304043 W JP 2006304043W WO 2006126319 A1 WO2006126319 A1 WO 2006126319A1
Authority
WO
WIPO (PCT)
Prior art keywords
gallium nitride
semiconductor
buffer layer
carbon concentration
growth
Prior art date
Application number
PCT/JP2006/304043
Other languages
English (en)
French (fr)
Inventor
Shin Hashimoto
Makoto Kiyama
Takashi Sakurada
Tatsuya Tanabe
Kouhei Miura
Tomihito Miyazaki
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to US11/571,156 priority Critical patent/US7749828B2/en
Priority to CA002570558A priority patent/CA2570558A1/en
Priority to EP06728605A priority patent/EP1777737A4/en
Priority to CN2006800003836A priority patent/CN1977366B/zh
Publication of WO2006126319A1 publication Critical patent/WO2006126319A1/ja
Priority to US12/786,440 priority patent/US7884393B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a high electron mobility transistor, a field effect transistor (MES (Metal-Semiconductor) field effect transistor, MIS (Metal-Insulator-Semiconductor) field effect transistor), an epitaxial substrate, and an epitaxial substrate.
  • MES Metal-Semiconductor
  • MIS Metal-Insulator-Semiconductor field effect transistor
  • the present invention relates to a manufacturing method and a method for manufacturing a group III nitride transistor.
  • Non-Patent Document 1 describes an AlGaN / GaN high electron mobility transistor having a recessed gate structure.
  • the epitaxial layer constituting AlGaN / GaN is formed on the (0001) plane sapphire substrate by metal organic vapor phase epitaxy.
  • the epitaxial layer includes a 20 nm thick GaN nucleation layer, a 2.5 / im thick undoped GaN layer, and an AlGaN buffer.
  • the flow rates of ammonia and triethylgallium are 5 liter / min and 69 ⁇ mol / min, respectively.
  • the flow rates of ammonia, triethylgallium, and trimethylaluminum are 5 liter / min, 29.5 ⁇ mol / min, and 5.2 / i mol / min, respectively.
  • Non-Patent Document 1 T. Egawa, et al. Appl. Phys. Lett., Vol. 78, No. l, pp.121-123, 3Jan. 2000
  • III-nitride transistors such as high electron mobility transistors and field effect transistors.
  • it is required to improve the quality of the channel layer and to increase the specific resistance of the buffer layer.
  • methods to improve the quality of the channel layer and the specific resistance of the buffer layer have been investigated. Not specifically shown.
  • the quality of the channel layer and the specific resistance of the buffer layer are related to the carbon concentration in these nitride-based semiconductor layers.
  • the inventors' experiments have shown that the semiconductor can be grown by controlling the carbon concentration in the nitride-based semiconductor layer. By utilizing this, a transistor having a high-purity channel layer and a high-resistance buffer layer can be manufactured.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a high electron mobility transistor and a field effect transistor having a high-purity channel layer and a high-resistance buffer layer. It is another object of the present invention to provide an epitaxial substrate for manufacturing these transistors, and to provide a method for manufacturing the epitaxial substrate and a method for manufacturing a group III nitride transistor. It is aimed.
  • a high electron mobility transistor includes: (a) a support base made of gallium nitride; and (b) a first gallium nitride semiconductor provided on the support base. (C) a channel layer provided on the buffer layer and made of a second gallium nitride semiconductor; and (d) provided on the buffer layer and provided with the second nitride.
  • the carbon concentration of the first gallium nitride based semiconductor is 4 ⁇ 10 17 cm ⁇ 3 or more, and the carbon concentration of the second gallium nitride based semiconductor is less than 4 ⁇ 10 16 cm ⁇ 3 .
  • the high electron mobility transistor since it is the first carbon concentration force of the gallium nitride-based semiconductor S4 X 10 17 cm 3 or more, a buffer layer of high resistivity is provided. Since the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm ⁇ 3 , a channel layer with a low impurity concentration is provided.
  • a field effect transistor includes: (a) a supporting base made of gallium nitride; and (b) a first gallium nitride based semiconductor power provided on the supporting base. (C) a channel layer provided on the buffer layer and having a second gallium nitride-based semiconductor power; and (d) a gate electrode, a source electrode, and a source electrode provided on the channel layer.
  • the carbon concentration of the first gallium nitride semiconductor is 4 ⁇ 10 17 cm 3 or more, and the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm ⁇ 3 . is there.
  • the carbon concentration of the first gallium nitride semiconductor is 4 ⁇ 10 17 cm ⁇ 3 or more, a buffer layer having a high specific resistance is provided. Since the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm 3 , a channel layer with a low impurity concentration is provided.
  • the epitaxial substrate includes: (a) a gallium nitride substrate; (b) a first semiconductor film provided on the gallium nitride substrate and having a first gallium nitride semiconductor power; and (c) the first semiconductor film.
  • this epitaxial substrate includes the second semiconductor film with a low impurity concentration provided on the first semiconductor film with a high specific resistance, for example, a group III nitride-based transistor such as a field effect transistor Is suitable for.
  • An epitaxial substrate according to the present invention comprises (d) a third gallium nitride semiconductor having a band gap larger than the band gap of the second gallium nitride semiconductor, and is provided on the first semiconductor film.
  • the third semiconductor film is further provided.
  • this epitaxial substrate includes the second semiconductor film having a low impurity concentration provided on the first semiconductor film having a high specific resistance, for example, an I-group nitride such as a high electron mobility transistor is used. Suitable for physical transistors.
  • Still another aspect of the present invention relates to a method of manufacturing an epitaxial substrate for a group III nitride transistor.
  • This method includes the steps of (a) growing a buffer layer made of a first gallium nitride-based semiconductor on a gallium nitride substrate using metal organic vapor phase epitaxy, and (b) metal organic vapor phase epitaxy. And a step of growing a channel layer made of a second gallium nitride based semiconductor on the buffer layer, and the flow rate of the organic gallium raw material for growing the channel layer is organic for growing the buffer layer. From the flow rate of gallium raw material The carbon concentration of the first gallium nitride semiconductor, which is smaller, is 4 ⁇ 10 17 or more, and the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 .
  • a buffer is formed on the gallium nitride substrate using a production condition in which the flow rate of the organic gallium raw material for growing the channel layer is smaller than the flow rate of the organic gallium raw material for growing the buffer layer. Since the layer and the channel layer are grown, the semiconductor carbon concentration for the buffer layer can be 4 ⁇ 10 17 cm 3 or more, and the semiconductor carbon concentration for the channel layer can be less than 4 ⁇ 10 16 cm 3 .
  • the present invention relates to a method of manufacturing an epitaxial substrate for a group-III nitride transistor.
  • This method includes (a) a step of growing a buffer layer made of a first gallium nitride semiconductor on a gallium nitride substrate using metal organic vapor phase epitaxy, and (b) metal organic vapor phase epitaxy. And a step of growing a channel layer made of a second gallium nitride-based semiconductor on the buffer layer, and a flow rate of a nitrogen source for growing the channel layer is used for growing the buffer layer.
  • the carbon concentration of the first gallium nitride semiconductor which is larger than the flow rate of the nitrogen raw material, is 4 ⁇ 10 17 cm 3 or more, and the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm 3 . is there.
  • the buffer layer and the gallium nitride substrate are formed on the gallium nitride substrate using a production condition in which the flow rate of the nitrogen raw material for growing the channel layer is larger than the flow rate of the nitrogen raw material for growing the buffer layer. Since the channel layer is grown, the semiconductor carbon concentration for the buffer layer can be 4 X 10 17 cm- 3 or higher, and the semiconductor carbon concentration for the channel layer can be lower than 4 X 10 16 cm- 3 .
  • Yet another aspect of the present invention relates to a method of fabricating an epitaxial substrate for a group III nitride transistor.
  • This method includes the steps of (a) growing a buffer layer made of a first gallium nitride-based semiconductor on a gallium nitride substrate using metal organic vapor phase epitaxy, and (b) metal organic vapor phase epitaxy. And a step of growing a channel layer made of a second gallium nitride-based semiconductor on the buffer layer, and the (V group raw material flow rate) / (V group raw material flow rate) in the growth of the channel layer is the buffer.
  • the carbon concentration of the first gallium nitride semiconductor larger than (Group V material flow rate) / (Group III material flow rate) in the layer growth is 4 ⁇ 10 17 cm 3 or more, and the second gallium nitride system The carbon concentration of the semiconductor is less than 4 x 10 16 cm— 3 is there.
  • (Group V material flow rate) / (Group III material flow rate) force in the growth of the channel layer is larger than (Group V material flow rate) / (Group III material flow rate) in the growth of the buffer layer. Since the buffer layer and the channel layer are grown on the gallium nitride substrate using the fabrication conditions, the carbon concentration of the semiconductor for the buffer layer can be increased to 4 ⁇ 10 17 cm ⁇ 3 or more, and the channel layer Semiconductor carbon concentration can be less than 4 X 10 16 cm 3 .
  • Still another aspect of the present invention relates to a method of manufacturing an epitaxial substrate for a group III nitride transistor.
  • This method includes the steps of (a) growing a buffer layer made of a first gallium nitride-based semiconductor on a gallium nitride substrate using metal organic vapor phase epitaxy, and (b) metal organic vapor phase epitaxy. And a step of growing a channel layer made of a second gallium nitride based semiconductor on the buffer layer, the growth temperature for the channel layer being larger than the growth temperature for the buffer layer.
  • the carbon concentration of the first gallium nitride based semiconductor is 4 ⁇ 10 17 cm 3 or more, and the carbon concentration of the second gallium nitride based semiconductor is less than 4 ⁇ 10 16 cm ⁇ 3 .
  • the buffer layer and the channel layer are grown on the gallium nitride substrate using a manufacturing condition in which the growth temperature for the channel layer is higher than the growth temperature for the buffer layer.
  • the semiconductor carbon concentration for the layer can be greater than 4 ⁇ 10 17 cm 3 and the semiconductor carbon concentration for the channel layer can be less than 4 ⁇ 10 16 cm 3 .
  • Still another aspect of the present invention relates to a method of manufacturing an epitaxial substrate for a group III nitride transistor.
  • This method includes (a) a step of growing a first buffer layer made of a gallium nitride semiconductor on a gallium nitride substrate by using a low pressure metal organic vapor phase epitaxy method, and (b) a metal organic vapor phase epitaxy method.
  • the first gallium nitride semiconductor has a carbon concentration of 4 ⁇ 10 17 cm ⁇ 3 or more
  • the second gallium nitride semiconductor has a carbon concentration of less than 4 ⁇ 10 16 cm 3 .
  • the buffer layer and the channel layer are formed on the gallium nitride substrate using a manufacturing condition in which the pressure during the growth of the channel layer is larger than the pressure for the growth of the buffer layer.
  • the semiconductor carbon concentration for the buffer layer can be 4 ⁇ 10 17 cm— d or more, and the semiconductor carbon concentration for the channel layer can be less than 4 ⁇ 10 16 cm 3 .
  • the present invention relates to a method of manufacturing an epitaxial substrate for a group III nitride transistor.
  • This method includes (a) a step of growing a buffer layer made of a first gallium nitride semiconductor on a gallium nitride substrate using metal organic vapor phase epitaxy, and (b) metal organic vapor phase epitaxy. And a step of growing a channel layer made of a second gallium nitride semiconductor on the buffer layer, wherein the growth rate of the first gallium nitride semiconductor is the second gallium nitride semiconductor.
  • the carbon concentration of the first gallium nitride semiconductor is greater than or equal to 4 ⁇ 10 17 cm 3
  • the carbon concentration of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm 3. It is.
  • a buffer layer and a channel are formed on a gallium nitride substrate using a production condition in which the growth rate of the first gallium nitride semiconductor is larger than the growth rate of the second gallium nitride semiconductor. since the growth of the layers, it is possible carbon concentration of the semiconductor for the buffer layer 4 X 10 17 cm 3 or more, the carbon concentration of the semiconductor for the channel layer to less than 4 X 10 1 6 cm- 3.
  • the present invention relates to a method of manufacturing an epitaxial substrate for a group III nitride transistor.
  • This method includes (a) a step of growing a buffer layer made of a first gallium nitride semiconductor having a carbon concentration of 4 ⁇ 10 17 cm 3 or more on a gallium nitride substrate using metal organic vapor phase epitaxy. (B) using a metal organic chemical vapor deposition method, and growing a channel layer made of a second gallium nitride semiconductor having a carbon concentration of less than 4 ⁇ 10 16 cm 3 on the buffer layer, In the growth of the buffer layer and the channel layer,
  • the flow rate of the organic gallium raw material for growing the channel layer is smaller than the flow rate of the organic gallium raw material for growing the buffer layer.
  • the flow rate of nitrogen material for growing the channel layer is larger than the flow rate of nitrogen material for growing the buffer layer
  • the growth rate of the first gallium nitride semiconductor is higher than the growth rate of the second gallium nitride semiconductor.
  • the buffer layer and the channel layer are grown on the gallium nitride substrate using the manufacturing conditions including at least one of the above (1) to (6).
  • the semiconductor carbon concentration can be 4 x 10 17 cm- 3 or higher, and the semiconductor carbon concentration for the channel layer can be less than 4 x 10 16 cm 3 .
  • an epitaxial substrate for a group III nitride transistor such as a field effect transistor is provided.
  • the method according to still another aspect of the present invention further includes the step of (c) growing a layer made of a group III nitride semiconductor on the channel layer using metal organic vapor phase epitaxy.
  • the band gap of the second gallium nitride semiconductor is smaller than the band gap of the group III nitride semiconductor.
  • Still another aspect of the present invention relates to a method of manufacturing a group III nitride transistor.
  • the method includes (a) manufacturing an epitaxial substrate for the group III nitride transistor described above. A step of producing an epitaxial substrate using any one of the methods described above, and (b) a step of forming an electrode for the group IV nitride transistor on the epitaxial substrate. According to this method, a transistor having a high-purity channel layer and a high-resistance buffer layer is manufactured.
  • a high electron mobility transistor and a field effect transistor having a high-purity channel layer and a high-resistance buffer layer are provided, and for producing these transistors.
  • An epitaxial substrate is provided, and further a method for fabricating the epitaxial substrate and a method for fabricating a group III nitride transistor are provided.
  • FIG. 1 is a drawing showing a structure of a high electron mobility transistor according to the present embodiment.
  • FIG. 2 is a drawing showing a structure of a field effect transistor according to the present embodiment.
  • FIG. 3 is a drawing showing the results of an experiment relating to film formation according to a third embodiment.
  • FIG. 4A is a drawing for explaining a method of manufacturing an epitaxial substrate as a first example.
  • FIG. 4B is a drawing for explaining a method of manufacturing an epitaxial substrate as a first example.
  • FIG. 4C is a drawing for explaining a method of manufacturing an epitaxial substrate as a first example.
  • FIG. 4D is a drawing for explaining a method of manufacturing an epitaxial substrate as a first example.
  • FIG. 5A is a drawing for explaining a method of manufacturing an epitaxial substrate as a second example.
  • FIG. 5B is a drawing for explaining a method of manufacturing an epitaxy substrate as a second example.
  • FIG. 5C is a drawing for explaining a method of manufacturing an epitaxial substrate as a second example.
  • FIG. 5D is a drawing for explaining a method of manufacturing an epitaxial substrate as a second example.
  • FIG. 6A is a diagram for explaining a method of manufacturing an epitaxial substrate as a third example.
  • FIG. 6B is a diagram for explaining a method of manufacturing an epitaxial substrate as a third example.
  • FIG. 6C is a diagram for explaining a method of manufacturing an epitaxial substrate as a third example.
  • FIG. 6D is a diagram for explaining a method of manufacturing an epitaxy substrate as a third example.
  • FIG. 7A is a diagram for explaining a method of manufacturing an epitaxy substrate as a fourth example.
  • FIG. 7B is a diagram for explaining a method of manufacturing an epitaxy substrate as a fourth example.
  • FIG. 7C is a diagram for explaining a method of manufacturing an epitaxy substrate as a fourth example.
  • FIG. 7D is a diagram for explaining a method of manufacturing an epitaxy substrate as a fourth example.
  • FIG. 8A is a flow diagram for fabricating an MES field effect transistor.
  • FIG. 8B is a flow chart for manufacturing a high electron mobility transistor. Explanation of symbols
  • FIG. 1 is a drawing showing a structure of a high electron mobility transistor according to the present embodiment.
  • the high electron mobility transistor 11 includes a support base 13 made of gallium nitride, a buffer layer 15 made of a first gallium nitride semiconductor, a channel layer 17 made of a second gallium nitride semiconductor, and a third nitride.
  • a semiconductor layer 19 made of a gallium-based semiconductor and an electrode structure for the transistor 11 (gate electrode 21, source electrode 23, and drain electrode 25) are provided.
  • the buffer layer 15 is provided on the support base 13.
  • the channel layer 17 is provided on the buffer layer 15.
  • the semiconductor layer 19 is provided on the buffer layer 17.
  • Third nitriding The band gap of gallium semiconductor is larger than that of the second gallium nitride semiconductor.
  • the gate electrode 21, the source electrode 23 and the drain electrode 25 are provided on the semiconductor layer 19.
  • the carbon concentration N of the first gallium nitride semiconductor is 4X10 17 cm— 3 or more.
  • the carbon concentration N of the second gallium nitride semiconductor is less than 4 ⁇ 10 16 cm 3 .
  • the buffer layer 15 having a high specific resistance is provided.
  • the carbon concentration of the second gallium nitride semiconductor N force S4X10 is low because it is less than 16 cm 3
  • An impurity concentration channel layer 17 is provided.
  • the high electron mobility transistor 11 will be further described.
  • the two-dimensional electron gas 27 is formed in the channel layer 17 along the interface between the channel layer 17 and the semiconductor layer 19.
  • the conduction of the two-dimensional electron gas 27 is controlled by the voltage applied to the gate electrode 21. By this control, the drain current flowing from the drain electrode 25 to the source electrode 23 is modulated.
  • Carbon in gallium nitride is an impurity that acts as an acceptor-like, and has the ability to increase the resistance of the epitaxial layer by compensating the donor.
  • donor impurities Si (silicon), ⁇ (oxygen) )
  • Concentration approximately the first half of the 16th power
  • a donor-related defect concentration are required. Therefore, the carbon concentration N of the first gallium nitride semiconductor is preferably 4 ⁇ 10 17 cm ⁇ 3 or more. Impurities in the epitaxial layer are
  • the carbon concentration in the epitaxial layer used for the channel layer is preferably the same as or lower than that of other impurities. Therefore, the carbon concentration N of the second gallium nitride semiconductor is preferably 4 ⁇ 10 16 cm ⁇ 3 or less.
  • Support base 13 Gallium nitride (Average dislocation density: 1 X 10 6 cm— 2 )
  • Buffer layer 15 undoped GaN, thickness 3 xm
  • Channel layer 17 undoped GaN, thickness lOOnm
  • Semiconductor layer 19 undoped Al Ga N, thickness 30 nm
  • Gate electrode 21 Schottky junction
  • An Source electrode 23 and drain electrode 25 ohmic junction
  • gallium nitride semiconductors are not limited to this, and various combinations of the first gallium nitride semiconductor, the second gallium nitride semiconductor, and the third gallium nitride semiconductor can be used.
  • FIG. 2 shows a case where the gate is a MES type MES field effect transistor as an example of the structure of the field effect transistor according to the present embodiment.
  • the MES field effect transistor 31 includes a support base 33 made of gallium nitride, a buffer layer 35 made of a first gallium nitride semiconductor, a channel layer 37 made of a second gallium nitride semiconductor, and the transistor Electrode structure (a gate electrode 41, a source electrode 43, and a drain electrode 45).
  • the noffer layer 35 is provided on the support base 33.
  • the channel layer 37 is provided on the buffer layer 35.
  • the gate electrode 41, the source electrode 43 and the drain electrode 45 are provided on the channel layer 37.
  • the carbon concentration N of the first gallium nitride semiconductor is 4 ⁇ 10 17 cm 3 or more.
  • the carbon concentration N of the second gallium nitride semiconductor is 4 X
  • the buffer layer 35 having a high specific resistance is provided.
  • the carbon concentration of the second gallium nitride semiconductor is less than N force S4 X 10 16 cm- 3
  • An impurity concentration channel layer 37 is provided.
  • a depletion layer is formed in the channel layer 37 in accordance with the voltage applied to the gate electrode 41.
  • the carrier flowing through the channel layer 37 is controlled by the voltage applied to the gate electrode 41. By this control, the drain current flowing from the drain electrode 45 to the source electrode 43 is modulated.
  • MES Field Effect Field Effect Transistor 31 Examples include
  • Support base 33 Gallium nitride (Average dislocation density: 1 X 10 6 cm— 2 )
  • Buffer layer 35 undoped GaN, thickness 3 x m
  • Channel layer 37 n-type GaN, thickness 500nm,
  • Gate electrode 41 Schottky junction, Au
  • Source electrode 43 and drain electrode 45 ohmic junction, Ti / Al
  • gallium nitride semiconductors are not limited to this, and the first gallium nitride semiconductor and the second gallium nitride semiconductor can be variously combined.
  • a lOOnm GaN channel layer is grown under conditions of a pressure of 27 kPa, a V / V ratio of 6800, a growth temperature of 1050 degrees Celsius, and a growth rate of 1. lz m / hour. After this, a 30 ⁇ m AlGaN layer is grown. Indium electrode formed on AlGaN layer
  • the Hall measurement is performed using In Epitakisharu substrate using the GaN substrate, the electron mobility is 1970cm 2 / V 's, the sheet carrier concentration 1. a 2 X L_ ⁇ 13 cm- 2. On the other hand, in the epitaxial substrate using the Sap template, the electron mobility is 1590 cm 2 / V's, and the sheet carrier concentration is 1 ⁇ 1 ⁇ 10 13 cm- 2 .
  • an epitaxial substrate is manufactured under the following conditions (hereinafter referred to as Condition 2).
  • An Sap template and a gallium nitride substrate are placed on the susceptor of the OMVPE reactor, and an epitaxial layer for a high electron mobility transistor is simultaneously grown thereon.
  • a 3 zm GaN buffer layer was grown under the conditions of a pressure of 27 kPa, a V / III ratio of 2300, a growth temperature of 1050 degrees Celsius, a growth rate of 3.3 / im / hour, and an lOOnm GaN channel under the same conditions. Grow layers. After this, a 30 nm AlGaN layer is grown.
  • Hole measurement is performed using an indium electrode formed on the N layer.
  • the electron mobility is 1720 cm 2 / V ′s, and the sheet carrier concentration is 1.2 ⁇ 10 13 cm ⁇ 2 .
  • the electron mobility is 1510 cm 2 / V ′s, and the sheet carrier concentration is 1.0 ⁇ 10 13 cm ⁇ 2 .
  • the carbon concentration of the GaN buffer layer is substantially the same as the carbon concentration of the GaN channel layer.
  • An experiment for examining the effect of buffer leak reduction will be described.
  • An Sap template and a gallium nitride substrate are placed on the susceptor of the OMVPE reactor, and an epitaxial layer for the high electron mobility transistor 11 is simultaneously grown thereon.
  • a 3 ⁇ m GaN buffer layer is grown under the conditions of reduced pressure lOkPa, VZm ratio 2300, growth temperature 1050 degrees Celsius, and growth rate 3.3 ⁇ mZ.
  • a lOOnm GaN channel layer is grown under conditions of a pressure of 27 kPa, a V / V ratio of 6800, a growth temperature of 1050 degrees Celsius, and a growth rate of 1. l x mZ. Under this manufacturing condition, the carbon concentration of the buffer layer is larger than the carbon concentration of the channel layer, so that the specific resistance of the buffer layer is increased.
  • a 30 nm AlGaN layer is grown.
  • the A part of the AlGaN layer is etched to obtain a method similar to that for a high electron mobility transistor.
  • a voltage is applied to the ohmic electrodes formed on the two mesas and the current is measured. This current corresponds to the leakage current of the high electron mobility transistor, and this value is 0. Oi l / i A / mm at an Inkaro voltage of 20 Bonore.
  • a Sap template and a gallium nitride substrate were placed on the susceptor of the OMVPE furnace.
  • an epitaxial layer for a high electron mobility transistor is grown on them.
  • a 3 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ GaN buffer layer is grown under the conditions of a pressure of 50 kPa, a V / m ratio of 2300, a growth temperature of 1050 degrees Celsius, and a growth rate of 3.3 ⁇ m / hour.
  • an OOnm GaN channel layer is grown under the conditions of a pressure of 27 kPa, a V / III ratio of 6800, a growth temperature of 1050 degrees Celsius, and a growth rate of 1.:1 z mZ. After this, a 30 nm AlGaN layer is grown. High electron
  • this value is 35 ⁇ A / mm at an applied voltage of 20 volts.
  • FIG. 3 is a diagram showing the results of an experiment relating to film formation according to the present embodiment.
  • a gallium nitride substrate and a sapphire template are placed on the susceptor in the reactor of the metal organic vapor phase epitaxy apparatus.
  • gallium nitride is grown on gallium nitride substrates and Sap templates under various conditions.
  • the Sap template consists of a gallium nitride low temperature buffer layer (25 nm at 500 degrees Celsius) grown on the (0001) surface of a sapphire substrate and a gallium nitride layer (1050 degrees Celsius) grown on this gallium nitride low temperature buffer layer. 3 ⁇ m) in degrees.
  • the average dislocation density of the gallium nitride substrate is, for example, 1 ⁇ 10 6 cm— 2
  • the average dislocation density of the sapphire template gallium nitride film is, for example, l ⁇ 10 9 cm 2 .
  • the gallium nitride substrate and the sapphire template are pretreated. In this pretreatment, hydrogen (H)
  • the concentration characteristic line G shows the carbon concentration in the gallium nitride film grown on the gallium nitride substrate
  • the concentration characteristic line S shows the carbon concentration in the gallium nitride film grown on the Sap template. Show. As shown in Figure 3, depending on the growth parameter changes, The change in carbon concentration in the gallium nitride film grown on the gallium nitride substrate is larger than the change in carbon concentration in the gallium nitride film grown on the Sap template.
  • the gallium nitride layer L1 was fabricated under the conditions of a growth temperature of 1050 degrees Celsius, a V / V ratio of 2300, a growth rate of 3.3 / im / hour, and a growth pressure of 27 kPa.
  • the gallium nitride layer L2 After raising the growth temperature to 1100 degrees Celsius, the gallium nitride layer L2 is formed. In other words, the gallium nitride layer L2 was fabricated under the conditions of a growth temperature of 1100 degrees Celsius, 2300 V / Illi: ⁇ , 3. Temple growth rate, and 27 kPa growth pressure. Comparing the gallium nitride layer L1 and the gallium nitride layer L2, the carbon concentration in the gallium nitride layer grown on the gallium nitride substrate decreases at high growth temperatures.
  • the gallium nitride layer L3 is fabricated.
  • the gallium nitride layer L3 was fabricated under the conditions of a growth temperature of 1000 degrees Celsius, a V / III ratio of 2300, a growth rate of 3. hours, and a growth pressure of 27 kPa. According to the comparison between the gallium nitride layer L2 and the gallium nitride layer L3, the carbon concentration in the gallium nitride layer grown on the gallium nitride substrate increases at a low growth temperature.
  • the growth rate is decreased to 1.1 ⁇ m / hour, the temperature is increased to 1050 degrees Celsius, and the V / I II ratio is increased to 6800, and then the gallium nitride layer L4 is fabricated.
  • the gallium nitride layer L4i was fabricated under the conditions of a growth temperature of 1050 degrees Celsius, a growth rate of 6800 V / III :, 1 ⁇ 1 / m / B temple, and a growth pressure of 27 kPa.
  • the carbon concentration in the gallium nitride layer grown on the gallium nitride substrate decreases as the V / III ratio increases and the deposition rate decreases. Become.
  • the V / III ratio is lowered to 3100.
  • the gallium nitride layer L5 has a growth temperature of 1050 degrees Celsius, a VZm ratio of 3100, 3.
  • the V / III ratio is further reduced to 1350.
  • the Nitrogen gallium layer L6 has a growth temperature of 1050 degrees Celsius, 1350 V / IIU: ⁇ , 3.
  • the growth pressure is reduced to lOkPa.
  • the gallium nitride layer L6 was fabricated under the conditions of a growth temperature of 1050 degrees Celsius, a V / III ratio of 1350, a growth rate of 3 o'clock, and a growth pressure of lOkPa. According to the comparison between the gallium nitride layer L6 and the gallium nitride layer L7, the carbon concentration in the gallium nitride layer grown on the gallium nitride substrate increases as the growth pressure decreases.
  • the growth pressure is increased to lOlkPa.
  • the gallium nitride layer L6 was fabricated under the conditions of a growth temperature of 1050 degrees Celsius, a V / III ratio of 1350, a growth rate of 3 o'clock, and a growth pressure of lOlkPa. According to the comparison between the gallium nitride layer L6 and the gallium nitride layer L7, the carbon concentration in the gallium nitride layer grown on the gallium nitride substrate decreases as the growth pressure increases.
  • the change in carbon concentration (about two digits) in the gallium nitride film grown on the gallium nitride substrate was grown on the Sap template. Larger than the change in carbon concentration in gallium nitride films (at most an order of magnitude).
  • the carbon concentration in the gallium nitride film grown on the sap template does not change much with the change of the growth parameter, but the carbon concentration in the gallium nitride film grown on the gallium nitride substrate is the growth parameter. It changes greatly according to the change.
  • FIG. 4A, 4B, 4C, and 4D are diagrams for explaining a method of manufacturing an epitaxial substrate as a first example.
  • a gallium nitride substrate 61 is prepared.
  • the average dislocation density of the gallium nitride substrate 61 is IX 10 6 cm 2 or less.
  • FIG. 4B after the gallium nitride substrate 61 is placed on the susceptor of the reaction furnace 63, the pretreatment is performed as described above.
  • a source gas Gl TMG, NH, H
  • a gallium nitride based semiconductor film for a nonopha layer for example,
  • a gallium nitride epitaxial film 65 is grown under reduced pressure (P 2). Then, as shown in Figure 4C As shown, the source gas G2 (TMG, NH, H) is supplied to the reactor 63, and the channel layer
  • a gallium nitride based semiconductor such as a gallium nitride epitaxial film 67 for atmospheric pressure (P
  • the gallium nitride films for the buffer layer and the channel layer are fabricated at different pressures, so that these gallium nitride films 65, 67 have different carbon concentrations.
  • Examples of main conditions and carbon concentration for producing these gallium nitride films 65 and 67 are as follows:
  • Furnace pressure lOkPa lOlkPa
  • Furnace temperature 1050 ° C 1050 ° C
  • VZIII ratio 2300 2300
  • the pressure range suitable for the growth of the gallium nitride film 65 27 kPa to: IkPa can be used, and as the pressure range suitable for the growth of the gallium nitride film 67, 10 lkPa to 27 kPa can be used. it can.
  • the gallium nitride film 65 and the gallium nitride film are formed on the gallium nitride substrate using a manufacturing condition in which the pressure during the growth of the gallium nitride film 67 is larger than the pressure for the growth of the gallium nitride film 65. Since 67 is grown, the carbon concentration of the gallium nitride film 65 can be 4 ⁇ 10 17 or more, and the carbon concentration of the gallium nitride film 67 can be less than 4 ⁇ 10 16 .
  • the epitaxial substrate E1 includes a gallium nitride substrate 61 and a first gallium nitride semiconductor film having a carbon concentration of 4 ⁇ 10 17 cm ⁇ 3 or more (in this embodiment, gallium nitride). Film 65) and a gallium nitride based semiconductor film having a carbon concentration of less than 4 ⁇ 10 16 cm 3 (gallium nitride film 67 in this embodiment).
  • the source gas G3 (TMG, TMA1, NH, H) is supplied to the reactor 63.
  • the epitaxial substrate E2 includes a gallium nitride substrate 61, a first gallium nitride-based semiconductor film (GaN film 65 in this embodiment) having a carbon concentration of 4 ⁇ 10 17 or more, and 4 ⁇ 10 16 A gallium nitride semiconductor film (GaN film 67 in this embodiment) having a carbon concentration of less than that, and a gallium nitride semiconductor film (AlGaN film 69 in this embodiment).
  • FIG. 5A, FIG. 5B, FIG. 5C and FIG. 5D are drawings for explaining a method of manufacturing an epitaxy substrate as a second example.
  • a gallium nitride substrate 61 is prepared.
  • the gallium nitride substrate 61 is pretreated in the reactor 63 as already described.
  • feed gas G4 (TMG, NH, H) is supplied to the reactor 63 and the
  • a gallium nitride based semiconductor film for the layer for example, a gallium nitride epitaxial film 71, is grown at a temperature T1. Subsequently, as shown in FIG. 5C, source gas G5 (TMG, NH,
  • H is supplied to the reactor 63 and a gallium nitride based semiconductor for the channel layer, for example,
  • a gallium oxide epitaxial film 73 is grown at a temperature T2 lower than the temperature T1.
  • the gallium nitride films for the buffer layer and the channel layer are produced at different temperatures, the gallium nitride films 71 and 73 have different carbon concentrations.
  • Examples of the main conditions and carbon concentration for producing these gallium nitride films 71 and 73 are as follows:
  • Gallium nitride film 71 Gallium nitride film 73
  • Furnace temperature 1000 ° C 1 100 ° C
  • VZIII ratio 2300 2300
  • a temperature range suitable for the growth of the gallium nitride film 71 can be 950 ° C. to 1050 ° C., and a temperature range suitable for the growth of the gallium nitride film 73 is 1050 ° C. : 1 1 50 ° C can be used.
  • the epitaxial substrate E3 provided by this manufacturing method includes a gallium nitride substrate 61, a gallium nitride film 71, and a gallium nitride film 73.
  • the growth temperature for the gallium nitride film 73 is higher than the temperature because of the growth of the gallium nitride film 71, and the gallium nitride film 71 and the nitride are formed on the gallium nitride substrate 61. Since the gallium film 73 is grown, the carbon concentration of the gallium nitride film 71 can be made 4 ⁇ 10 17 or more, and the carbon concentration of the gallium nitride film 73 can be made less than 4 ⁇ 10 16 .
  • the source gas G6 (TMG, TMA1, NH, H) is supplied to the reactor 63 as shown in FIG.
  • An epitaxial substrate E4 obtained by this manufacturing method includes a gallium nitride substrate 61, a GaN film 71, a GaN film 73, and an AlGaN film 75.
  • FIG. 6A, FIG. 6B, FIG. 6C and FIG. 6D are drawings for explaining a method of manufacturing an epitaxy substrate as a third example.
  • a gallium nitride substrate 61 is prepared.
  • the gallium nitride substrate 61 is pretreated in the reactor 63 as already described.
  • feed gas G7 TMG, NH, H
  • FIG. 6B feed gas G7 (TMG, NH, H) is supplied to the reactor 63, and
  • a gallium nitride based semiconductor film for the layer for example, a gallium nitride epitaxial film 77, is grown at a V / III ratio R1.
  • a source gas G8 TMG, NH, H
  • a gallium nitride semiconductor for the channel layer for example,
  • a gallium nitride epitaxial film 79 is grown with a V / III ratio R2 smaller than the V / III ratio R1.
  • the carbon concentrations of these gallium nitride films 77 and 79 are different from each other.
  • Examples of the main conditions and carbon concentration for producing these gallium nitride films 77 and 79 are as follows:
  • Gallium nitride film 77 Gallium nitride film 79
  • Furnace temperature 1050 ° C 1050 ° C
  • the range of V / III ratio suitable for the growth of the gallium nitride film 77 can be 2000 to 100, and the range of VZm ratio suitable for the growth rate of the gallium nitride film 79 is 1000 to: 10000 can be used.
  • the epitaxial substrate 5 provided by this manufacturing method includes a gallium nitride substrate 61, a gallium nitride film 77, and a gallium nitride film 79.
  • the gallium nitride film 77 and the VZm ratio R2 for the gallium nitride film 79 are formed on the gallium nitride substrate using a manufacturing condition that is smaller than the VZm ratio R2 for the growth of the gallium nitride film 77. Since the gallium nitride film 79 is grown, the carbon concentration of the gallium nitride film 77 can be made 4 ⁇ 10 17 or more, and the carbon concentration of the gallium nitride film 79 can be made less than 4 ⁇ 10 16 .
  • the epitaxial substrate E6 obtained by this manufacturing method includes a gallium nitride substrate 61, a GaN film 77, a GaN film 79, and an AlGaN film 81.
  • the flow rates of both the raw material and the nitrogen raw material can be changed.
  • FIG. 7A, FIG. 7B, FIG. 7C, and FIG. 7D are drawings for explaining a method of manufacturing an epitaxy substrate as a fourth example.
  • a gallium nitride substrate 61 is prepared.
  • the gallium nitride substrate 61 is pretreated in the reactor 63 as already described.
  • the source gas G10 TMG, NH, H
  • the reactor 63 the source gas supplied to the reactor 63, and the
  • a gallium nitride based semiconductor film for the layer for example, a gallium nitride epitaxial film 83, is grown at a deposition rate GR1. Subsequently, as shown in FIG. 7C, the source gas Gi l (TMG , NH, H) is supplied to the reactor 63 and a gallium nitride based semiconductor for the channel layer, eg
  • a gallium nitride epitaxial film 85 is grown at a deposition rate GR2 that is greater than the deposition rate GR1.
  • the gallium nitride films 83 and 85 have different carbon concentrations.
  • Examples of the main conditions and carbon concentration for producing these gallium nitride films 83 and 85 are as follows:
  • Gallium nitride film 83 Gallium nitride film 85
  • Furnace temperature 1050 ° C 1050.
  • the epitaxial substrate E7 provided by this manufacturing method includes a gallium nitride substrate 61, a gallium nitride film 83, and a gallium nitride film 85.
  • the gallium nitride film is formed on the gallium nitride substrate using the production conditions in which the deposition rate GR1 for the gallium nitride film 83 is larger than the deposition rate GR2 for the growth of the gallium nitride film 85. Since the growth of 83 and GaN film 85, it is possible to-carbon concentration of the gallium nitride film 83 to 4 X 10 17 cm- 3 or more, the carbon concentration of the gallium nitride film 85 4 X below 10 1 6 cm- 3 it can.
  • an epitaxial substrate E8 for a group III nitride transistor such as a high electron mobility transistor will be described.
  • the source gas G12 TMG, TMA1, NH, H is added to the reactor 63.
  • the epitaxial substrate E8 obtained by this manufacturing method is a gallium nitride substrate.
  • the epitaxial substrates E1 to E8 include the second gallium nitride semiconductor film having a low impurity concentration provided on the first gallium nitride semiconductor film having a high specific resistance, for example, field effect transistors and Suitable for III-nitride transistors such as high electron mobility transistors.
  • a gallium nitride-based film having a high carbon concentration for the buffer layer and a gallium nitride-based film having a low carbon concentration for the channel layer are manufactured using a gallium nitride substrate. Can also be obtained by combining the methods of the examples already described.
  • the flow rate of the organic gallium raw material for growing the channel layer is smaller than the flow rate of the organic gallium raw material for growing the buffer layer.
  • the flow rate of the nitrogen raw material for growing the channel layer is larger than the flow rate of the nitrogen raw material for growing the buffer layer.
  • the v / m ratio in the growth of the channel layer is larger than the v / m ratio in the growth of the buffer layer.
  • the growth temperature of the channel layer is higher than the growth temperature of the buffer layer.
  • the pressure during the growth of the channel layer is greater than the pressure due to the growth of the buffer layer.
  • the growth rate of the first gallium nitride semiconductor is larger than the growth rate of the second gallium nitride semiconductor.
  • Furnace pressure 27kPa lOlkPa
  • Furnace temperature 1050 ° C 1050 ° C
  • Another example of the main conditions and carbon concentration for the fabrication of gallium nitride films is the buffer GaN film channel GaN film
  • Furnace pressure 27kPa lOlkPa
  • FIG. 8A is a flow diagram for fabricating a field effect transistor.
  • a buffer layer made of a first gallium nitride semiconductor having a carbon concentration of 4 ⁇ 10 17 cm ⁇ 3 or more is grown on a gallium nitride substrate by metal organic vapor phase epitaxy.
  • a channel layer made of a second gallium nitride-based semiconductor having a carbon concentration of less than 4 ⁇ 10 16 cm ⁇ 3 is grown on the buffer layer using metal organic vapor phase epitaxy.
  • Step S3 includes forming an electrode structure (gate electrode, source electrode, drain electrode) for the MES field effect transistor on the channel layer. According to this method, a transistor having a high-purity channel layer and a high-resistance buffer layer is manufactured.
  • FIG. 8B is a flow chart for manufacturing a high electron mobility transistor.
  • a buffer layer made of a first gallium nitride semiconductor having a carbon concentration of 4 ⁇ 10 17 cm 3 or more is grown on a gallium nitride substrate using metal organic vapor phase epitaxy.
  • a channel layer made of a second gallium nitride-based semiconductor having a carbon concentration of less than 4 ⁇ 10 16 cm ⁇ 3 is grown on the buffer layer using metal organic vapor phase epitaxy.
  • a barrier layer made of a third gallium nitride based semiconductor is grown on the channel layer using metal organic vapor phase epitaxy.
  • Step S7 includes forming an electrode structure (gate electrode, source electrode, drain electrode) for the high electron mobility transistor on the channel layer. According to this method, having a high-purity channel layer and a high-resistance buffer layer Both transistors having a rear layer are manufactured.
  • Furnace temperature 1050 ° C 1050 ° C 1050.
  • VZIII ratio 1200 6800
  • the flow rate of the barium organic source gas such as TMG and TMA is changed, while other pressure, temperature, The ammonia flow rate and carrier flow rate are not changed.
  • gallium nitride is grown on a sapphire substrate or SiC substrate using various growth conditions (growth temperature, growth pressure, growth rate, v / m ratio, etc.), the growth is still possible.
  • the impurity concentration (for example, carbon) of the deposited gallium nitride stack cannot be changed greatly.
  • an epitaxial film is fabricated using a GaN substrate with very few dislocations, the controllability of impurities in the film can be greatly improved.
  • the carbon concentration changes by more than two orders of magnitude in response to changes in growth conditions.
  • an epitaxial film having characteristics (specific resistance and mobility) suitable for the buffer layer and the channel layer can be provided.
  • a semiconductor stack in which the buffer layer has high resistance and the channel layer has high purity can be manufactured.

Abstract

　高純度なチャネル層および高抵抗のバッファ層を有する高電子移動度トランジスタを提供する。 　高電子移動度トランジスタ１１は、窒化ガリウムからなる支持基体１３と、第１の窒化ガリウム系半導体からなるバッファ層１５と、第２の窒化ガリウム系半導体からなるチャネル層１７と、第３の窒化ガリウム系半導体からなる半導体層１９と、当該トランジスタ１１のための電極構造（ゲート電極２１、ソース電極２３およびドレイン電極２５）とを備える。第３の窒化ガリウム系半導体のバンドギャップは第２の窒化ガリウム系半導体のバンドギャップより大きい。第１の窒化ガリウム系半導体の炭素濃度ＮＣ１は４×１０１７ｃｍ-３以上である。第２の窒化ガリウム系半導体の炭素濃度ＮＣ２は４×１０１６ｃｍ-３未満である。

Description

明 細 書
高電子移動度トランジスタ、電界効果トランジスタ、ェピタキシャル基板、 ェピタキシャル基板を作製する方法および III族窒化物系トランジスタを作製する 方法
技術分野
[0001] 本発明は、高電子移動度トランジスタ、電界効果トランジスタ（MES (Metal-Semicon ductor)電界効果トランジスタ、 MIS (Metal-Insulator-Semiconductor)電界効果トラン ジスタ）、ェピタキシャル基板、ェピタキシャル基板を作製する方法および III族窒化物 系トランジスタを作製する方法に関する。
背景技術
[0002] 非特許文献 1には、リセス型ゲート構造を有する AlGaN/GaN高電子移動度トラ ンジスタが記載されている。 AlGaN/GaNを構成するェピタキシャル層は、 （0001) 面のサファイア基板上に有機金属気相成長法で形成される。該ェピタキシャル層は 、 20nm厚の GaN核生成層と、 2. 5 /i m厚のアンドープ GaN層と、 Al Ga Nバ
0. 26 0. 74 リア層と、 20nm厚の n+-Al Ga N層と、 20nm厚の n+_GaN層とを含む。アン
0. 26 0. 74
ドープ GaN層を成長するために、アンモニアおよびトリェチルガリウムの流量は、そ れぞれ、 5リットノレ/分、 69 μ mol/分である。また、 AlGaN層を成長するために、ァ ンモニァ、トリェチルガリウムおよびトリメチルアルミニウムの流量は、それぞれ、 5リット ノレ/分、 29. 5 μ mol/分、 5. 2 /i mol/分である。
非特許文献 1 : T. Egawa, et al. Appl. Phys. Lett., Vol. 78， No. l, pp.121-123, 3Jan. 2000
発明の開示
発明が解決しょうとする課題
[0003] 高電子移動度トランジスタ、電界効果トランジスタといった III族窒化物系トランジスタ の特性を向上することが望まれている。このためには、チャネル層の品質を優れたも のにすると共に、バッファ層の比抵抗を高くすることが求められる。し力 ながら、これ までの研究では、チャネル層の品質およびバッファ層の比抵抗を向上させる手法が 具体的に示されてない。発明者らの研究によれば、チャネル層の品質およびバッファ 層の比抵抗は、これらの窒化物系半導体層中の炭素濃度に関連している。発明者ら の実験は、窒化物系半導体層中の炭素濃度を制御して半導体を成長できることを示 している。これを利用することによって、高純度なチャネル層および高抵抗のバッファ 層を有するトランジスタを作製できる。
[0004] 本発明は、このような事情を鑑みて為されたものであり、高純度なチャネル層および 高抵抗のバッファ層を有する高電子移動度トランジスタおよび電界効果トランジスタ を提供することを目的とし、また、これらのトランジスタを作製するためのェピタキシャ ル基板を提供することを目的とし、さらに、該ェピタキシャル基板を作製する方法およ び ΠΙ族窒化物系トランジスタを作製する方法を提供することを目的としている。
課題を解決するための手段
[0005] 本発明の一側面によれば、高電子移動度トランジスタは、（a)窒化ガリウムからなる 支持基体と、（b)前記支持基体上に設けられており第 1の窒化ガリウム系半導体から なるバッファ層と、（c)前記バッファ層上に設けられており第 2の窒化ガリウム系半導 体からなるチャネル層と、（d)前記バッファ層上に設けられており、前記第 2の窒化ガ リウム系半導体のバンドギャップより大きいバンドギャップを有する第 3の窒化ガリウム 系半導体からなる半導体層と、（e)前記半導体層上に設けられたゲート電極、ソース 電極およびドレイン電極とを備え、前記第 1の窒化ガリウム系半導体の炭素濃度は、 4 X 1017cm— 3以上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は、 4 X 1016 cm— 3未満である。
[0006] この高電子移動度トランジスタによれば、第 1の窒化ガリウム系半導体の炭素濃度 力 S4 X 1017cm 3以上であるので、高い比抵抗のバッファ層が提供される。第 2の窒化 ガリウム系半導体の炭素濃度が 4 X 1016cm— 3未満であるので、低い不純物濃度のチ ャネル層が提供される。
[0007] 本発明の別の側面によれば、電界効果トランジスタは、（a)窒化ガリウムからなる支 持基体と、（b)前記支持基体上に設けられており第 1の窒化ガリウム系半導体力 な るバッファ層と、（c)前記バッファ層上に設けられており第 2の窒化ガリウム系半導体 力 なるチャネル層と、（d)前記チャネル層上に設けられたゲート電極、ソース電極お よびドレイン電極とを備え、前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017c m 3以上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm— 3未満で ある。
[0008] この電界効果トランジスタによれば、第 1の窒化ガリウム系半導体の炭素濃度が 4 X 1017cm— 3以上であるので、高い比抵抗のバッファ層が提供される。第 2の窒化ガリウ ム系半導体の炭素濃度が 4 X 1016cm 3未満であるので、低い不純物濃度のチヤネ ル層が提供される。
[0009] 本発明の更なる別の側面は、 III族窒化物系トランジスタのためのェピタキシャル基 板に係る。このェピタキシャル基板は、（a)窒化ガリウム基板と、 （b)前記窒化ガリウム 基板上に設けられており第 1の窒化ガリウム系半導体力 なる第 1の半導体膜と、 (c) 前記第 1の半導体膜上に設けられており第 2の窒化ガリウム系半導体力 なる第 2の 半導体膜とを備え、前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以 上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である。
[0010] このェピタキシャル基板は、高い比抵抗の第 1の半導体膜上に設けられた低い不 純物濃度の第 2の半導体膜を含むので、例えば、電界効果トランジスタといった III族 窒化物系トランジスタのために好適である。
[0011] 本発明に係るェピタキシャル基板は、（d)前記第 2の窒化ガリウム系半導体のバンド ギャップより大きいバンドギャップを有する第 3の窒化ガリウム系半導体からなり前記 第 1の半導体膜上に設けられた第 3半導体膜を更に備える。
[0012] このェピタキシャル基板は、高い比抵抗の第 1の半導体膜上に設けられた低い不 純物濃度の第 2の半導体膜を含むので、例えば、高電子移動度トランジスタといった I Π族窒化物系トランジスタのために好適である。
[0013] 本発明の更なる別の側面は、 III族窒化物系トランジスタのためのェピタキシャル基 板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、第 1の窒 化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、 (b) 有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程とを備え、前記チャネル層を成長するための有機 ガリウム原料の流量は前記バッファ層を成長するための有機ガリウム原料の流量より も小さぐ前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017以上であり、前記 第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016未満である。
[0014] この方法によれば、チャネル層を成長するための有機ガリウム原料の流量がバッフ ァ層を成長するための有機ガリウム原料の流量よりも小さい作製条件を用いて、窒化 ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のための 半導体の炭素濃度を 4 X 1017cm 3以上にできると共に、チャネル層のための半導体 の炭素濃度を 4 X 1016cm 3未満にできる。
[0015] 本発明の更なる別の側面によれば、 ΠΙ族窒化物系トランジスタのためのェピタキシ ャル基板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、 第 1の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長するェ 程と、（b)有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチヤ ネル層を前記バッファ層上に成長する工程とを備え、前記チャネル層を成長するた めの窒素原料の流量は前記バッファ層を成長するための窒素原料の流量よりも大き ぐ前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である。
[0016] この方法によれば、チャネル層を成長するための窒素原料の流量がバッファ層を成 長するための窒素原料の流量よりも大きい作製条件を用いて、窒化ガリウム基板上 にバッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃 度を 4 X 1017cm— 3以上にできると共に、チャネル層のための半導体の炭素濃度を 4 X 1016cm— 3未満にできる。
[0017] 本発明の更なる別の側面は、 III族窒化物系トランジスタのためのェピタキシャル基 板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、第 1の窒 化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、 (b) 有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程とを備え、前記チャネル層の成長における (V族原 料流量) / (ΠΙ族原料流量）は前記バッファ層の成長における (V族原料流量) / (III 族原料流量)よりも大きぐ前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017c m 3以上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm— 3未満で ある。
[0018] この方法によれば、チャネル層の成長における (V族原料流量) / (III族原料流量） 力 sバッファ層の成長における (V族原料流量) / (III族原料流量)よりも大きい作製条 件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バ ッファ層のための半導体の炭素濃度を 4 X 1017cm— 3以上にできると共に、チャネル 層のための半導体の炭素濃度を 4 X 1016cm 3未満にできる。
[0019] 本発明の更なる別の側面は、 III族窒化物系トランジスタのためのェピタキシャル基 板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、第 1の窒 化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、 (b) 有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程とを備え、前記チャネル層のための成長温度は前 記バッファ層のための成長温度よりも大きぐ前記第 1の窒化ガリウム系半導体の炭 素濃度は 4 X 1017cm 3以上であり、前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm— 3未満である。
[0020] この方法によれば、チャネル層のための成長温度がバッファ層のための成長温度よ りも大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を 成長するので、バッファ層のための半導体の炭素濃度を 4 X 1017cm 3以上にできる と共に、チャネル層のための半導体の炭素濃度を 4 X 1016cm 3未満にできる。
[0021] 本発明の更なる別の側面は、 III族窒化物系トランジスタのためのェピタキシャル基 板を作製する方法に係る。この方法は、（a)減圧有機金属気相成長法を用いて、第 1 の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と 、（b)有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル 層を前記バッファ層上に成長する工程とを備え、前記チャネル層の成長中の圧力は 前記バッファ層の成長の成長中の圧力よりも大きぐ前記第 1の窒化ガリウム系半導 体の炭素濃度は 4 X 1017cm— 3以上であり、前記第 2の窒化ガリウム系半導体の炭素 濃度は 4 X 1016cm 3未満である。
[0022] この方法によれば、チャネル層の成長中の圧力がバッファ層の成長のため圧力より も大きい作製条件を用いて、窒化ガリウム基板上にバッファ層およびチャネル層を成 長するので、バッファ層のための半導体の炭素濃度を 4 X 1017cm— d以上にできると 共に、チャネル層のための半導体の炭素濃度を 4 X 1016cm 3未満にできる。
[0023] 本発明の更なる別の側面によれば、 III族窒化物系トランジスタのためのェピタキシ ャル基板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、 第 1の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長するェ 程と、（b)有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチヤ ネル層を前記バッファ層上に成長する工程とを備え、前記第 1の窒化ガリウム系半導 体の成長速度は前記第 2の窒化ガリウム系半導体力 なる成長速度よりも大きぐ前 記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、前記第 2の 窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である。
[0024] この方法によれば、第 1の窒化ガリウム系半導体の成長速度が第 2の窒化ガリウム 系半導体力 なる成長速度よりも大きい作製条件を用いて、窒化ガリウム基板上にバ ッファ層およびチャネル層を成長するので、バッファ層のための半導体の炭素濃度を 4 X 1017cm 3以上にできると共に、チャネル層のための半導体の炭素濃度を 4 X 101 6cm— 3未満にできる。
[0025] 本発明の更なる別の側面によれば、 III族窒化物系トランジスタのためのェピタキシ ャル基板を作製する方法に係る。この方法は、（a)有機金属気相成長法を用いて、 4 X 1017cm 3以上の炭素濃度を有する第 1の窒化ガリウム系半導体からなるバッファ 層を窒化ガリウム基板上に成長する工程と、 （b)有機金属気相成長法を用いて、 4 X 1016cm 3未満の炭素濃度を有する第 2の窒化ガリウム系半導体からなるチャネル層 を前記バッファ層上に成長する工程とを備え、前記バッファ層および前記チャネル層 の成長において、下記
(1)前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を 成長するための有機ガリウム原料の流量よりも小さい、
(2)前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長する ための窒素原料の流量よりも大きい、
(3)前記チャネル層の成長における (V族原料流量) / (ΠΙ族原料流量）は前記バッ ファ層の成長における (V族原料流量) / (ΠΙ族原料流量)よりも大きレ、、 (4)前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大 きい、
(5)前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも 大きい、
(6)前記第 1の窒化ガリウム系半導体の成長速度は前記第 2の窒化ガリウム系半導 体からなる成長速度よりも大きい、
の少なくともいずれかである。
[0026] この方法によれば、上記（1)〜（6)の少なくともいずれかを含む作製条件を用いて 、窒化ガリウム基板上にバッファ層およびチャネル層を成長するので、バッファ層のた めの半導体の炭素濃度を 4 X 1017cm— 3以上にできると共に、チャネル層のための半 導体の炭素濃度を 4 X 1016cm 3未満にできる。
[0027] また、本発明の更なる別の側面に係るェピタキシャル基板を作製する方法によれば 、例えば、電界効果トランジスタといった III族窒化物系トランジスタのためのェピタキ シャル基板が提供される。
[0028] 本発明の更なる別の側面に係る方法は、（c)有機金属気相成長法を用いて前記チ ャネル層上に、 III族窒化物系半導体からなる層を成長する工程をさらに備えることが でき、前記第 2の窒化ガリウム系半導体のバンドギャップは前記 III族窒化物系半導体 のバンドギャップより小さい。この方法によれば、例えば、高電子移動度トランジスタと レ、つた III族窒化物系トランジスタのためのェピタキシャル基板が提供される。
[0029] 本発明のまた更なる別の側面は、 III族窒化物系トランジスタを作製する方法に係る この方法は、（a)上記の III族窒化物系トランジスタのためのェピタキシャル基板を作 製する方法のいずれかの方法を用いてェピタキシャル基板を作製する工程と、 (b) 当該 ΠΙ族窒化物系トランジスタのための電極を前記ェピタキシャル基板上に形成す る工程とを備える。この方法によれば、高純度なチャネル層および高抵抗のバッファ 層を有するトランジスタが作製される。
[0030] 本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して 進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らか になる。
発明の効果
[0031] 以上説明したように、本発明によれば高純度なチャネル層および高抵抗のバッファ 層を有する高電子移動度トランジスタおよび電界効果トランジスタが提供され、また、 これらのトランジスタを作製するためのェピタキシャル基板が提供され、さらに、該ェ ピタキシャル基板を作製する方法および III族窒化物系トランジスタを作製する方法が 提供される。
図面の簡単な説明
[0032] [図 1]図 1は、本実施の形態に係る高電子移動度トランジスタの構造を示す図面であ る。
[図 2]図 2は、本実施の形態に係る電界効果トランジスタの構造を示す図面である。
[図 3]図 3は、第 3の実施の形態に係る成膜に関する実験の結果を示す図面である。
[図 4A]図 4Aは、第 1の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 4B]図 4Bは、第 1の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 4C]図 4Cは、第 1の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 4D]図 4Dは、第 1の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 5A]図 5Aは、第 2の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 5B]図 5Bは、第 2の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 5C]図 5Cは、第 2の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 5D]図 5Dは、第 2の例としてのェピタキシャル基板を作製する方法を説明する図 面である。 園 6A]図 6Aは、第 3の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 6B]図 6Bは、第 3の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
園 6C]図 6Cは、第 3の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
園 6D]図 6Dは、第 3の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
園 7A]図 7Aは、第 4の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 7B]図 7Bは、第 4の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
園 7C]図 7Cは、第 4の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
園 7D]図 7Dは、第 4の例としてのェピタキシャル基板を作製する方法を説明する図 面である。
[図 8A]図 8Aは、 MES電界効果トランジスタを作製するためのフロー図である。
[図 8B]図 8Bは、高電子移動度トランジスタを作製するためのフロー図である。 符号の説明
11 高電子移動度トランジ.
13 支持基体
15 バッファ層
17 チャネル層
19 半導体層
21 ゲート電極
23 ソース電極
25 ドレイン電極
27 二次元電子ガス 31 MES電界効果トランジスタ
33 支持基体
35 バッファ層
37 チャネル層
41 ゲート電極
43 ソース電極
45 ドレイン電極
LI' 〜L8 アンド一プ窒化ガリウム層
El 〜E8 ェピタキシャル基板
Gl 〜G12 原料ガス
61 窒化ガリウム基板
63 反応炉
65、 67、 71、 73、 77、 79、 83、 85 查ィ匕ガリウムェピタキシャノレ膜
69、 75、 81、 87 AlGaNェピタキシャノレ膜
発明を実施するための最良の形態
[0034] 本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考 慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発 明の高電子移動度トランジスタ、電界効果トランジスタ、ェピタキシャル基板、ェピタ キシャル基板を作製する方法および III族窒化物系トランジスタを作製する方法に係 る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
[0035] (第 1の実施の形態）
図 1は、本実施の形態に係る高電子移動度トランジスタの構造を示す図面である。高 電子移動度トランジスタ 11は、窒化ガリウムからなる支持基体 13と、第 1の窒化ガリウ ム系半導体からなるバッファ層 15と、第 2の窒化ガリウム系半導体からなるチャネル 層 17と、第 3の窒化ガリウム系半導体からなる半導体層 19と、当該トランジスタ 11の ための電極構造（ゲート電極 21、ソース電極 23およびドレイン電極 25)とを備える。 バッファ層 15は、支持基体 13上に設けられている。チャネル層 17は、バッファ層 15 上に設けられている。半導体層 19は、バッファ層 17上に設けられている。第 3の窒化 ガリウム系半導体のバンドギャップは第 2の窒化ガリウム系半導体のバンドギャップよ り大きい。ゲート電極 21、ソース電極 23およびドレイン電極 25は、半導体層 19上に 設けられている。第 1の窒化ガリウム系半導体の炭素濃度 N は 4X1017cm— 3以上で
C1
ある。第 2の窒化ガリウム系半導体の炭素濃度 N は 4X1016cm3未満である。
C2
[0036] この高電子移動度トランジスタ 11によれば、第 1の窒化ガリウム系半導体の炭素濃 度 N 力 S4X1017cm3以上であるので、高い比抵抗のバッファ層 15が提供される。
C1
第 2の窒化ガリウム系半導体の炭素濃度 N 力 S4X1016cm3未満であるので、低い
C2
不純物濃度のチャネル層 17が提供される。
[0037] 高電子移動度トランジスタ 11について更に説明する。二次元電子ガス 27は、チヤ ネル層 17と半導体層 19との界面に沿ってチャネル層 17内に形成される。二次元電 子ガス 27の伝導は、ゲート電極 21に印加される電圧によって制御される。この制御 によって、ドレイン電極 25からソース電極 23に流れるドレイン電流が変調される。
[0038] 窒化ガリウム中の炭素は、ァクセプタライクの働きをする不純物で、ドナーを補償す ることによりェピタキシャル層を高抵抗化する力 そのためには、ドナー性不純物 (Si ( シリコン)，〇(酸素))の濃度 (16乗前半ぐらい)や、ドナー性の欠陥濃度よりも、十分高 濃度の炭素濃度が必要とされる。そのため、第 1の窒化ガリウム系半導体の炭素濃度 N は 4X 1017cm— 3以上であることが好ましい。また、ェピタキシャル層中の不純物は
C1
電子の散乱などに寄与するので、チャネル層に用いるェピタキシャル層中の炭素濃 度は、他の不純物と同程度か、それ以下であることが好ましい。そのため、第 2の窒 化ガリウム系半導体の炭素濃度 N は 4X 1016cm— 3以下であることが好ましい。
C2
[0039] 高電子移動度トランジスタ 11の一例としては、
支持基体 13：窒化ガリウム（平均転位密度： 1 X 106cm— 2)
バッファ層 15:アンドープ GaN、厚さ 3 xm
(炭素濃度 N :2X1018cm3)
C1
チャネル層 17:アンドープ GaN、厚さ lOOnm
(炭素濃度 N 力 ¾X1016cm3)
C2
半導体層 19:アンドープ Al Ga N、厚さ 30nm
0.25 0. 75
ゲート電極 21：ショットキ接合、 An ソース電極 23およびドレイン電極 25：ォーミック接合、 Ti/Al
である。窒化ガリウム系半導体の組み合わせはこれに限定されることなぐ第 1の窒化 ガリウム系半導体、第 2の窒化ガリウム系半導体および第 3の窒化ガリウム系半導体 をさまざまに組み合わせることができる。
[0040] (第 2の実施の形態）
図 2は、本実施の形態に係る電界効果トランジスタの構造の一例として、ゲートが ME S型の MES電界効果トランジスタの場合を示している。なお、引き続く説明では、ゲ ートが MIS型の MIS電界効果トランジスタの場合も同様に当てはまる。 MES電界効 果トランジスタ 31は、窒化ガリウムからなる支持基体 33と、第 1の窒化ガリウム系半導 体からなるバッファ層 35と、第 2の窒化ガリウム系半導体からなるチャネル層 37と、当 該トランジスタのための電極構造（ゲート電極 41、ソース電極 43およびドレイン電極 4 5)とを備える。ノ ッファ層 35は、支持基体 33上に設けられている。チャネル層 37は、 バッファ層 35上に設けられている。ゲート電極 41、ソース電極 43およびドレイン電極 45は、チャネル層 37上に設けられている。第 1の窒化ガリウム系半導体の炭素濃度 N は 4 X 1017cm 3以上である。第 2の窒化ガリウム系半導体の炭素濃度 N は 4 X
C4 C5
1016cm— 3未満である。
[0041] この MES電界効果トランジスタ 31によれば、第 1の窒化ガリウム系半導体の炭素濃 度 N 力 S4 X 1017cm 3以上であるので、高い比抵抗のバッファ層 35が提供される。
C4
第 2の窒化ガリウム系半導体の炭素濃度 N 力 S4 X 1016cm— 3未満であるので、低い
C5
不純物濃度のチャネル層 37が提供される。
[0042] MES電界効果トランジスタ 31について更に説明する。ゲート電極 41に印加される 電圧に応じて、チャネル層 37内には空乏層が形成される。チャネル層 37を流れるキ ャリアは、ゲート電極 41に印加される電圧によって制御される。この制御によって、ド レイン電極 45からソース電極 43に流れるドレイン電流が変調される。
[0043] MES電界効果電界効果トランジスタ 31—例としては、
支持基体 33：窒化ガリウム（平均転位密度： 1 X 106cm— 2)
バッファ層 35 :アンドープ GaN、厚さ 3 x m
(炭素濃度 N : 2 X 1018cm"3) チャネル層 37 : n型 GaN、厚さ 500nm、
キャリア濃度 l X 1017cm— 3
(炭素濃度 N 力 ¾ X 1016cm 3)
C2
ゲート電極 41：ショットキ接合、 Au
ソース電極 43およびドレイン電極 45：ォーミック接合、 Ti/Al
である。窒化ガリウム系半導体の組み合わせはこれに限定されることなぐ第 1の窒化 ガリウム系半導体および第 2の窒化ガリウム系半導体をさまざまに組み合わせること ができる。
[0044] 引き続いて、第 1および第 2の実施の形態に係るトランジスタの実施例を説明する。
下記に示されたものは、高電子移動度トランジスタの例であるけれども、電界効果トラ ンジスタに利用できる。
実施例 1
[0045] 電子移動度の向上効果を調べた実験を説明する。炭素濃度を制御して下記の条 件（以下、条件 1として参照する）で作製されたェピタキシャル基板を用いて、高電子 移動度トランジスタ 11のための特性を調べた。 OMVPE炉のサセプタ上に、サフアイ ァテンプレート（以下、 Sapテンプレートと記す）および窒化ガリウム基板を置き、これ らの上に同時に高電子移動度トランジスタ 11のためのェピタキシャル層を成長する。 まず、圧力 27kPa、 V族原料流量/ ΠΙ族原料全流量 (以下、「ν/ΠΙ比」と記す） 230 0、成長温度摂氏 1050度、成長速度 3. 3 μ mZ時の条件で、 3 μ mの GaNバッファ 層を成長する。次いで、圧力 27kPa、 V/ΠΙ比 6800、成長温度摂氏 1050度、成長 速度 1. l z m/時の条件で、 lOOnmの GaNチャネル層を成長する。この後に、 30η mの Al Ga N層を成長する。 Al Ga N層上に形成されたインジウム電極
0. 25 0. 75 0. 25 0. 75
を用いて、ホール測定を行う。 GaN基板を用いたェピタキシャル基板では、電子移動 度は 1970cm2/V' sであり、シートキャリア濃度は 1. 2 X l〇13cm— 2である。一方、 Sa pテンプレートを用いたェピタキシャル基板では、電子移動度は 1590cm2/V' sであ り、シートキャリア濃度は 1 · 1 X 1013cm— 2である。
[0046] 一方、下記の条件（以下、条件 2として参照する）でェピタキシャル基板を作製する OMVPE炉のサセプタ上に Sapテンプレートおよび窒化ガリウム基板を置き、これら の上に同時に高電子移動度トランジスタのためのェピタキシャル層を成長する。まず 、圧力 27kPa、 V/III比 2300、成長温度摂氏 1050度、成長速度 3. 3 /i m/時の 条件で、 3 z mの GaNバッファ層を成長すると共に、同じ条件で、 lOOnmの GaNチ ャネル層を成長する。この後に、 30nmの Al Ga N層を成長する。 Al Ga
0. 25 0. 75 0. 25 0. 75
N層上に形成されたインジウム電極を用いて、ホール測定を行う。 GaN基板を用いた ェピタキシャル基板では、電子移動度は 1720cm2/V' sであり、シートキャリア濃度 は 1. 2 X 1013cm— 2である。一方、 Sapテンプレートを用いたェピタキシャル基板では 、電子移動度は 1510cm2/V' sであり、シートキャリア濃度は 1. 0 X 1013cm— 2である 。このェピタキシャル基板では、 GaNバッファ層の炭素濃度は GaNチャネル層の炭 素濃度と実質的に同じである。
[0047] 条件 1によって作製されたェピタキシャル基板の GaNチャネル層の炭素濃度 N 2
C2
X 1016cm— 3が、条件 2によって作製されたェピタキシャル基板の GaNチャネル層の 炭素濃度 N 8 X 1017cm 3より低いので、移動度が向上される。
C2
実施例 2
[0048] バッファリーク低減の効果を調べた実験を説明する。 OMVPE炉のサセプタ上に、 Sapテンプレートおよび窒化ガリウム基板を置き、これらの上に同時に高電子移動度 トランジスタ 11のためのェピタキシャル層を成長する。まず、減圧された圧力 lOkPa 、 VZm比 2300、成長温度摂氏 1050度、成長速度 3. 3 μ mZ時の条件で、 3 μ m の GaNバッファ層を成長する。次いで、圧力 27kPa、 V/ΠΙ比 6800、成長温度摂氏 1050度、成長速度 1. l x mZ時の条件で、 lOOnmの GaNチャネル層を成長する。 この作製条件では、バッファ層の炭素濃度はチャネル層の炭素濃度より大きくなるの で、バッファ層の比抵抗が大きくなる。この後に、 30nmの Al Ga N層を成長す
0. 25 0. 75
る。 Al Ga N層の一部をエッチングして、高電子移動度トランジスタと同様にメ
0. 25 0. 75
サを形成する。 2つのメサ上に形成されたォーミック電極に電圧を印加して電流を測 定する。この電流は高電子移動度トランジスタのリーク電流に対応しており、この値は 、印カロ電圧 20ボノレ卜で 0. Oi l /i A/mmである。
[0049] 一方、 OMVPE炉のサセプタ上に、 Sapテンプレートおよび窒化ガリウム基板を置 き、これらの上に同時に高電子移動度トランジスタのためのェピタキシャル層を成長 する。まず、圧力 50kPa、 V/m比 2300、成長温度摂氏 1050度、成長速度 3· 3 μ m/時の条件で、 3 μ ΐηの GaNバッファ層を成長する。次いで、圧力 27kPa、 V/III 比 6800、成長温度摂氏 1050度、成長速度 1.： 1 z mZ時の条件で、 l OOnmの Ga Nチャネル層を成長する。この後に、 30nmの Al Ga N層を成長する。高電子
0. 25 0. 75
移動度トランジスタのリーク電流を同様に測定すると、この値は、印加電圧 20ボルト で 35 μ A/mmである。
[0050] なお、上記の二種類のェピタキシャル基板間には、電子移動度およびシートキヤリ ァ濃度に関する差はない。
[0051] (第 3の実施の形態）
図 3は、本実施の形態に係る成膜に関する実験の結果を示す図面である。この実験 において、有機金属気相成長装置の反応炉内のサセプタ上に、窒化ガリウム基板お よびサファイアテンプレートを置く。有機金属気相成長法を用いて、窒化ガリウム基板 および Sapテンプレート上に、様々な条件で窒化ガリウムを成長する。 Sapテンプレ ートは、サファイア基板の（0001 )面上に成長された窒化ガリウム低温バッファ層（摂 氏 500度において 25nm)と、この窒化ガリウム低温バッファ層上に成長された窒化 ガリウム層（摂氏 1050度において 3 β m)とを含む。窒化ガリウム基板の平均転位密 度は、例えば、 1 X 106cm— 2であり、サファイアテンプレートの窒化ガリウム膜の平均 転位密度は、例えば、 l X 109cm 2である。窒化ガリウムの成長に先立って、窒化ガリ ゥム基板およびサファイアテンプレートを前処理する。この前処理では、水素（H )お
2 よびアンモニア (NH )を流しながら摂氏 1000度の温度で 5分間、窒化ガリウム基板
3
の表面およびサファイアテンプレートの窒化ガリウム表面の熱処理をする。引き続い て、トリメチルガリウム (TMG)、 NH
3、 N
2、 Hを反応炉に供給して、アンド
2 一プ窒化 ガリウム層 L1〜L8をェピタキシャル成長する。その成長の際に、成長圧力、成長温 度、 VZm比、成長速度などの成長パラメータを変化させている。図 3において、濃度 特性線 Gは、窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度を示 しており、濃度特性線 Sは、 Sapテンプレート上に成長された窒化ガリウム膜における 炭素濃度を示している。図 3に示されるように、上記成長パラメータの変化に応じて、 窒化ガリウム基板上に成長された窒化ガリウム膜における炭素濃度の変化は、 Sapテ ンプレート上に成長された窒化ガリウム膜における炭素濃度の変化に比べて大きい。
[0052] 窒化ガリウム層 L1は、摂氏 1050度の成長温度、 2300の V/ΙΠ比、 3. 3 /i m/時 の成長速度、 27kPaの成長圧力の条件で作製された。
[0053] 成長温度を摂氏 1100度に上昇させた後に、窒化ガリウム層 L2を作製する。つまり 、窒ィ匕ガリウム層 L2は、摂氏 1100度の成長温度、 2300の V/Illi:匕、 3. 寺 の成長速度、 27kPaの成長圧力の条件で作製された。窒化ガリウム層 L1と窒化ガリ ゥム層 L2とを比較すると、窒化ガリウム基板上に成長された窒化ガリウム層における 炭素濃度は、高い成長温度では小さくなる。
[0054] 成長温度を摂氏 1000度に下げた後に、窒化ガリウム層 L3を作製する。つまり、窒 化ガリウム層 L3は、摂氏 1000度の成長温度、 2300の V/III比、 3. 時の成 長速度、 27kPaの成長圧力の条件で作製された。窒化ガリウム層 L2と窒化ガリウム 層 L3とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭 素濃度は、低い成長温度では大きくなる。
[0055] 成長速度を下げて 1. 1 β m/時にし、温度を上げ摂氏 1050度にすると共に、 V/I II比 6800に上昇させた後に、窒化ガリウム層 L4を作製する。つまり、窒化ガリウム層 L4iま、摂氏 1050度の成長温度、 6800の V/III ：、 1 · 1 /i m/B寺の成長速度、 27 kPaの成長圧力の条件で作製された。窒化ガリウム層 L3と窒化ガリウム層 L4とを比 較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における炭素濃度は、 V/III比の増加および成膜速度の減少に応じて、小さくなる。
[0056] 窒化ガリウム層 L5を作製するために、 V/III比が下げられ 3100となる。
つまり、窒化ガリウム層 L5は、摂氏 1050度の成長温度、 3100の VZm比、 3.
/時の成長速度、 27kPaの成長圧力の条件で作製された。窒化ガリウム層 L4と窒 化ガリウム層 L5とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層 における炭素濃度は、 vZm比の減少に応じて、大きくなる。
[0057] 窒化ガリウム層 L6を作製するために、さらに V/III比が下げられ 1350となる。
つまり、窒ィ匕ガリウム層 L6は、摂氏 1050度の成長温度、 1350の V/IIU:匕、 3.
/時の成長速度、 27kPaの成長圧力の条件で作製された。窒化ガリウム層 L5と窒 化ガリウム層 L6とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層 における炭素濃度は、 v/m比の減少に応じて、大きくなる。
[0058] 窒化ガリウム層 L7を作製するために、成長圧力が下げられ lOkPaとなる。つまり、 窒化ガリウム層 L6は、摂氏 1050度の成長温度、 1350の V/III比、 3. 時の 成長速度、 lOkPaの成長圧力の条件で作製された。窒化ガリウム層 L6と窒化ガリウ ム層 L7とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層における 炭素濃度は、成長圧力の減少に応じて、大きくなる。
[0059] 窒化ガリウム層 L8を作製するために、成長圧力が上昇させ lOlkPaとなる。つまり、 窒化ガリウム層 L6は、摂氏 1050度の成長温度、 1350の V/III比、 3. 時の 成長速度、 lOlkPaの成長圧力の条件で作製された。窒化ガリウム層 L6と窒化ガリ ゥム層 L7とを比較によれば、窒化ガリウム基板上に成長された窒化ガリウム層におけ る炭素濃度は、成長圧力の上昇に応じて、小さくなる。
[0060] 以上説明したように、上記の成長パラメータの変化に応じて、窒化ガリウム基板上に 成長された窒化ガリウム膜における炭素濃度の変化（二桁程度）は、 Sapテンプレー ト上に成長された窒化ガリウム膜における炭素濃度の変化 (せいぜい一桁）に比べて 大きい。
つまり、 Sapテンプレート上に成長された窒化ガリウム膜における炭素濃度は、成長 パラメータの変化に応じてあまり大きく変化しないけれども、窒化ガリウム基板上に成 長された窒化ガリウム膜における炭素濃度は、成長パラメータの変更に応じて大きく 変化する。
[0061] 引き続いて、 III族窒化物系トランジスタのためのェピタキシャル基板を作製する方 法を具体的に説明する。図 4A、図 4B、図 4Cおよび図 4Dは、第 1の例としてのェピ タキシャル基板を作製する方法を説明する図面である。図 4Aに示されるように、窒化 ガリウム基板 61を準備する。この窒化ガリウム基板 61の平均転位密度は、 I X 106c m 2以下である。図 4Bに示されるように、窒化ガリウム基板 61を反応炉 63のサセプタ 上に置いた後に、既に説明したように前処理を行う。次いで、原料ガス Gl (TMG、 N H、 H )を反応炉 63に供給して、ノ ノファ層のための窒化ガリウム系半導体膜、例え
3 2
ば窒化ガリウムェピタキシャル膜 65、を減圧下（P )で成長する。続いて、図 4Cに示 されるように、原料ガス G2 (TMG、 NH、 H )を反応炉 63に供給して、チャネル層の
3 2
ための窒化ガリウム系半導体、例えば窒化ガリウムェピタキシャル膜 67、を常圧（P
67
)下で成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム 膜が異なる圧力で作製されるので、これらの窒化ガリウム膜 65、 67は、異なる炭素濃 度を有する。
[0062] これらの窒化ガリウム膜 65、 67の作製のための主要な条件および炭素濃度の一例 は、
窒化ガリウム膜 65 窒化ガリウム膜 67
炉内圧力： lOkPa lOlkPa
炉内温度： 1050°C 1050°C
成長速度： 3. 3. 3 x m
VZIII比： 2300 2300
炭素濃度： 2 X 1018cm— 3 1 X 1016cm— 3
である。窒化ガリウム膜 65の成長のために好適な圧力の範囲として、 27kPa〜： IkPa を用いることができ、窒化ガリウム膜 67の成長のために好適な圧力の範囲として、 10 lkPa〜27kPaを用いることができる。
[0063] この方法によれば、窒化ガリウム膜 67の成長中の圧力が窒化ガリウム膜 65の成長 のため圧力よりも大きい作製条件を用いて、窒化ガリウム基板上に窒化ガリウム膜 65 および窒化ガリウム膜 67を成長するので、窒化ガリウム膜 65の炭素濃度を 4 X 1017 以上にできると共に、窒化ガリウム膜 67の炭素濃度を 4 X 1016未満にできる。
[0064] この製造方法により、ェピタキシャル基板 E1は、窒化ガリウム基板 61と、 4 X 1017c m— 3以上の炭素濃度を有する第 1の窒化ガリウム系半導体膜 (本実施例では窒化ガリ ゥム膜 65)と、 4 X 1016cm 3未満の炭素濃度を有する窒化ガリウム系半導体膜 (本実 施例では窒化ガリウム膜 67)とを備える。
[0065] また、高電子移動度トランジスタといった ΠΙ族窒化物系トランジスタのためのェピタキ シャル基板 E2の作製を説明する。窒化ガリウム膜 65、 67の成長に引き続いて、さら に、図 4Dに示されるように、原料ガス G3 (TMG、 TMA1、 NH、 H )を反応炉 63に
3 2
供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバン ドギャップを有する窒化ガリウム系半導体、例えば AlGaNェピタキシャル膜 69、を成 長する。この製造方法により、ェピタキシャル基板 E2は、窒化ガリウム基板 61と、 4 X 1017以上の炭素濃度を有する第 1の窒化ガリウム系半導体膜 (本実施例では GaN膜 65)と、 4 X 1016未満の炭素濃度を有する窒化ガリウム系半導体膜 (本実施例では G aN膜 67)と、窒化ガリウム系半導体膜 (本実施例では AlGaN膜 69)とを備える。
[0066] 図 5A、図 5B、図 5Cおよび図 5Dは、第 2の例としてのェピタキシャル基板を作製す る方法を説明する図面である。図 5Aに示されるように、窒化ガリウム基板 61を準備す る。窒化ガリウム基板 61を反応炉 63内において既に説明したように前処理を行う。図 5Bに示されるように、原料ガス G4 (TMG、 NH、 H )を反応炉 63に供給して、バッ
3 2
ファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムェピタキシャル膜 71、 を温度 T1で成長する。続いて、図 5Cに示されるように、原料ガス G5 (TMG、 NH、
3
H )を反応炉 63に供給して、チャネル層のための窒化ガリウム系半導体、例えば窒
2
化ガリウムェピタキシャル膜 73、を温度 T1より低い温度 T2で成長する。この具体例 では、バッファ層およびチャネル層のための窒化ガリウム膜が異なる温度で作製され るので、これらの窒化ガリウム膜 71、 73の炭素濃度は互いに異なる。
[0067] これらの窒化ガリウム膜 71、 73の作製のための主要な条件および炭素濃度の一例 は、
窒化ガリウム膜 71 窒化ガリウム膜 73
炉内圧力： 27kPa 27kPa
炉内温度： 1000°C 1 100°C
3. 3 i m . 3 μ ΐΐί
VZIII比： 2300 2300
炭素濃度： 2 X 1018cm— 3 3 X 1016cm— 3
である。窒化ガリウム膜 71の成長のために好適な温度の範囲として、 950°C〜： 1050 °Cを用いることができ、窒化ガリウム膜 73の成長のために好適な温度の範囲として、 1050°C〜： 1 1 50°Cを用いることができる。この製造方法により提供されるェピタキシャ ル基板 E3は、窒化ガリウム基板 61と、窒化ガリウム膜 71と、窒化ガリウム膜 73とを備 る。 [0068] この方法によれば、窒化ガリウム膜 73のための成長温度が窒化ガリウム膜 71の成 長のため温度よりも高い作製条件を用いて、窒化ガリウム基板 61上に窒化ガリウム膜 71および窒化ガリウム膜 73を成長するので、窒化ガリウム膜 71の炭素濃度を 4 X 10 17以上にできると共に、窒化ガリウム膜 73の炭素濃度を 4 X 1016未満にできる。
[0069] また、高電子移動度トランジスタといった ΠΙ族窒化物系トランジスタのためのェピタキ シャル基板 E4の作製を説明する。窒化ガリウム膜 71、 73の成長に引き続いて、さら に、図 5Dに示されるように、原料ガス G6 (TMG、 TMA1、 NH、 H )を反応炉 63に
3 2
供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバン ドギャップを有する窒化ガリウム系半導体、例えば AlGaNェピタキシャル膜 75、を成 長する。この製造方法により得られるェピタキシャル基板 E4は、窒化ガリウム基板 61 と、 GaN膜 71と、 GaN膜 73と、 AlGaN膜 75とを備える。
[0070] 図 6A、図 6B、図 6Cおよび図 6Dは、第 3の例としてのェピタキシャル基板を作製す る方法を説明する図面である。図 6Aに示されるように、窒化ガリウム基板 61を準備す る。窒化ガリウム基板 61を反応炉 63内において既に説明したように前処理を行う。図 6Bに示されるように、原料ガス G7 (TMG、 NH、 H )を反応炉 63に供給して、バッ
3 2
ファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムェピタキシャル膜 77、 を V/III比 R1で成長する。続いて、図 6Cに示されるように、原料ガス G8 (TMG、 N H、 H )を反応炉 63に供給して、チャネル層のための窒化ガリウム系半導体、例え
3 2
ば窒化ガリウムェピタキシャル膜 79、を V/III比 R1より小さい V/III比 R2で成長する 。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が異なる V /III比で作製されるので、これらの窒化ガリウム膜 77、 79の炭素濃度は互いに異な る。
[0071] これらの窒化ガリウム膜 77、 79の作製のための主要な条件および炭素濃度の一例 は、
窒化ガリウム膜 77 窒化ガリウム膜 79
炉内圧力： 27kPa 27kPa
炉内温度： 1050°C 1050°C
f^ MS. : 3. 3 μ τη 3. 3 μ m V/III比： 1000 5000
炭素濃度： 6 X 1017cm— 3 4 X 1016cm— 3
である。窒化ガリウム膜 77の成長のために好適な V/III比の範囲として 2000〜： 100 を用いることができ、窒化ガリウム膜 79の成長速度のために好適な VZm比の範囲と して 1000〜： 10000を用いることができる。この製造方法により提供されるェピタキシ ャル基板 Ε5は、窒化ガリウム基板 61と、窒化ガリウム膜 77と、窒化ガリウム膜 79とを 備える。
[0072] この方法によれば、窒化ガリウム膜 79のための VZm比 R2が窒化ガリウム膜 77の 成長のため VZm比 R2よりも小さい作製条件を用いて、窒化ガリウム基板上に窒化 ガリウム膜 77および窒化ガリウム膜 79を成長するので、窒化ガリウム膜 77の炭素濃 度を 4 X 1017以上にできると共に、窒化ガリウム膜 79の炭素濃度を 4 X 1016未満にで きる。
[0073] また、高電子移動度トランジスタといった III族窒化物系トランジスタのためのェピタキ シャル基板 Ε6の作製を説明する。窒化ガリウム膜 77、 79の成長に引き続いて、さら に、図 6Dに示されるように、原料ガス G9 (TMG、 TMA1、 NH、 H )を反応炉 63に
3 2
供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバン ドギャップを有する窒化ガリウム系半導体、例えば AlGaNェピタキシャル膜 81、を成 長する。この製造方法により得られるェピタキシャル基板 E6は、窒化ガリウム基板 61 と、 GaN膜 77と、 GaN膜 79と、 AlGaN膜 81とを備える。
[0074] また、 V/III比を変更するために、 TMGといった有機ガリウム原料の流量を変更す ること力 Sでき、また NHといった窒素原料の流量を変更することができ、さらにガリウム
3
原料と窒素原料の両方の流量を変更することができる。
[0075] 図 7A、図 7B、図 7Cおよび図 7Dは、第 4の例としてのェピタキシャル基板を作製す る方法を説明する図面である。図 7Aに示されるように、窒化ガリウム基板 61を準備す る。窒化ガリウム基板 61を反応炉 63内において既に説明したように前処理を行う。図 7Bに示されるように、原料ガス G10 (TMG、 NH、 H )を反応炉 63に供給して、バッ
3 2
ファ層のための窒化ガリウム系半導体膜、例えば窒化ガリウムェピタキシャル膜 83、 を成膜速度 GR1で成長する。続いて、図 7Cに示されるように、原料ガス Gi l (TMG 、 NH、 H )を反応炉 63に供給して、チャネル層のための窒化ガリウム系半導体、例
3 2
えば窒化ガリウムェピタキシャル膜 85、を成膜速度 GR1より大きい成膜速度 GR2で 成長する。この具体例では、バッファ層およびチャネル層のための窒化ガリウム膜が 異なる温度で作製されるので、これらの窒化ガリウム膜 83、 85の炭素濃度は互いに 異なる。
[0076] これらの窒化ガリウム膜 83、 85の作製のための主要な条件および炭素濃度の一例 は、
窒化ガリウム膜 83 窒化ガリウム膜 85
炉内圧力： 27kPa 27kPa
炉内温度： 1050°C 1050。C
成長速度： 6. β μ τη 1. 丄 μ m
νΖΠΙ比： 1200 6800
8 X 10 cm 2 X 10 cm
である。窒化ガリウム膜 83の成長のために好適な成長速度の範囲として 2 μ m/時 〜20 /i m/時を用いることができ、窒化ガリウム膜 85の成長のために好適な成長速 度の範囲として 0. 1 μ ΐη/時〜 4 μ ΐη/時を用いることができる。この製造方法により 提供されるェピタキシャル基板 E7は、窒化ガリウム基板 61と、窒化ガリウム膜 83と、 窒化ガリウム膜 85とを備える。
[0077] この方法によれば、窒化ガリウム膜 83のための成膜速度 GR1が窒化ガリウム膜 85 の成長のため成膜速度 GR2よりも大きい作製条件を用いて、窒化ガリウム基板上に 窒化ガリウム膜 83および窒化ガリウム膜 85を成長するので、窒化ガリウム膜 83の炭 素濃度を 4 X 1017cm— 3以上にできると共に、窒化ガリウム膜 85の炭素濃度を 4 X 101 6cm— 3未満にできる。
[0078] また、高電子移動度トランジスタといった ΠΙ族窒化物系トランジスタのためのェピタキ シャル基板 E8の作製を説明する。窒化ガリウム膜 83、 85の成長に引き続いて、さら に、図 7Dに示されるように、原料ガス G12 (TMG、 TMA1、 NH、 H )を反応炉 63
3 2
に供給して、チャネル層のための窒化ガリウム系半導体のバンドギャップより大きなバ ンドギャップを有する窒化ガリウム系半導体、例えば AlGaNェピタキシャル膜 87、を 成長する。この製造方法により得られるェピタキシャル基板 E8は、窒化ガリウム基板
61と、 GaNfl莫 83と、 GaNfl莫 85と、 AlGaN膜 87とを備; る。
[0079] ェピタキシャル基板 E1〜E8は、高い比抵抗の第 1の窒化ガリウム系半導体膜上に 設けられた低い不純物濃度の第 2の窒化ガリウム系半導体膜を含むので、例えば、 電界効果トランジスタおよび高電子移動度トランジスタといった III族窒化物系トランジ スタのために好適である。
[0080] 以上説明したように、バッファ層のための大きい炭素濃度を有する窒化ガリウム系膜 と、チャネル層のための小さい炭素濃度を有する窒化ガリウム系膜とを窒化ガリウム 基板を用いて作製する方法は、既に説明した例の手法を組み合わせることによって も得られる。
ェピタキシャル基板を作製するために、下記の条件（1)〜（6)を組み合わせることが できる：
(1)チャネル層を成長するための有機ガリウム原料の流量はバッファ層を成長するた めの有機ガリウム原料の流量よりも小さい。
(2)チャネル層を成長するための窒素原料の流量はバッファ層を成長するための窒 素原料の流量よりも大きい。
(3)チャネル層の成長における v/m比はバッファ層の成長における v/m比よりも 大きい。
(4)チャネル層の成長温度はバッファ層の成長温度よりも大きい。
(5)チャネル層の成長中の圧力はバッファ層の成長のため圧力よりも大きい。
(6)第 1の窒化ガリウム系半導体の成長速度は第 2の窒化ガリウム系半導体力 なる 成長速度よりも大きい。
[0081] 窒化ガリウム膜の作製のための主要な条件および炭素濃度の一例は、
バッファ GaN膜 チャネル GaN膜
炉内圧力： 27kPa lOlkPa
炉内温度： 1050°C 1050°C
6. 6 z m 1. 1 μ m
νΖΠΙ比： 1200 6800 炭素濃度： 6 X 10 7cm— d 1 X 10 cm"d
である。
また、窒化ガリウム膜の作製のための主要な条件および炭素濃度の別の例は、 バッファ GaN膜 チャネル GaN膜
炉内圧力： 27kPa lOlkPa
炉内温度： 1050。C 1100。C
成長速度： Ό . 6 μ τη 1. 1 μ m
νΖπι比： 1200 6800
炭素濃度： 6 X 1017cm— 3 l X 1016cm— 3
である。
[0083] (第 4の実施の形態）
図 8Aは、電界効果トランジスタを作製するためのフロー図である。まず、工程 S 1では 、有機金属気相成長法を用いて、 4 X 1017cm— 3以上の炭素濃度を有する第 1の窒化 ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する。工程 S2では 、有機金属気相成長法を用いて、 4 X 1016cm— 3未満の炭素濃度を有する第 2の窒化 ガリウム系半導体からなるチャネル層をバッファ層上に成長する。工程 S3では、 ME S電界効果トランジスタのための電極構造物（ゲート電極、ソース電極、ドレイン電極） をチャネル層上に形成する工程とを備える。この方法によれば、高純度なチャネル層 および高抵抗のバッファ層を有するトランジスタが作製される。
[0084] 図 8Bは、高電子移動度トランジスタを作製するためのフロー図である。まず、工程 S 4では、有機金属気相成長法を用いて、 4 X 1017cm 3以上の炭素濃度を有する第 1 の窒化ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する。工程 S5では、有機金属気相成長法を用いて、 4 X 1016cm— 3未満の炭素濃度を有する第 2の窒化ガリウム系半導体からなるチャネル層をバッファ層上に成長する。工程 S6で は、有機金属気相成長法を用いて、第 3の窒化ガリウム系半導体からなるバリア層を チャネル層上に成長する。工程 S7では、高電子移動度トランジスタのための電極構 造物（ゲート電極、ソース電極、ドレイン電極）をチャネル層上に形成する工程とを備 える。この方法によれば、高純度なチャネル層および高抵抗のバッファ層を有すると 共にノくリア層を有するトランジスタが作製される。
[0085] 高電子移動度トランジスタを作製するための主要な条件および炭素濃度の一例 バッファ GaN チャネル GaN バリア AlGaN 炉内圧力： 27kPa 27kPa 27kPa
炉内温度： 1050°C 1050°C 1050。C
成: ¾速度： 6. β μ τη 1. 1 μ m
VZIII比： 1200 6800
NH3流量： 6slm 6slm 6slm
炭素濃度： 6 X 1017cm 3 2 X 1016cm— 3
である。この実施例では、バッファ層からチャネル層に移るとき、およびチャネル層か らバリア層に移るとき、 TMGおよび TMAといった ΠΙ族有機原料ガスの流量を変化さ せる一方で、その以外の圧力、温度、アンモニア流量、キャリア流量を変化させてい ない。
[0086] 以上説明したように、サファイア基板或いは SiC基板上に様々な成長条件 (成長温 度、成長圧力、成長速度、 v/m比など）を用いて窒化ガリウムを成長しても、成長さ れた窒化ガリウム積層の不純物濃度（例えば、炭素）を大きく変えることはできない。 しかし、転位の極めて少ない GaN基板を用いてェピタキシャル膜を作製すると、膜中 の不純物の制御性を大幅に向上できる。 GaN基板を用いるとき、例えば炭素濃度は 、成長条件の変化に応答して 2桁以上変わる。この制御性を利用して炭素の含有量 を調整することにより、バッファ層およびチャネル層それぞれに好適な特性 (比抵抗 および移動度）を有するェピタキシャル膜を提供できる。バッファ層が高抵抗であると 共にチャネル層が高純度である半導体積層を作製できる。
[0087] 好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そ のような原理から逸脱することなく配置および詳細において変更され得ることは、当 業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定 されるものではない。本実施の形態において説明された特定の材料に限定されること なぐ例えばバッファ層の材料として AlGaNを用いることができ、またチャネル層の材 料として InGaNを用いることができる。さらに、バリア層の材料として AlGaN、 A1Nを 用いることができる。したがって、特許請求の範囲およびその精神の範囲から来る全 ての修正および変更に権利を請求する。

Claims

請求の範囲
[1] 窒化ガリウムからなる支持基体と、
前記支持基体上に設けられており第 1の窒化ガリウム系半導体からなるバッファ層と 、 前記バッファ層上に設けられており第 2の窒化ガリウム系半導体からなるチャネル 層と、
前記バッファ層上に設けられており、前記第 2の窒化ガリウム系半導体のバンドギヤ ップより大きいバンドギャップを有する第 3の窒化ガリウム系半導体からなる半導体層 と、 前記半導体層上に設けられたゲート電極、ソース電極およびドレイン電極と を備え、
前記第 1の窒化ガリウム系半導体の炭素濃度は、 4 X 1017cm— 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は、 4 X 1016cm— 3未満である、ことを 特徴とする高電子移動度トランジスタ。
[2] 窒化ガリウムからなる支持基体と、
前記支持基体上に設けられており第 1の窒化ガリウム系半導体力もなるバッファ層と
、 前記バッファ層上に設けられており第 2の窒化ガリウム系半導体からなるチャネル 層と、
前記チャネル層上に設けられたゲート電極、ソース電極およびドレイン電極と を備え、
前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする電界効果トランジスタ。
[3] III族窒化物系トランジスタのためのェピタキシャル基板であって、
窒化ガリウム基板と、
前記窒化ガリウム基板上に設けられており第 1の窒化ガリウム系半導体からなる第 1 の半導体膜と、
前記第 1の半導体膜上に設けられており第 2の窒化ガリウム系半導体からなる第 2 の半導体膜と
を備え、 前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm d以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とするェピタキシャル基板。
[4] 前記第 2の窒化ガリウム系半導体のバンドギャップより大きいバンドギャップを有す る第 3の窒化ガリウム系半導体からなり、前記第 1の半導体膜上に設けられた第 3半 導体膜を更に備える、ことを特徴とする請求項 3に記載されたェピタキシャル基板。
[5] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ層を 窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、
前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を成 長するための有機ガリウム原料の流量よりも小さぐ
前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[6] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ層を 窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、
前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長するた めの窒素原料の流量よりも大きぐ
前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[7] m族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ層を 窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、
前記チャネル層の成長における (V族原料流量) / (III族原料流量）は前記バッファ 層の成長における (V族原料流量) / (III族原料流量)よりも大きく、
前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[8] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ層を 窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、
前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大きく 前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[9] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 減圧有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ 層を窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、 前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも大 きぐ 前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[10] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、第 1の窒化ガリウム系半導体からなるバッファ層を 窒化ガリウム基板上に成長する工程と、
有機金属気相成長法を用いて、第 2の窒化ガリウム系半導体からなるチャネル層を 前記バッファ層上に成長する工程と
を備え、
前記第 1の窒化ガリウム系半導体の成長速度は前記第 2の窒化ガリウム系半導体 の成長速度よりも大きぐ
前記第 1の窒化ガリウム系半導体の炭素濃度は 4 X 1017cm 3以上であり、 前記第 2の窒化ガリウム系半導体の炭素濃度は 4 X 1016cm 3未満である、ことを特 徴とする方法。
[11] III族窒化物系トランジスタのためのェピタキシャル基板を作製する方法であって、 有機金属気相成長法を用いて、 4 X 1017cm 3以上の炭素濃度を有する第 1の窒化 ガリウム系半導体からなるバッファ層を窒化ガリウム基板上に成長する工程と、 有機金属気相成長法を用いて、 4 X 1016cm 3未満の炭素濃度を有する第 2の窒化 ガリウム系半導体からなるチャネル層を前記バッファ層上に成長する工程と を備え、
前記バッファ層および前記チャネル層の成長において、下記の条件（1)〜（6)のう ちの複数の条件を満たす、
(1)前記チャネル層を成長するための有機ガリウム原料の流量は前記バッファ層を 成長するための有機ガリウム原料の流量よりも小さい、
(2)前記チャネル層を成長するための窒素原料の流量は前記バッファ層を成長する ための窒素原料の流量よりも大きい、
(3)前記チャネル層の成長における (V族原料流量) / (ΠΙ族原料流量）は前記バッ ファ層の成長における (V族原料流量) / (III族原料流量)よりも大きレ、、
(4)前記チャネル層のための成長温度は前記バッファ層のための成長温度よりも大 きい、
(5)前記チャネル層の成長中の圧力は前記バッファ層の成長の成長中の圧力よりも 大きい、
(6)前記第 1の窒化ガリウム系半導体の成長速度は前記第 2の窒化ガリウム系半導 体 no成長速度よりも大きい、
ことを特徴とする方法。
[12] 有機金属気相成長法を用いて前記チャネル層上に、 ΠΙ族窒化物系半導体からなる 層を成長する工程をさらに備え、
前記第 2の窒化ガリウム系半導体のバンドギャップは前記 ΠΙ族窒化物系半導体の バンドギャップより小さレ、、ことを特徴とする請求項 5〜請求項 11のレ、ずれか一項に 記載された方法。
[13] III族窒化物系トランジスタを作製する方法であって、
請求項 5から請求項 12のいずれか一項に記載された方法を用いてェピタキシャノレ 基板を作製する工程と、
当該 III族窒化物系トランジスタのための電極を前記ェピタキシャル基板上に形成す る工程と
を備えることを特徴とする方法。
PCT/JP2006/304043 2005-05-26 2006-03-03 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 WO2006126319A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US11/571,156 US7749828B2 (en) 2005-05-26 2006-03-03 Method of manufacturing group III Nitride Transistor
CA002570558A CA2570558A1 (en) 2005-05-26 2006-03-03 High electron mobility transistor, field-effect transistor, epitaxial substrate, method of manufacturing epitaxial substrate, and method of manufacturing group iii nitride transistor
EP06728605A EP1777737A4 (en) 2005-05-26 2006-03-03 HIGH ELECTRON MOBILITY TRANSISTOR, FIELD EFFECT TRANSISTOR, EPITAXIAL SUBSTRATE, METHOD OF MAKING THE EPITAXIAL SUBSTRATE, AND METHOD FOR PRODUCING A GROUP III NITRIDE TRANSISTOR
CN2006800003836A CN1977366B (zh) 2005-05-26 2006-03-03 高电子迁移率晶体管、场效应晶体管、外延衬底、制造外延衬底的方法以及制造ⅲ族氮化物晶体管的方法
US12/786,440 US7884393B2 (en) 2005-05-26 2010-05-25 High electron mobility transistor, field-effect transistor, and epitaxial substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005154406A JP4792814B2 (ja) 2005-05-26 2005-05-26 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP2005-154406 2005-05-26

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US11/571,156 A-371-Of-International US7749828B2 (en) 2005-05-26 2006-03-03 Method of manufacturing group III Nitride Transistor
US12/786,440 Division US7884393B2 (en) 2005-05-26 2010-05-25 High electron mobility transistor, field-effect transistor, and epitaxial substrate

Publications (1)

Publication Number Publication Date
WO2006126319A1 true WO2006126319A1 (ja) 2006-11-30

Family

ID=37451751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/304043 WO2006126319A1 (ja) 2005-05-26 2006-03-03 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法

Country Status (8)

Country Link
US (2) US7749828B2 (ja)
EP (1) EP1777737A4 (ja)
JP (1) JP4792814B2 (ja)
KR (1) KR20080011264A (ja)
CN (1) CN1977366B (ja)
CA (1) CA2570558A1 (ja)
TW (1) TW200705659A (ja)
WO (1) WO2006126319A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057601A1 (ja) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板
WO2010044430A1 (ja) * 2008-10-16 2010-04-22 住友電工デバイス・イノベーション株式会社 半導体装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5224311B2 (ja) * 2007-01-05 2013-07-03 古河電気工業株式会社 半導体電子デバイス
JP2009021279A (ja) * 2007-07-10 2009-01-29 Hitachi Cable Ltd 半導体エピタキシャルウエハ
JP5622499B2 (ja) * 2008-12-15 2014-11-12 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
US8564020B2 (en) * 2009-07-27 2013-10-22 The Hong Kong University Of Science And Technology Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2011035065A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP5188545B2 (ja) * 2009-09-14 2013-04-24 コバレントマテリアル株式会社 化合物半導体基板
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
JP2012033575A (ja) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5746927B2 (ja) * 2010-08-11 2015-07-08 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
WO2012066701A1 (ja) * 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP5711001B2 (ja) * 2011-02-17 2015-04-30 新日本無線株式会社 窒化物半導体装置の製造方法
US20120248577A1 (en) * 2011-04-04 2012-10-04 Epowersoft Inc. Controlled Doping in III-V Materials
JP2013008836A (ja) * 2011-06-24 2013-01-10 Sharp Corp 窒化物半導体装置
US8946788B2 (en) 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
JP5546514B2 (ja) * 2011-09-20 2014-07-09 古河電気工業株式会社 窒化物半導体素子及び製造方法
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
JP2013197357A (ja) * 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
US9076896B2 (en) 2012-03-21 2015-07-07 Seoul Viosys Co., Ltd. Method of fabricating nonpolar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same
US9160326B2 (en) 2012-07-10 2015-10-13 The Hong Kong University Of Science And Technology Gate protected semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
US20140209920A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. High Electron Mobility Transistor Structure
EP3282041B1 (en) 2013-02-15 2020-06-24 AZUR SPACE Solar Power GmbH P doping of group iii nitride buffer layer structure on a heterosubstrate
WO2014196466A1 (ja) * 2013-06-06 2014-12-11 日本碍子株式会社 １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
WO2015008532A1 (ja) * 2013-07-19 2015-01-22 シャープ株式会社 電界効果トランジスタ
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
US9123828B2 (en) * 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US20150137179A1 (en) * 2013-11-19 2015-05-21 Huga Optotech Inc. Power device
JP6283250B2 (ja) 2014-04-09 2018-02-21 サンケン電気株式会社 半導体基板及び半導体素子
JP6261437B2 (ja) 2014-04-09 2018-01-17 サンケン電気株式会社 半導体基板の製造方法、及び半導体素子の製造方法
JP6249868B2 (ja) 2014-04-18 2017-12-20 サンケン電気株式会社 半導体基板及び半導体素子
US9608103B2 (en) * 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
JP6668597B2 (ja) * 2015-03-10 2020-03-18 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
JP6373224B2 (ja) * 2015-04-09 2018-08-15 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2016207748A (ja) * 2015-04-17 2016-12-08 住友電気工業株式会社 半導体装置の製造方法および半導体装置
CN108140561B (zh) 2015-11-02 2022-04-12 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US11127596B2 (en) * 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP6759886B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
JP7117732B2 (ja) * 2018-07-11 2022-08-15 国立大学法人大阪大学 Ｉｉｉ族窒化物基板およびｉｉｉ族窒化物結晶の製造方法
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
WO2024036486A1 (en) * 2022-08-16 2024-02-22 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4911101A (en) * 1988-07-20 1990-03-27 General Electric Company Metal organic molecular beam epitaxy (MOMBE) apparatus
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
EP1410444B1 (en) * 2001-07-24 2012-08-22 Cree, Inc. Insulating Gate AlGaN/GaN HEMT
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
WO2004061923A1 (en) * 2002-12-27 2004-07-22 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
US7786550B2 (en) * 2003-03-06 2010-08-31 Panasonic Corporation P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2003059946A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The ＧａＮ系半導体装置
JP2003257997A (ja) * 2002-02-28 2003-09-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体装置を製造する方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1777737A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057601A1 (ja) * 2007-11-02 2009-05-07 Sumitomo Electric Industries, Ltd. Iii族窒化物電子デバイス及びiii族窒化物半導体エピタキシャル基板
US8541816B2 (en) 2007-11-02 2013-09-24 Sumitomo Electric Industries, Ltd. III nitride electronic device and III nitride semiconductor epitaxial substrate
WO2010044430A1 (ja) * 2008-10-16 2010-04-22 住友電工デバイス・イノベーション株式会社 半導体装置
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1777737A1 (en) 2007-04-25
CN1977366B (zh) 2010-10-13
TW200705659A (en) 2007-02-01
JP4792814B2 (ja) 2011-10-12
TWI380443B (ja) 2012-12-21
US20100230723A1 (en) 2010-09-16
US7884393B2 (en) 2011-02-08
JP2006332367A (ja) 2006-12-07
CN1977366A (zh) 2007-06-06
US7749828B2 (en) 2010-07-06
CA2570558A1 (en) 2006-11-30
EP1777737A4 (en) 2009-07-22
KR20080011264A (ko) 2008-02-01
US20090189190A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
WO2006126319A1 (ja) 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法
JP5374011B2 (ja) 窒化物半導体装置
US7566580B2 (en) Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition
JP5543076B2 (ja) 電界効果トランジスタ用エピタキシャル基板
JPH04297023A (ja) 窒化ガリウム系化合物半導体の結晶成長方法
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
CN109599329B (zh) 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US20150287791A1 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2000340512A (ja) 半導体膜の成長方法及び半導体装置の製造方法
US7625447B2 (en) Method of growing semiconductor crystal
JP5914999B2 (ja) 半導体装置の製造方法
JP4423011B2 (ja) 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
JP2018101701A (ja) 半導体基板およびその製造方法
JP4329984B2 (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法
JP2002154900A (ja) 窒化ガリウム系化合物半導体の結晶成長方法と窒化ガリウム系化合物半導体
JP6819009B2 (ja) 半導体基板の製造方法
JP2012156546A (ja) 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP4768773B2 (ja) 薄膜形成装置および薄膜形成方法
CN112735943A (zh) 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
JP2003234357A (ja) 電界効果トランジスタ
JP2002367918A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法
JP2000138368A (ja) Ｉｉｉ−ｖ族化合物半導体の気相成長方法及び高電子移動度トランジスタの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006728605

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2570558

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 200680000383.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11571156

Country of ref document: US

Ref document number: 1020067027121

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2006728605

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU