JP7324665B2 - サブマウント - Google Patents

サブマウント Download PDF

Info

Publication number
JP7324665B2
JP7324665B2 JP2019166870A JP2019166870A JP7324665B2 JP 7324665 B2 JP7324665 B2 JP 7324665B2 JP 2019166870 A JP2019166870 A JP 2019166870A JP 2019166870 A JP2019166870 A JP 2019166870A JP 7324665 B2 JP7324665 B2 JP 7324665B2
Authority
JP
Japan
Prior art keywords
film
submount
solder
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019166870A
Other languages
English (en)
Other versions
JP2021044468A (ja
Inventor
光教 宮本
俊秀 関根
隆俊 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Original Assignee
Citizen Watch Co Ltd
Citizen Fine Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd, Citizen Fine Device Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2019166870A priority Critical patent/JP7324665B2/ja
Publication of JP2021044468A publication Critical patent/JP2021044468A/ja
Application granted granted Critical
Publication of JP7324665B2 publication Critical patent/JP7324665B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

本発明は、レーザー素子等の電子部品を実装し、電子部品をステムや筐体等の支持基板に配置するためのサブマウントに関する。
レーザー素子は、電流を光に変換する半導体素子であるが、光の変換効率が完全ではないので、必ず電流ロスがあり、そのロス分は熱に変換される。レーザー素子を実装するサブマウントには、電極配線の役割と素子から発生した熱を筐体に素早く伝達する役割がある。
レーザー用サブマウントは、熱伝導率の高いAlN等からなる基板上にレーザーを実装するためのはんだ膜と、サブマウントを支持基板に配置するためのはんだ膜とを備えている。これらのはんだ膜としてはAuSnはんだ膜が広く利用されており、このAuSnはんだ膜は基板に形成した薄膜のメタライズ(例えば、基板側よりTi/Pt/Auの積層膜)上に成膜されることが一般的である。
また、レーザー用サブマウントの熱伝導率を更に高めるために、基板の表裏に熱伝導性のよい銅めっき等からなる厚い金属膜を配置したサブマウントが開発されている(例えば、特許文献1参照。)。図4は従来のサブマウントの模式図である。サブマウント100は、AlNからなる基板101の表裏面に銅めっき102a、102bを備えている。サブマウント100における一方の面に形成された銅めっき102aの上面には、レーザー素子を実装するためのAuSnはんだ膜103を備え、他方の面の銅めっき102bの上面全面には銅サブマウント100を図示しない支持基板へ取り付けるためのAuSnはんだ膜104を備えている。はんだ膜103と銅めっき102aの間、及びはんだ膜104と銅めっき102bの間には、銅めっき102a、102bの表面側よりTi/Pt/Auのメタライズ(不図示)が形成されている。銅めっき102a、102bの厚さは、一般的には20μm以上であり、100μmを超える場合もある。サブマウント100全体の体積のうち、銅めっき102a、102bの比率が高いほどサブマウント100の熱伝導率が高くなり、銅めっき102a,102bを備えていないサブマウントに比べて、レーザーの高出力化および省電力化が期待できる。
特開平5-13820号公報
従来のサブマウントは、厚膜で形成した金属膜(従来例における銅めっき102a、102b)の側面が露出している。この金属膜を銅めっき、はんだ膜をAuSnはんだで形成した場合、はんだ膜を溶融して接合相手部材(例えば、レーザー素子やステム等の支持基板)と接合したとき、はんだ膜を構成するSn成分が金属膜へ拡散する。また、はんだ膜の拡散により金属膜側面とはんだ膜界面の物理的状況の変化によりはんだ膜の濡れ性が低下し、はんだ膜の金属膜側への濡れ広がりが不足し、代わって接合相手部材側に無駄に濡れ広がってしまうことがある。このような場合、はんだ膜の組成が不安定となり、本来のはんだ膜の共晶組織が得られなくなる。
はんだ膜の共晶組織が得られず、亜共晶あるいは過共晶となれば、接合強度が弱くなり、特にヒートサイクル試験などの熱膨張と熱収縮により接合部にクラックが生じやすくなり、著しく接合強度が低下する。
本発明は、上記課題を解決するために成されたものであり、はんだ膜の組成を安定化させ、はんだ膜の共晶組織を安定的に生成できるサブマウントを提供するものである。
電子部品を支持基板に配置するためのサブマウントであって、基板と、当該基板の少なくとも一方の面に形成された第1金属膜と、前記第1金属膜上に形成されたはんだ膜と、を備え、前記第1金属膜の側面上に、前記第1金属膜より前記はんだ膜のぬれ性がよい表面を備えた第2金属膜を有するサブマントとする。
さらに、前記第1金属膜の上面上であり、前記第1金属膜と前記はんだ膜との間に前記第2金属膜をさらに有するサブマウントとしてもよい。
また、前記第2金属膜は、前記第1金属膜より前記はんだ膜のぬれ性がよい表面金属層、該表面金属層の下層に位置し前記はんだ膜に対するバリア層及び該バリア層の下層であり前記第1金属膜と密着する密着層を備えたサブマウントとしてもよい。
また、前記第1金属膜の側面上に形成された第2金属膜と、前記第1金属膜の上面上に形成された前記第2金属膜とは、異なる材料により構成したサブマウントとしてもよい。
さらに、前記第2金属膜は、蒸着またはスパッタにより形成され、前記第2金属層の下層には、めっき法により形成され、前記第1金属膜より前記第1金属膜より前記はんだ膜のぬれ性がよい表面を備えた第3金属膜を有するサブマウントとしてもよい。
さらにまた、前記第1金属膜の側面は、前記第1金属膜の表面から前記基板に向かい広がる傾斜面としたサブマウントとしてもよい。
本発明のサブマウントによれば、サブマウントと、サブマウントと接合される接合部材とを接合するはんだ膜の組成を安定化させ、はんだ膜の共晶組織を安定的に生成することができる。
本発明に係るサブマウントの断面図である。 本発明に係るサブマウントの断面図であり、サブマウントにレーザー素子およびステムが接合された後を示す図である。 本発明に係るサブマウントの断面図である。 従来のサブマウントの斜視図である。
以下図面を参照して、本発明に係るサブマウントについて説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ。
図1は、本発明に係るサブマウントの第1実施形態の断面図である。
サブマウント10は、AlN基板11と、AlN基板11の一方の面上に形成された銅めっき12aと、他方の面上に形成された銅めっき12bと、銅めっき12aの表面上に形成され、銅めっき12aの表面側から順にTi/Pt/Auの膜が積層された積層膜13aと、銅めっき12bの表面上に形成され、銅めっき12bの表面側から順にTi/Pt/Auの膜が積層された積層膜13bとを備える。銅めっき12a、12bは、AlN基板11の外形より小さく形成されており、積層膜13aは、銅めっき12aが形成されていないAlN基板11の一方の面上にも形成されており、積層膜13bは、銅めっき12b及び後述するNiめっき膜15aが形成されていないAlN基板11の他方の面上にも形成されている。さらに、サブマウント10は、積層膜13aの表面上に形成され、電子部品を実装するためのAuSnはんだ膜14aと、積層膜13bの表面上に形成され、ステム等の支持基板にサブマウント10を実装するためのAuSnはんだ膜14bとを備える。さらにまた、サブマウント10は、銅めっき12bの表面からAlN基板11の表面にわたり銅めっき12bの側面に形成されたNiめっき膜15aを備える。
AlN基板11は、例えばYをバインダーとして添加されたAlN焼結体を用いることできる。サブマウント10は高い熱伝導率を有することが望ましく、その観点から、SiC基板やその他のセラミックスも用いることができる。AlN基板11は、表面が研磨されていることが望ましいが、研削面や焼結後そのままの面でも構わない。
銅めっき12a、12bは、サブマウント10の熱伝導率を向上させるための金属膜であり、電気めっきで形成することができる。銅めっき12a、12bは、サブマント10を構成する部材の中で最も熱伝導率が高く、サブマウント10の熱伝導性の向上に寄与する。また、銅めっき12a、12bを電気めっきで形成する場合は、めっき成長のシードメタル膜として、あらかじめAlN基板11の表面に、表面側からTi/CuあるいはTiW/Cuの積層膜が薄膜で成膜されている(不図示。)。シードメタル膜におけるTiまたはTiWの膜は、AlN基板11とシードメタル膜のCuとを密着させる密着膜であるが、サブマウント10の基材に応じて、CrやNiなどを用いることもできる。電気めっきのほか、銅箔をAlN基板11にボンディング(DBC:Direct bonding copper)することでも同様の構造が得られる。銅箔をAlN基板11にボンディングする場合は、両者の密着性を向上させるため、AlN基板11または銅箔の表面を酸化処理したり、表面に金属膜を形成したりして行ってもよい。なお、銅めっき12a、12bは、熱伝導性のよい材料であれば銅めっきに限らず他の材料による金属膜としてもよく、その厚みが大きい程、熱伝導性の向上を図ることができる。
銅めっき12a、12bは、AlN基板11より外形が小さく、エッチングによって、任意のパターン形状を作製することができる(サブトラクティブ法)。任意のパターン形状とする方法としては、レジスト開口したところに銅めっきして、直接所望の銅パターン形状を形成する方法でもよい(アディティブ法)。また、銅めっき12a、12bの側面は、AlN基板11に向かって広がる傾斜面となっている。
Ti/Pt/Au積層膜13a、13bは、典型的には厚さが、Ti=0.06μm、Pt=0.2μm、Au=0.5μm程度となるように成膜され、真空蒸着やスパッタリングを用いることができる。Tiは密着層、PtはAuSnはんだ膜14a、14b融解時の拡散を防止するバリア層、AuはAuSnはんだ膜14a、14bの融解時にAuSnはんだ膜14a、14b内に拡散し、AuSn全体の組成変動量を調節するための層である。バリア層は、Ptの他、Ni、Pd、Coなども用いることができる。但し、厚さは上述の限りではない。
AuSnはんだ膜14a、14bは、AuとSnの組成比が共晶点になるように調整された層であり、真空蒸着やスパッタリングを用いることができる。好ましくは、AuとSnを別々の蒸発源から蒸発させて所望の組成を得る2元同時蒸着法は膜質や組成が均一化するので良い。他にも、AuとSnを積層させて構成しても良い。
AuSnはんだ膜14、14bは、AuとSnの組成比をおよそ71:29(atomic%)が信頼性や接合強度の観点から良く用いられるが、6.3:93.7の組成比でも用いることができる。この組成比は、接合後にこの組成比となることが良く、Ti/Pt/Au積層膜13a、13bに含まれるAuや接合相手(電子部品や支持基板)に含まれるAuと混ざり合うため、予め、AuSnはんだ膜14a、14bはそれを見越して過共晶に設定しておくと良い。
AuSnはんだ膜14aは、厚さが約1~3μm程度であり、レーザー素子等の電子部品と接合する層であり、フォトリソなどによって、パターン化されている。一方、AuSnはんだ膜14bは、厚さが約3~7μm程度であり、筐体あるいはステム等の支持基板と接合する層である。
Niめっき膜15aは、銅めっき12bの側面に形成される層であり、AuSnはんだ膜14bや、AuSnはんだ膜14bとTi/Pt/Au積層膜13bに含まれるAuや接合相手(支持基板)に形成されたサブマウント10搭載のためのAuとが混ざり合ったはんだ膜に対して、銅めっき12bより濡れ性のよい材料により構成される。Niめっき膜15aは、AuSnはんだ膜14bの溶融時にAuSnはんだ膜14bや、AuSnはんだ膜14bとTi/Pt/Au積層膜13bに含まれるAuや接合相手(支持基板)に形成されたサブマウント10搭載のためのAuとが混ざり合ったはんだ膜が銅めっき12bの側面を濡れ広がりよくするための層であり、更にはAuSnはんだ膜14bのSnが銅めっき12b中へ拡散することを抑制するためのバリア層としても機能する。Niめっき膜15aは、このはんだ膜に対し濡れ性のよい材料で構成すればNiに限らずPd、Coなどでも形成できるが、特にNiが望ましい。Niがよい理由は、AuSnはんだに対し濡れ性がよく、Ptに次いでAuSnはんだへの融解速度が遅い(バリア性が高い)ためである。なお、Niめっき膜15aとAlN基板11との間には、銅めっき12a、12bとAlN基板11との間に配設されたシードメタル膜が延設されていてもよい。この場合、Niめっき膜15aとAlN基板11との間において、このシードメタル膜は、Niめっき膜15aとAlN基板11とを密着させる密着膜として機能する。さらに、このシードメタル膜は、Ti/Pt/Au積層膜13a、13bとAlN基板11との間にまで延設してもよい。しかし、シードメタル膜におけるAlN基板11との密着層をTiWとした場合は、Ti/Pt/Au積層膜13a、13bにおけるAlN基板11との密着層であるTiと比較してAlN基板11との密着力が小さいことより、AuSnはんだ膜14bを溶融凝固した時の応力等によってAlN基板11との界面で剥離を引き起こす恐れがあり、この場合は、Ti/Pt/Au積層膜13a、13bとAlN基板11との間までシードメタル膜を延設しない方が好ましい。つまり、シードメタル膜とAlN基板11との密着力が、Ti/Pt/Au積層膜13a、13bとAlN基板11との密着力より小さい場合は、Ti/Pt/Au積層膜13a、13bとAlN基板11との間にシードメタル膜を配設しない方が好ましく、シードメタル膜とAlN基板11との密着力が、Ti/Pt/Au積層膜13a、13bとAlN基板11との密着力より大きい場合は、Ti/Pt/Au積層膜13a、13bとAlN基板11との間までシードメタル膜を配設してもよい。
Niめっき膜15aは、電気めっきや無電解めっきで形成することができ、厚さは上述の機能が発現すれば良いが、1μm以上が好ましい。真空蒸着やスパッタリングを用いることも可能であるが、この方法では銅めっき12bの側面に成膜されにくく、銅めっき12b側面の表面が露出する場合があるため、電気めっきなどで形成するのが好ましい。なお、Niめっき膜15aの側面を本実施例のように傾斜面とすることで、Niめっき膜15aの形成方法に関わらず、銅めっき12bの側面にNiめっき膜15aをより確実に形成することができる。また、図1に示す本実施例では、Niめっき膜15aを銅めっき12bの側面にのみ形成しているが、銅めっき12bの側面に加え、銅めっき12bとTi/Pt/Au積層膜13bとの間にNiめっき膜15aを備えた構成であっても、何ら問題無い。
次に、本発明に係るサブマウントにレーザー素子を搭載し、ステムに接合した状態を説明する。図2は、本発明に係るサブマウントの断面図であり、サブマウントにレーザー素子およびステムが接合された後の図である。
サブマウント10は、AuSnはんだ膜14aを接合膜としてレーザー素子21を搭載し、AuSnはんだ膜14bを接合膜としてステム22に搭載される。図示していないが、レーザー素子21及びステム22の表面には、それぞれサブマウント10との接合のためのメタライズ膜が予め形成されており、AuSnはんだ膜14a、14bの溶融時にAuSnはんだ膜14a、14bとの接合膜として機能する。具体的には、AuSnはんだ膜14aとレーザー素子21表面のメタライズが接合し、AuSnはんだ膜14bとステム22表面のメタライズ膜とが接合する。レーザー素子21とステム22のメタライズ膜は、例えば、レーザー素子21、ステム22の表面側よりTi/Pt/Auを積層した積層膜、またはNi/Auを積層した積層膜などが用いられる。
サブマウント10とレーザー素子21およびステム22における接合は、AuSnはんだ膜14a、14bの共晶温度(Au:Sn=7:3at%では278℃)以上の温度で、真空中あるいはN雰囲気中で接合されるのが一般的である。
接合後では、サブマウント10のTi/Pt/Au積層膜13a、13bのAuがそれぞれAuSnはんだ膜14a、14b中に拡散し、Ti/Pt膜23a、23bとなり、AuSnはんだ膜13a、13bはそれぞれAuSn共晶24a、24bとなる。図示していないが、Ti/Pt膜23a、23bとAuSn共晶24a、24bとの間にはAu、Sn及びPtで構成される金属間化合物(IMC:Intermetallic compound)が形成される。この金属間化合物は、接合条件によって、その厚さや組成比は異なる。
また、サブマウント10とステム22との接合時には、サブマウント10は上面(サブマウント10にステム22が搭載される側とAlN基板11を挟み反対側)から荷重をかけるため、溶融したAuSnはんだ膜14b(以下、AuSnはんだと呼ぶ。)はサブマウント10上のAuSnはんだ膜14b形成領域から押し出され、AuSnはんだの一部はAuSnはんだ膜14b形成領域の周囲にはみ出す。はみ出したAuSnはんだは、銅めっき12b側面に形成されたNiめっき膜15aにより、銅めっき12b側面に適切に濡れ広がることによって、サブマウント10周囲にAuSn共晶24bが適切に形成される。もし、Niめっき膜15aが無い場合は、銅めっき12b側面にAuSnはんだが十分に濡れ広がることができず、ステム22の表面に濡れ広がってしまう。このような場合には、サブマウント10とステム22との間、及び銅めっき12b側面に濡れ広がるAuSnはんだ、つまり接合に寄与するAuSnはんだの量が不足し、AuSnはんだが亜共晶になりやすくAuSn共晶24bが生成されない恐れがある。
さらに、Niめっき膜15aは、AuSnはんだ中のSn成分が銅めっき12b内に多量拡散することを防止し、AuSnはんだがAuリッチ組成に偏ることもなくなり、安定的なAuSn共晶組織の生成に寄与する。そのため、サブマウント10とステム22とを、安定して強固に接合することが可能となる。
次に、本発明に係るサブマウントの第2の実施形態を説明する。図3は、本発明のサブマウントの第2の実施形態を示す断面図である。なお、本実施形態では、第1の実施形態のサブマウントと共通する構成については同一の符号を用い、当該共通の構成について特に言及のない点については第1の実施形態と同様の構成、機能である。
サブマウント30は、AlN基板11と、AlN基板11の一方の面上に形成された銅めっき12aと、他方の面上に形成された銅めっき12bと、銅めっき12aの表面上に形成され、銅めっき12aの表面側から順にTi/Pt/Auの膜が積層された積層膜13aと、銅めっき12bの表面及び側面上に形成されたNiめっき膜15bと、Niめっき膜の表面、側面上に形成され、Niめっき膜15bの面上から順にTi/Pt/Auの膜が積層された積層膜13cとを備える。銅めっき12a、12bは、AlN基板11の外形より小さく形成されており、積層膜13aは、銅めっき12aが形成されていないAlN基板11の一方の面上にも形成されており、積層膜13cは、銅めっき12b及びNiめっき膜15bが形成されていないAlN基板11の他方の面上にも形成されている。さらに、サブマウント30は、銅めっき12a上の積層膜13aの表面上に形成され、電子部品を実装するためのAuSnはんだ膜14aと、積層膜13cの表面上に形成され、ステム等の支持基板にサブマウント30を実装するためのAuSnはんだ膜14bとを備える。
第1の実施形態のサブマウント10と本実施形態のサブマウント30との相違点は、銅めっき12bの側面だけでなくその表面上にもNiめっき膜15bを備えることと、そのNiめっき膜15bの側面上に積層膜13cを備えることである。本実施形態では、Niめっき膜15bの側面に積層膜13cを備えることで、サブマウントのAuSnはんだ膜14bの溶融時における銅めっき12b側面側の適切な濡れ広がりを確保するとともに、AuSnはんだ膜14bのSn成分が銅めっき12b中へ拡散することを抑制するバリア層としての機能を向上させている。
サブマウント30は、Niめっき膜15b上に積層膜13cを備えるが、積層膜13cの最表層であるAu層は、AuSnはんだ膜14bに対する濡れ性がよいため、銅めっき12b側面側の適切な濡れ広がりを確保することができる。また、Niめっき膜15b上に積層膜13cを備える構成であり、Niめっき膜15bと積層膜13cにおけるAu層とにより、AuSnはんだ膜14bの濡れ性のよい層を複数積層した構成であるため、成膜が難しい銅めっき12bの側面等においてサブマウント30の表面側の成膜が不十分な場合(下地の層が露出してしまった場合)であっても、濡れ性が損なわれる恐れを小さくすることができる。なお、成膜をより確実に行うため、Niめっき膜15bの側面を傾斜面としておくとよいことは言うまでもない。
また、Niめっき膜15bと積層膜13cにおけるバリア層を構成するPtとでは、Ptの方がAuSnはんだ膜14b内のSn成分の拡散抑制効果が大きい。したがって、AuSnはんだ膜14bに対するバリア層としての高い効果が期待でき、さらに、Niめっき膜15b上に積層膜13bを備える構成であるため、バリア層としての特性も有するNiめっき膜15bと、積層膜13cにおけるバリア層(具体的にはPt層)とによりバリア層を複数積層した構成であり、濡れ性と同様に、バリア機能が損なわれる恐れを小さくすることができる。なお、本実施例では、Niめっき膜15bを銅めっき12bの側面上、及び銅めっき12bと積層膜13cとの間に形成しているが、銅めっき12bと積層膜13cとの間に形成せずに、銅めっき12bの側面上のみに形成してあっても、何ら問題無い。
10、30 サブマウント
11 AlN基板
12a、12b 銅めっき
13a、13b、13c 積層膜
14a、14b AuSnはんだ膜
15a、15b Niめっき膜
21 レーザー素子
22 ステム
23a、23b Ti/Pt膜
24a、24b AuSn共晶
100 サブマウント
101 基板
102a、102b 銅めっき
103 はんだ膜
104 はんだ膜

Claims (6)

  1. 基板上に備えたはんだ膜に共晶組織を生成して支持基板と接合させるサブマウントであって、
    前記基板の少なくとも一方の面に形成された第1金属膜と、
    前記第1金属膜の上面上及び前記第1金属膜の周囲の前記基板上に形成され、前記はんだ膜を構成する材料成分を含む表面金属層と当該表面金属層の下層に位置し前記はんだ膜に対するバリア層とを含む積層膜と、を備え、
    前記はんだ膜は前記第1金属膜の上面上に形成された前記積層膜上に形成され、
    前記第1金属膜の側面上に、前記はんだ膜に対するバリア層として機能し前記第1金属膜より前記はんだ膜のぬれ性がよい表面を備えた第2金属膜を有することを特徴とするサブマント。
  2. 前記第1金属膜の周囲の前記基板上に形成された前記積層膜は、前記第1金属膜より厚みが小さいことを特徴とする請求項1に記載のサブマウント。
  3. 前記第1金属膜の周囲の前記基板上に形成された前記積層膜上にさらに前記はんだ膜を備えることを特徴とする請求項1または2に記載のサブマウント。
  4. 前記はんだ膜はAuSnはんだであり、前記積層膜の前記バリア層はPt膜、Ni膜、Pd膜またはCo膜であり、前記表面金属層はAu膜であることを特徴とする請求項1~3のいずれか一項に記載のサブマウント。
  5. 前記第2金属膜は、Pd膜、Ni膜またはCo膜であることを特徴とする請求項1~4のいずれか一項に記載のサブマウント。
  6. 前記第1金属膜の側面は、前記第1金属膜の表面から前記基板に向かい広がる傾斜面であることを特徴とする請求項1~5のいずれか一項に記載のサブマウント。
JP2019166870A 2019-09-13 2019-09-13 サブマウント Active JP7324665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019166870A JP7324665B2 (ja) 2019-09-13 2019-09-13 サブマウント

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019166870A JP7324665B2 (ja) 2019-09-13 2019-09-13 サブマウント

Publications (2)

Publication Number Publication Date
JP2021044468A JP2021044468A (ja) 2021-03-18
JP7324665B2 true JP7324665B2 (ja) 2023-08-10

Family

ID=74864298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019166870A Active JP7324665B2 (ja) 2019-09-13 2019-09-13 サブマウント

Country Status (1)

Country Link
JP (1) JP7324665B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022180123A (ja) * 2021-05-24 2022-12-06 日亜化学工業株式会社 発光装置および発光装置の製造方法
CN117813735A (zh) * 2021-08-10 2024-04-02 新唐科技日本株式会社 半导体激光器装置、带焊料副装配件、带焊料集合副装配件及半导体激光器装置的检查方法
DE102023110655A1 (de) 2022-04-28 2023-11-02 Nichia Corporation Lichtemittierende Vorrichtung und Befestigungsbauteil

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269583A (ja) 1999-03-19 2000-09-29 Fuji Photo Film Co Ltd 半導体発光装置およびその製造方法
JP2003046181A (ja) 2001-07-27 2003-02-14 Ricoh Co Ltd サブマウント、半導体装置およびサブマウントの製造方法
JP2003092431A (ja) 2001-07-11 2003-03-28 Nichia Chem Ind Ltd フェースダウンで支持体に固定する方法
JP2003347650A (ja) 2002-05-29 2003-12-05 Rohm Co Ltd 半導体発光装置
JP2004259770A (ja) 2003-02-24 2004-09-16 Kyocera Corp 熱電交換モジュール用セラミック基板
JP2006185931A (ja) 2004-12-24 2006-07-13 Tokuyama Corp 半導体レーザー装置およびその製造方法
JP2006351847A (ja) 2005-06-16 2006-12-28 Fujifilm Holdings Corp 半導体発光装置
JP2007013044A (ja) 2005-07-04 2007-01-18 Sony Corp 発光装置
JP2007095715A (ja) 2005-09-26 2007-04-12 Dowa Holdings Co Ltd サブマウント及びその製造方法
JP2008166579A (ja) 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
JP2008205326A (ja) 2007-02-22 2008-09-04 Sanyo Electric Co Ltd サブマウント及びこれを用いた半導体装置
JP2008200728A (ja) 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
JP2009059904A (ja) 2007-08-31 2009-03-19 Sanyo Electric Co Ltd サブマウントおよびそれを備えた半導体装置
JP2011222675A (ja) 2010-04-07 2011-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5013820B2 (ja) 2006-11-07 2012-08-29 リケンテクノス株式会社 樹脂組成物およびカレンダーシート
JP2013004571A (ja) 2011-06-13 2013-01-07 Hamamatsu Photonics Kk 半導体レーザ装置
JP2015173218A (ja) 2014-03-12 2015-10-01 三菱電機株式会社 半導体レーザ光源
JP2016186997A (ja) 2015-03-27 2016-10-27 ウシオ電機株式会社 半導体レーザ装置及びその製造方法
JP2017152551A (ja) 2016-02-25 2017-08-31 株式会社フジクラ 半導体レーザモジュール及びその製造方法
US20180190520A1 (en) 2016-12-30 2018-07-05 Luxnet Corporation Composite heat-dissipating substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0276864U (ja) * 1988-12-01 1990-06-13
JPH07104138B2 (ja) * 1991-01-28 1995-11-13 松下電工株式会社 プリント配線板のパターン幅測定方法
JP2526434B2 (ja) * 1991-03-26 1996-08-21 三菱電機株式会社 半導体装置及びその製造方法
JPH0513820A (ja) * 1991-07-02 1993-01-22 Omron Corp 半導体装置

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269583A (ja) 1999-03-19 2000-09-29 Fuji Photo Film Co Ltd 半導体発光装置およびその製造方法
JP2003092431A (ja) 2001-07-11 2003-03-28 Nichia Chem Ind Ltd フェースダウンで支持体に固定する方法
JP2003046181A (ja) 2001-07-27 2003-02-14 Ricoh Co Ltd サブマウント、半導体装置およびサブマウントの製造方法
JP2003347650A (ja) 2002-05-29 2003-12-05 Rohm Co Ltd 半導体発光装置
JP2004259770A (ja) 2003-02-24 2004-09-16 Kyocera Corp 熱電交換モジュール用セラミック基板
JP2006185931A (ja) 2004-12-24 2006-07-13 Tokuyama Corp 半導体レーザー装置およびその製造方法
JP2006351847A (ja) 2005-06-16 2006-12-28 Fujifilm Holdings Corp 半導体発光装置
JP2007013044A (ja) 2005-07-04 2007-01-18 Sony Corp 発光装置
JP2007095715A (ja) 2005-09-26 2007-04-12 Dowa Holdings Co Ltd サブマウント及びその製造方法
JP5013820B2 (ja) 2006-11-07 2012-08-29 リケンテクノス株式会社 樹脂組成物およびカレンダーシート
JP2008166579A (ja) 2006-12-28 2008-07-17 Allied Material Corp 放熱部材および半導体装置
JP2008200728A (ja) 2007-02-21 2008-09-04 Mitsubishi Materials Corp はんだ接合材及びその製造方法並びにこれを用いたパワーモジュール基板
JP2008205326A (ja) 2007-02-22 2008-09-04 Sanyo Electric Co Ltd サブマウント及びこれを用いた半導体装置
JP2009059904A (ja) 2007-08-31 2009-03-19 Sanyo Electric Co Ltd サブマウントおよびそれを備えた半導体装置
JP2011222675A (ja) 2010-04-07 2011-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013004571A (ja) 2011-06-13 2013-01-07 Hamamatsu Photonics Kk 半導体レーザ装置
JP2015173218A (ja) 2014-03-12 2015-10-01 三菱電機株式会社 半導体レーザ光源
JP2016186997A (ja) 2015-03-27 2016-10-27 ウシオ電機株式会社 半導体レーザ装置及びその製造方法
JP2017152551A (ja) 2016-02-25 2017-08-31 株式会社フジクラ 半導体レーザモジュール及びその製造方法
US20180190520A1 (en) 2016-12-30 2018-07-05 Luxnet Corporation Composite heat-dissipating substrate

Also Published As

Publication number Publication date
JP2021044468A (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7324665B2 (ja) サブマウント
JP5688412B2 (ja) 半導体コンポーネント配列体の対向する電気的接続部を熱的に接触させる方法
KR100940164B1 (ko) 서브마운트 및 반도체 장치
WO2004015756A1 (ja) サブマウントおよび半導体装置
WO2006074165A2 (en) HIGH TEMPERATURE, STABLE SiC DEVICE INTERCONNECTS AND PACKAGES HAVING LOW THERMAL RESISTANCE
JP2007521639A (ja) 熱界面材と半田予備成型品
TW200836313A (en) Solder bump/under bump metallurgy structure for high temperature applications
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP5619167B2 (ja) 電子モジュールの製造方法、および、電子モジュール
JP2013016838A (ja) セラミックス配線基板、およびそれを用いた半導体装置
JP5028217B2 (ja) 光素子搭載方法
TW548805B (en) Element bonding substrate and its forming method
JP2006278463A (ja) サブマウント
JP2002368293A (ja) 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置
JP2005032834A (ja) 半導体チップと基板との接合方法
JP2008047604A (ja) メタライズ基板、半導体装置
JP2002359425A (ja) サブマウントおよび半導体装置
JP2000138320A (ja) 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JP2002359427A (ja) サブマウントおよび半導体装置
JP5693610B2 (ja) 電子デバイスの製造方法および該方法により製造された電子デバイス
US20060057404A9 (en) Solder film manufacturing method, heat sink furnished with solder film, and semiconductor-device-and-heat-sink junction
JP2004296901A (ja) 熱電モジュール
JP6819385B2 (ja) 半導体装置の製造方法
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
KR20140086373A (ko) Led용 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150