JP2003092431A - フェースダウンで支持体に固定する方法 - Google Patents

フェースダウンで支持体に固定する方法

Info

Publication number
JP2003092431A
JP2003092431A JP2002187648A JP2002187648A JP2003092431A JP 2003092431 A JP2003092431 A JP 2003092431A JP 2002187648 A JP2002187648 A JP 2002187648A JP 2002187648 A JP2002187648 A JP 2002187648A JP 2003092431 A JP2003092431 A JP 2003092431A
Authority
JP
Japan
Prior art keywords
support
electrode
chip
semiconductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002187648A
Other languages
English (en)
Other versions
JP3801108B2 (ja
Inventor
Takashi Murayama
隆史 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2002187648A priority Critical patent/JP3801108B2/ja
Publication of JP2003092431A publication Critical patent/JP2003092431A/ja
Application granted granted Critical
Publication of JP3801108B2 publication Critical patent/JP3801108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 流れ出た半田による電極間のショートを防
ぐ。 【解決手段】 同一面側に正負一対の電極が設けられて
なる半導体チップを、半導体チップの電極面を下側にし
て、支持体の導体層に直接面接続して支持体に固定して
放熱性を向上させる方法において、支持体の半導体チッ
プ電極との対向面に傾斜面を設け、該傾斜面の最頂部が
半導体チップの正負両電極の間に位置するように、半導
体チップの正負両電極を傾斜面に形成される電極と半田
付けして支持体に固定し、融解した半田が半導体チップ
の外側へ流れ出る結果、正負両電極間に流れ出すことが
ないようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、同一面側に正負一
対の電極が設けられてなる半導体、とくに窒化物半導体
(InAlGa1−X−YN、0≦X、0≦Y、X
+Y≦1)よりなり、発光ダイオード(LED)レーザ
ダイオード(LD)等の発光素子または受光素子等に利
用される窒化物半導体チップの固定方法に関する。
【0002】
【従来技術】一般に、窒化物半導体よりなる発光チップ
は、同一面側に正と負の電極が設けられている。これは
窒化物半導体が絶縁性基板の上に成長されることが多い
ことによる。このような発光チップはフェースダウンの
状態で、あるいはフェースアップの状態で例えばステ
ム、リードフレーム、ヒートシンク、サブマウント等の
支持体にマウントされて発光素子とされる。
【0003】本出願人は、先に特開平7−235729
号公報において、窒化物半導体発光チップがフェースダ
ウンで支持体にマウントされてなるレーザ素子を示し
た。この技術は、例えばサファイアのような絶縁性基板
を用いた窒化物半導体レーザチップの放熱性を向上させ
る目的で、レーザチップをフェースダウンして絶縁性の
ヒートシンク上にマウントしたものである。ここで、フ
ェースダウンとは同一面側に正負両電極が設けられてい
る半導体チップの電極面を下側にして、支持体の導体層
に直接面接続する方法をいう。
【0004】
【発明が解決しようとする課題】通常、同一面側に正負
両電極が設けられた半導体チップをフェースダウンで支
持体にボンディングする場合、支持体の所定の位置に、
加熱された半田材がディスペンサーにより所定量吐出さ
れると同時に、半導体チップがその半田材の上に載置さ
れ、冷却により支持体と半導体チップとが電気的に接続
される手段が行われる。半田材には銀ペースト、Inペ
ースト、Pb/Sn等の低融点金属が用いられることが
多い。しかし、半田材は、周知のように加熱された状態
で流動性が大きいという特性を有している。そのため同
一面側に正と負の電極が設けられた窒化物半導体チップ
では、半田材が所定の位置より流出することにより、片
方の電極と接触して電極間をショートさせてしまう恐れ
がある。
【0005】同一面側に電極が設けられた半導体チップ
がフェースダウンでマウントされた半導体素子の信頼性
を向上させる必要性はますます高まっている。特に、レ
ーザ素子のような発熱量の大きいデバイスの安定な光学
特性を維持するためには、半田材を介してレーザチップ
の熱を支持体側に逃し、レーザ素子の放熱性を高める必
要がある。
【0006】従って、本発明はこのような事情を鑑みて
成されたものであって、その目的とするところは、電極
間ショートのない信頼性に優れた窒化物半導体素子を提
供することにある。
【0007】
【課題を解決するための手段】本発明におけるフェース
ダウンで支持体に固定する方法にあっては、以下の方法
により上記問題点が解決される。
【0008】本発明は、同一面側に正負一対の電極が設
けられてなる半導体チップをフェースダウンで支持体に
固定する方法において、前記支持体の前記電極との対向
面に傾斜面を設け、該傾斜面の最頂部が前記電極の間に
位置するように、前記電極を前記傾斜面に形成される電
極と半田付けすることを特徴とする。
【0009】これにより、融解した半田が半導体チップ
の外側へ流れ出る結果、正負両電極間に流れ出すことは
なく、電極間で半田によるショートを起こすことのない
半導体素子が容易に得られる。
【0010】また本発明において、前記電極を、前記傾
斜面に形成される電極に、半田材料に対して濡れ性のよ
い薄膜を介して半田付けしてもよい。
【0011】これにより、融解した半田が半導体チップ
の外側へ向かって素速く流れ出でる結果、正負両電極間
に流れ出すことを確実に防ぐことができる。
【0012】さらにまた、本発明において、前記対向面
の一部を傾斜面とし、前記電極を該傾斜面に形成される
電極と半田付けし、前記半導体チップの電極面の一部が
非傾斜面と接するように載置してもよい。
【0013】これにより、半導体チップを支持体に対し
て安定に実装できる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態の各構
成について詳述する。 (半導体素子)本発明において半導体素子は特に限定さ
れないが、半導体発光素子が例として挙げられる。この
ような半導体発光素子としてZnSeやGaNなど種々
の半導体を使用したものを挙げることができるが、蛍光
物質を使用する場合には、その蛍光物質を効率良く励起
できる短波長が発光可能な窒化物半導体(InAl
Ga1−X−YN、0≦X、0≦Y、X+Y≦1)が好
適に挙げられる。半導体の構造としては、MIS接合、
PIN接合やpn接合などを有するホモ構造、ヘテロ構
造あるいはダブルへテロ構成のものが挙げられる。半導
体層の材料やその混晶度によって発光波長を種々選択す
ることができる。また、半導体活性層を量子効果が生ず
る薄膜に形成させた単一量子井戸構造や多重量子井戸構
造とすることもできる。
【0015】窒化物半導体を使用した場合、半導体用基
板にはサファイヤ、スピネル、SiC、Si、ZnO等
の材料が好適に用いられる。結晶性の良い窒化物半導体
を量産性よく形成させるためにはサファイヤ基板を用い
ることが好ましい。このサファイヤ基板上にMOCVD
法などを用いて窒化物半導体を形成させることができ
る。サファイア基板上にGaN、AlN、GaAlN等
のバッファー層を形成し、その上にpn接合を有する窒
化物半導体を形成させる。
【0016】窒化物半導体を使用したpn接合を有する
発光素子例として、バッファ層上に、n型窒化ガリウム
で形成した第1のコンタクト層、n型窒化アルミニウム
・ガリウムで形成させた第1のクラッド層、窒化インジ
ウム・ガリウムで形成した活性層、p型窒化アルミニウ
ム・ガリウムで形成した第2のクラッド層、p型窒化ガ
リウムで形成した第2のコンタクト層を順に積層させた
ダブルへテロ構成などが挙げられる。
【0017】窒化物半導体は、不純物をドープしない状
態でn型導電性を示す。発光効率を向上させるなど所望
のn型窒化物半導体を形成させる場合は、n型ドーパン
トとしてSi、Ge、Se、Te、C等を適宜導入する
ことが好ましい。一方、p型窒化物半導体を形成させる
場合は、p型ドーパントであるZn、Mg、Be、C
a、Sr、Ba等をドープさせる。窒化物半導体は、p
型ドーパントをドープしただけではp型化しにくいため
p型ドーパント導入後に、炉による加熱やプラズマ照射
等により低抵抗化させることが好ましい。
【0018】基板にサファイア等の絶縁性基板を用いた
場合、正負両電極形成後、半導体ウエハーからチップ状
にカットすることで、同一面側に正負両電極が設けられ
た窒化物半導体チップが得られ、発光素子を形成するこ
とができる。ここで、図8に示されるように互いに平行
な正負両電極を形成すると、本発明による支持体に対し
て安定に実装でき、また、電極間を流れる電流が均一に
なることにより発光素子の発光面からの発光が均一にな
るため好ましい。 (支持体)支持体には様々な材料が使用される。例え
ば、半導体チップがレーザチップである場合には、Al
N、SiC、GaAs、BN、Si、C(ダイヤモン
ド)等の熱伝導性のよいヒートシンクが使用され、LE
Dチップであれば、Al、SiO等の絶縁性の
グリーンシートが使用される。支持体の材料は特に限定
するものではなく、絶縁性、導電性いずれの材料でもよ
い。導電性の支持体を用いる場合には電極間の短絡を防
止するため、その支持体の表面に絶縁性の被膜を形成す
ることもできる。
【0019】本発明において、支持体の半導体素子との
対向面は、図5に示すように材料の水平面に対して所定
の角度をつけて研削加工を行うことにより、半導体チッ
プの正負両電極に対向する二つの傾斜面を設ける。ある
いは、予め用意した型に、融解した支持体の材料を流し
込み、冷却することにより固化させて二つの傾斜面を有
する支持体を作製してもよい。ここで、水平面に対する
角度を同じにして左右対称な二つの傾斜面としてもよい
し、二つの傾斜面の水平面に対する角度をそれぞれ変え
て、加工してもよい。このように、二つの傾斜面の水平
面に対する角度をそれぞれ変えて加工すると正負両電極
の高さが異なる半導体チップを実装する場合に、半導体
チップの基板面を支持体に対して常に水平を保って安定
に実装できるため好ましい。また、支持体の半導体素子
との対向面のうち全てを加工してもよいが、図6に示す
ように対向面の中央部分のみに傾斜面を設け、中央部分
以外の残りの対向面は傾斜面を設けない非傾斜面とする
加工を施してもよい。または、図7に示すように対向面
の中央部分のみに傾斜面を設け、二つの傾斜面の最頂部
に沿って二つの非傾斜面を設ける加工を施してもよい。
これらの形状に加工すると、半導体チップの正負両電極
が傾斜面において支持体表面に形成された電極と半田付
けにより固定される他、少なくとも半導体チップの一部
が非傾斜面に接し、半導体チップ全体が支持体に対して
常に水平に保たれることにより、半導体チップを安定に
実装できる。 (濡れ性のよい金属薄膜)半田がIn、Pb、Sn、A
uをそれぞれ主成分としてなる場合は、濡れ性のよい、
つまりそれらを含む半田に対して接着性のよい金属材料
としてはTi、Zr、Cr、Mo、W、Fe、Zn、C
d、Alのいずれかの金属、またはそれらのいずれかを
含んでなる合金である。濡れ性がよい状態では、融解し
た金属の粘度が濡れ性の悪いときより低く、融解した半
田が流動しやすい。従って、濡れ性のよい金属薄膜を介
して半導体チップをフェースダウンの状態で支持体にダ
イボンドすると、融解した半田が半導体チップの外側へ
向かって素速く流れ出でる結果、正負両電極間に流れ出
すことを確実に防ぎ、電極間に流れ出た半田によるショ
ートを起こすことのない半導体素子が容易に得られる。 (中間層)さらに本発明の好ましい態様において、図1
に示すように、第2の電極22aおよび22bが、支持
体に接する側に形成された第1の層221と、半導体チ
ップの電極側に形成された第2の層222と、さらに前
記第1の層と第2の層との間に形成された中間層223
a、223bとから成る少なくとも三層構造を有してい
る。この中間層223は第1の層221と第2の層22
2との接着性をさらに高める作用がある。さらに加熱ボ
ンディング時に第1の層221と第2の層222とが合
金化して、それぞれの電極材料の効果を低下させるのを
防止するバリア層としての作用もある。
【0020】チップの電極に合わせて適宜、半田材、濡
れ性の良い金属薄膜、第2の層、及び中間層に含まれる
金属がそれぞれ選択される。例えば、チップ電極及び半
田材にAuを含み、濡れ性の良い金属薄膜にTi、Z
r、Cr、Mo、W、Fe、Zn、Cd、Alのいずれ
かの金属を含み、さらに第2の層にAuを含む場合、中
間層はPt、Ni、Mo、Wよりなる群から選択された
少なくとも一種を含むことが望ましい。これらの金属は
特に、Auを含む第2の層222と、Ti、Cr、A
l、Zrの第1の層221との接着性を向上させる作用
があるからである。
【0021】
【実施例】以下、本発明に係る実施例について詳述す
る。なお、本発明は以下に示す実施例のみに限定される
ものではない。 (実施例1)図1に示すように、サファイア基板101
の上に、少なくともn型窒化物半導体層102と、発振
する活性層と、p型窒化物半導体層105を有する窒化
物半導体よりなる500μm角のレーザチップ100を
用意する。このレーザチップは、図に示すように、最上
層の窒化物半導体層の一部がエッチングにより除去され
て同一面側に正電極104と負電極103とを有する。
正電極104にはNiとAuを含む合金が使用されてお
り、負電極103にはTiとAlとを含む合金が使用さ
れている。
【0022】一方、上面に左右対称な傾斜面を設けた支
持体20には、5mm角のAlNからなるサブマウント
を用意し、このサブマウントの表面にフォトリソグラフ
ィー技術を用いて適当な形状の保護膜を形成した後、ま
ずTiとAlを含む第1層221a、221bを蒸着に
より形成する。
【0023】続いて、第1の層221a、221bの上
にそれぞれPtとNiとを含む中間層223a、223
bとを同じく蒸着により形成する。
【0024】さらに、中間層223a、223bの上に
Auよりなる第2の層222a、222bを同じく蒸着
により形成した後、保護膜を除去する。以上の操作によ
り、Ti/Alを含む第1の層221と、Pt/Niを
含む中間層223、Auを含む第2の層222とが積層
されてなる第2の電極22を形成する。
【0025】第2の電極22を形成した後、その第2の
層上に、適当な形状を有する保護膜を形成し、AuとS
nを含む合金よりなる半田21a、21bを同じく蒸着
により形成する。図2は電極形成後の支持体20の平面
図を示すものであり、電極の位置は図1と対応してい
る。
【0026】以上のようにして電極を形成したレーザチ
ップ100を、支持体20の上に互いの電極同士が対向
するようにして載置し、500℃で電極同士を熱圧着す
る。この熱圧着によりレーザチップの電極103、10
4と、支持体20の半田材料21とが合金化して半田付
けされると共に、第2の電極22と半田、および第2の
電極22と支持体20とが強固に接着される。
【0027】次に支持体20を導電性のヒートシンクに
設置する。なお、ヒートシンクには支持体の裏面まで形
成された第2の電極22aと、ヒートシンクとを半田を
介して接着することにより設置する。さらに支持体20
の表面に形成された第2の電極の最上層に金線をワイヤ
ーボンディングすることによりレーザ素子とする。
【0028】以上のような工程で、レーザチップをフェ
ースダウンの状態で支持体にダイボンドしたところ、融
解した半田がレーザチップの外側へ流れ出る結果、正負
両電極間に流れ出すことはなく、ダイボンド自体の歩留
まりは90%以上あった。ここで、歩留まりが100%
とならなかった原因は主に電極ずれによるものであり、
レーザチップの電極間のショートによるもの、あるいは
ワイヤー剥がれによるものはなかった。さらにこのレー
ザ素子を100時間連続でパルス発振させたところ、発
振中に電極間でショートするものはなかった。 (実施例2)第2の電極22を形成した後、その第2電
極の層上に、適当な形状を有する保護膜を形成した後、
AuとSnに対して濡れ性のよい金属材料の一つである
Tiからなる金属膜を介してAuとSnを含む合金より
なる半田21a、21bを同じく蒸着により形成する。
その他は、実施例1と同様にしてレーザ素子としたとこ
ろ、電極の特性、歩留まりについては実施例1とほぼ同
等か、さらに良い特性を示した。 (実施例3)半田の材料をAuとSiとを含む合金とす
る。また、第2の電極22において、第1の層221を
CrとZrとを含む合金とし、中間層223をMoとW
とを含む合金とする他は、実施例1と同様にしてレーザ
素子としたところ、電極の特性、歩留まり等については
実施例1とほぼ同等の特性を示した。 (実施例4)半田の材料をAuとGeとを含む合金とす
る。また、第2の電極22において、第1の層221を
AlとCrとを含む合金とし、中間層223をNiとM
oとを含む合金とする他は、実施例1と同様にしてレー
ザ素子としたところ、電極の特性、歩留まり等について
は実施例1とほぼ同等の特性を示した。 (実施例5)21bの半田の材料をNiとAuとを含む
合金とし、21aの材料をTiとAlとを含む合金とす
る。即ちレーザチップの電極材料と同一の材料とする。
また、第2の電極22において、第1の層221をAl
とCrとを含む合金とし、中間層223をNiとする他
は、実施例1と同様にしてレーザ素子としたところ、電
極の特性、歩留まり等については実施例1とほぼ同等の
特性を示した。 (実施例6)図6に示されるような形状をした絶縁性の
支持体を用い、図3および図4に示されるような電極2
2aおよび22bを支持体上に形成する。レーザチップ
100の正負両電極が、支持体の傾斜面に形成された電
極に対向し、なおかつ非傾斜面24と接するように載置
する。その他は、実施例1と同様にして図3に示される
ようなレーザ素子としたところ、電極の特性、歩留まり
等については実施例1とほぼ同等の特性を示し、半導体
チップを安定に実装できた。なお、図4は電極形成後の
支持体20の平面図を示すものであり、半導体チップ実
装後のA−A’断面は、図1と対応し、同じくB−B’
断面は図3と対応する。 (実施例7)図7に示されるような形状をした支持体を
用い、図10および図11に示されるような電極22a
および22bを支持体上に形成する。レーザチップ10
0の正負両電極が、支持体に形成された電極に対向し、
なおかつ非傾斜面24と接するように載置する。その他
は、実施例1と同様にして図10に示されるようなレー
ザ素子としたところ、電極の特性、歩留まり等について
は実施例1とほぼ同等の特性を示し、半導体チップを安
定に実装できた。なお、図11は電極形成後の支持体2
0の平面図を示すものであり、半導体チップ実装後のC
−C’断面は、図10と対応する。 (実施例8)図9に示されるように、二つの傾斜面の水
平面に対する角度をそれぞれ変えた支持体20を用い
る。レーザチップ100の正負両電極のうち、基板面か
ら電極上面までの距離の大きい正電極104を、二つの
傾斜面のうち水平面に対する角度の大きい傾斜面に形成
された電極22bに対向させ、一方の負電極を二つの傾
斜面のうち水平面に対する角度の小さい傾斜面に形成さ
れた電極22aに対向させて、レーザチップの基板面を
支持体に対して水平に保つように載置する。その他は、
実施例1および実施例6と同様にしてレーザ素子とした
ところ、電極の特性、歩留まり等については実施例1お
よび実施例6とほぼ同等の特性を示し、半導体チップを
安定に実装できた。 (実施例9)図1および図3は、本実施例による実装方
法により実装された半導体装置のレーザ光出射端面方向
から見た模式的な断面図である。また、図12および図
13は、本実施例による実装方法により実装された半導
体装置の模式的な側面図である。
【0029】本実施例においては、図12および図13
に示されるように、半導体レーザ素子300の一部を支
持体20から突出させる。図12および図13に示され
るような半導体レーザ素子300の側面のうち、レーザ
光が半導体レーザ素子300から外部へ出射される領域
を有する側面をレーザ光出射端面301と定義する。ま
た、半導体レーザ素子の電極面と対向する支持体の対向
面を形成する辺のうち最もレーザ光出射端面寄りにある
端辺303とレーザ光出射端面との間隔を間隔aとし、
半導体レーザ素子300に形成された正電極あるいは負
電極302上の辺のうち最もレーザ光出射端面寄りにあ
る端辺304とレーザ光出射端面との間隔を間隔b、と
する。さらに、これらの間隔aおよび間隔bのうち小さ
い方を突出量τと定義する。例えば、図12に示される
ように支持体20、電極302、および半導体レーザ素
子301を配置させた場合、突出量τ=間隔aである。
また、図13に示されるように支持体20、電極30
2、および半導体レーザ素子301を配置させた場合、
突出量τ=間隔bである。
【0030】図12あるいは図13に示されるように、
レーザ光出射端面を支持体から突出させ突出量τを設け
ると共に、半導体レーザ素子300の電極面を支持体2
0上の電極面に対向させ、半田を介してフェースダウン
にて実装する他は実施例1と同様に半導体レーザ素子を
支持体上に固定した。このとき、突出量τは、支持体2
0の材料によらず20μm以内、好ましくは10μm以
内とする。15μm〜20μm付近を境にそれ以上の突
出量τを設けると、フェースダウンによる実装方法よ
り、半導体レーザ素子の基板面を支持体に直接固定する
実装方法の方が良好な放熱特性を示すことが本発明者ら
により明らかにされており、放熱性向上を目的としてフ
ェースダウンによる実装方法とする意味がなくなるから
である。このように突出量を調節することによりフェー
スダウンにて実装される半導体レーザ素子の放熱性を向
上させることができる。
【0031】本実施例の実装方法とすることにより、半
田を介して行う接着時に、半導体レーザ素子300の電
極と支持体上に設けた電極との間からはみ出した半田
は、正負両電極間に流れ出すことはなく、さらに半導体
レーザ素子300からレーザ光が外部へ出射される領域
に覆い被さることもないため、半導体発光素子をヒート
シンク等の支持体に安定に実装し、信頼性の高い半導体
装置とすることが可能である。
【0032】また、本実施例の構成とすることにより、
半導体発光素子、特に半導体レーザ素子の活性領域で発
生した熱が効率よくヒートシンク等の方向に放散するた
め、室温で連続動作を安定に行わせることができる。
【0033】
【発明の効果】半導体チップをフェースダウンの状態で
本発明による支持体にダイボンドしたところ、融解した
半田が半導体チップの外側へ流れ出る結果、正負両電極
間に流れ出すことはなく、電極間で半田によるショート
を起こすことのない半導体素子が容易に得られる。ま
た、本発明の実施例ではレーザ素子について説明した
が、本発明はレーザ素子に限定するものではなく、窒化
物半導体を用いたLED素子、受光素子等のあらゆる半
導体デバイスに適用できることは言うまでもない。
【図面の簡単な説明】
【図1】 図1は、本発明の一実施例に係る半導体装置
の構造を示す模式断面図である。
【図2】 図2は、本発明の一実施例に係る半導体装置
の構造を示す模式平面図である。
【図3】 図3は、本発明の一実施例に係る半導体装置
の構造を示す模式断面図である。
【図4】 図4は、本発明の一実施例に係る半導体装置
の構造を示す模式平面図である。
【図5】 図5は、本発明の一実施例に係る支持体の形
状を示す斜視図である。
【図6】 図6は、本発明の一実施例に係る支持体の形
状を示す斜視図である。
【図7】 図7は、本発明の一実施例に係る支持体の形
状を示す斜視図である。
【図8】 図8は、本発明の一実施例に係る半導体チッ
プの電極の構造を示す模式平面図である。
【図9】 図9は、本発明の一実施例に係る半導体装置
の構造を示す模式断面図である。
【図10】 図10は、本発明の一実施例に係る半導体
装置の構造を示す模式断面図である。
【図11】 図11は、本発明の一実施例に係る半導体
装置の構造を示す模式平面図である。
【図12】 図12は、本発明の一実施例に係る半導体
装置の構造を示す模式的な断面図である。
【図13】 図13は、本発明の一実施例に係る半導体
装置の構造を示す模式的な断面図である。
【符号の説明】
100・・・半導体チップ 101・・・サファイア基板 102・・・n型窒化物半導体 103・・・負電極 104・・・正電極 105・・・p型窒化物半導体 20・・・支持体 21a、21b・・・半田 22a、22b・・・第2の電極 23・・・傾斜面 24・・・非傾斜面 221a、221b・・・第1の層 222a、222b・・・第2の層 223a、223b・・・中間層 300・・・半導体レーザ素子 301・・・レーザ光出射端面 302・・・電極 303、304・・・端辺

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 同一面側に正負一対の電極が設けられて
    なる半導体チップをフェースダウンで支持体に固定する
    方法において、 前記支持体の前記電極との対向面に傾斜面を設け、該傾
    斜面の最頂部が前記電極の間に位置するように、前記電
    極を前記傾斜面に形成される電極と半田付けすることを
    特徴とするフェースダウンで支持体に固定する方法。
  2. 【請求項2】 前記電極を、前記傾斜面に形成される電
    極に、半田材料に対して濡れ性のよい薄膜を介して半田
    付けすることを特徴とする請求項1に記載のフェースダ
    ウンで支持体に固定する方法。
  3. 【請求項3】 前記対向面の一部を傾斜面とし、前記電
    極を該傾斜面に形成される電極と半田付けし、前記半導
    体チップの電極面の一部が非傾斜面と接するように載置
    することを特徴とする請求項1または2に記載のフェー
    スダウンで支持体に固定する方法。
JP2002187648A 2001-07-11 2002-06-27 半導体素子の固定方法および半導体装置 Expired - Fee Related JP3801108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002187648A JP3801108B2 (ja) 2001-07-11 2002-06-27 半導体素子の固定方法および半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001210249 2001-07-11
JP2001-210249 2001-07-11
JP2002187648A JP3801108B2 (ja) 2001-07-11 2002-06-27 半導体素子の固定方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2003092431A true JP2003092431A (ja) 2003-03-28
JP3801108B2 JP3801108B2 (ja) 2006-07-26

Family

ID=26618499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002187648A Expired - Fee Related JP3801108B2 (ja) 2001-07-11 2002-06-27 半導体素子の固定方法および半導体装置

Country Status (1)

Country Link
JP (1) JP3801108B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2010062592A (ja) * 2004-12-14 2010-03-18 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子
JP2013145829A (ja) * 2012-01-16 2013-07-25 Citizen Holdings Co Ltd 発光デバイス
JPWO2013035529A1 (ja) * 2011-09-08 2015-03-23 京セラ株式会社 発光装置
CN104917047A (zh) * 2014-03-12 2015-09-16 三菱电机株式会社 半导体激光光源
CN109712968A (zh) * 2018-12-10 2019-05-03 厦门天马微电子有限公司 一种背光模组及显示装置
JP7324665B2 (ja) 2019-09-13 2023-08-10 シチズンファインデバイス株式会社 サブマウント

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2010062592A (ja) * 2004-12-14 2010-03-18 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子
JPWO2013035529A1 (ja) * 2011-09-08 2015-03-23 京セラ株式会社 発光装置
JP2013145829A (ja) * 2012-01-16 2013-07-25 Citizen Holdings Co Ltd 発光デバイス
CN104917047A (zh) * 2014-03-12 2015-09-16 三菱电机株式会社 半导体激光光源
EP2922156A1 (en) * 2014-03-12 2015-09-23 Mitsubishi Electric Corporation Semiconductor laser light source
US9450380B2 (en) 2014-03-12 2016-09-20 Mitsubishi Electric Corporation Semiconductor laser light source
CN109712968A (zh) * 2018-12-10 2019-05-03 厦门天马微电子有限公司 一种背光模组及显示装置
JP7324665B2 (ja) 2019-09-13 2023-08-10 シチズンファインデバイス株式会社 サブマウント

Also Published As

Publication number Publication date
JP3801108B2 (ja) 2006-07-26

Similar Documents

Publication Publication Date Title
US8664686B2 (en) Light emitting device and the manufacture method thereof
US7605403B2 (en) Semiconductor light-emitting device and fabrication method of the same
KR100568269B1 (ko) 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
US7112456B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
US8183578B2 (en) Double flip-chip LED package components
KR102086365B1 (ko) 반도체 발광소자
US9203213B2 (en) Semiconductor light-emitting device
US7078730B2 (en) Semiconductor light-emitting device and method of manufacturing the same and mounting plate
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
US9443903B2 (en) Low temperature high strength metal stack for die attachment
JP2007294981A (ja) 集積電子構成要素を有する半導体発光装置
JP3617565B2 (ja) 窒化物半導体レーザ素子
KR20040079635A (ko) 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
US8183580B2 (en) Thermally-enhanced hybrid LED package components
JP2001223391A (ja) 発光ダイオードの形成方法
US9692204B2 (en) Semiconductor laser element and method of making semiconductor laser device
JP3801108B2 (ja) 半導体素子の固定方法および半導体装置
TWI335114B (en) Optimized contact design for thermosonic bonding of flip-chip devices
JP2005101149A (ja) 半導体発光装置及びその製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JPH09181394A (ja) 窒化物半導体レーザダイオード
KR100762093B1 (ko) 수직형 발광 소자 및 그 패키지 제조방법
JP3620498B2 (ja) 窒化物半導体レーザ素子
JP4288947B2 (ja) 窒化物半導体発光素子の製造方法
KR20090032212A (ko) 플립칩용 질화물계 반도체 발광소자

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees