JP3801108B2 - 半導体素子の固定方法および半導体装置 - Google Patents
半導体素子の固定方法および半導体装置 Download PDFInfo
- Publication number
- JP3801108B2 JP3801108B2 JP2002187648A JP2002187648A JP3801108B2 JP 3801108 B2 JP3801108 B2 JP 3801108B2 JP 2002187648 A JP2002187648 A JP 2002187648A JP 2002187648 A JP2002187648 A JP 2002187648A JP 3801108 B2 JP3801108 B2 JP 3801108B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- support
- electrode
- electrodes
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 238000000034 method Methods 0.000 title claims description 18
- 229910000679 solder Inorganic materials 0.000 description 30
- 150000004767 nitrides Chemical class 0.000 description 27
- 239000000463 material Substances 0.000 description 26
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 239000010931 gold Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は、同一面側に正負一対の電極が設けられてなる半導体、特に、窒化物半導体(InXAlYGa1−X−YN、0≦X、0≦Y、X+Y≦1)よりなり、発光ダイオード(LED)レーザダイオード(LD)等の発光素子または受光素子に利用される窒化物半導体チップの固定方法に関する。
【0002】
【従来技術】
一般に、窒化物半導体よりなる発光チップは、同一面側に正と負の電極が設けられている。これは窒化物半導体が絶縁性基板の上に成長されることが多いことによる。このような発光チップはフェースダウンの状態で、あるいはフェースアップの状態で例えばステム、リードフレーム、ヒートシンク、サブマウントのような支持体にマウントされて発光素子とされる。
【0003】
本出願人は、先に特開平7−235729号公報において、窒化物半導体発光チップがフェースダウンで支持体にマウントされてなるレーザ素子を示した。この技術は、例えば、サファイアのような絶縁性基板を用いた窒化物半導体レーザチップの放熱性を向上させる目的で、レーザチップをフェースダウンして絶縁性のヒートシンク上にマウントしたものである。ここで、フェースダウンとは同一面側に正負両電極が設けられている半導体チップの電極面を下側にして、支持体の導体層に直接面接続する方法をいう。
【0004】
【発明が解決しようとする課題】
通常、同一面側に正負両電極が設けられた半導体チップをフェースダウンで支持体にボンディングする場合、支持体の所定の位置に、加熱された半田材がディスペンサーにより所定量吐出されると同時に、半導体チップがその半田材の上に載置され、冷却により支持体と半導体チップとが電気的に接続される手段が行われる。半田材には銀ペースト、Inペースト、Pb/Sn等の低融点金属が用いられることが多い。しかし、半田材は、周知のように加熱された状態で流動性が大きいという特性を有している。そのため同一面側に正と負の電極が設けられた窒化物半導体チップでは、半田材が所定の位置より流出することにより、片方の電極と接触して電極間をショートさせてしまう恐れがある。
【0005】
同一面側に電極が設けられた半導体チップがフェースダウンでマウントされた半導体素子の信頼性を向上させる必要性はますます高まっている。特に、レーザ素子のような発熱量の大きいデバイスの安定な光学特性を維持するためには、半田材を介してレーザチップの熱を支持体側に逃し、レーザ素子の放熱性を高める必要がある。
【0006】
従って、本発明はこのような事情を鑑みて成されたものであって、その目的とするところは、電極間ショートのない信頼性に優れた窒化物半導体素子を提供することにある。
【0007】
【課題を解決するための手段】
本発明の半導体素子の固定方法は、同一面側に正負一対の電極が設けられてなる半導体素子を支持体に固定する半導体素子の固定方法において、上記支持体の前記半導体素子との対向面に傾斜面を設け、その傾斜面の最頂部を上記正負一対の電極の間に位置させ、その正負一対の電極と上記傾斜面に設けられた電極とを半田付けすることを特徴とする。上記半導体素子の端面を上記支持体から突出させることが好ましい。上記対向面の一部を非傾斜面とし、上記半導体素子の電極面の一部が上記非傾斜面と接するように載置することが好ましい。
また、本発明は、同一面側に正負一対の電極が設けられてなる半導体素子と、その半導体素子の電極と対向する面に、上記電極が半田付けされた傾斜面を有する支持体と、を備えており、上記傾斜面の最頂部が上記正負一対の電極の間に配置されている。さらに、上記半導体素子の端面が上記支持体から突出されていることが好ましい。
【0008】
【発明の実施の形態】
本発明は、同一面側に正負一対の電極が設けられてなる半導体チップをフェースダウンで支持体に固定する方法において、上記支持体の上記電極との対向面に傾斜面を設け、該傾斜面の最頂部が上記電極の間に位置するように、上記電極を上記傾斜面に形成される電極と半田付けすることを特徴とする。これにより、融解した半田が半導体チップの外側へ流れ出る結果、正負両電極間に流れ出すことはなく、電極間で半田によるショートを起こすことのない半導体素子が容易に得られる。
【0009】
また本発明において、上記電極を、上記傾斜面に形成される電極に、半田材料に対して濡れ性のよい薄膜を介して半田付けしてもよい。これにより、融解した半田が半導体チップの外側へ向かって素早く流れ出でる結果、正負両電極間に流れ出すことを確実に防ぐことができる。
【0010】
さらにまた、本発明において、上記対向面の一部を傾斜面とし、上記電極を該傾斜面に形成される電極と半田付けし、上記半導体チップの電極面の一部が非傾斜面と接するように載置することが好ましい。これにより、半導体チップを支持体に対して安定に実装できる。以下、本実施の形態の各構成について詳述する。
【0011】
(半導体素子)
本発明において半導体素子は特に限定されないが、半導体発光素子が例として挙げられる。このような半導体発光素子としてZnSeやGaNなど種々の半導体を使用したものを挙げることができるが、蛍光物質を使用する場合には、その蛍光物質を効率良く励起できる短波長が発光可能な窒化物半導体(InXAlYGa1−X−YN、0≦X、0≦Y、X+Y≦1)が好適に挙げられる。
【0012】
窒化物半導体を使用した場合、半導体用基板にはサファイア、スピネル、SiC、Si、ZnO等の材料が好適に用いられる。結晶性の良い窒化物半導体を量産性よく形成させるためにはサファイア基板を用いることが好ましい。このサファイア基板上にMOCVD法などを用いて窒化物半導体を形成させることができる。サファイア基板上にGaN、AlN、GaAlN等のバッファ層を形成し、その上にpn接合を有する窒化物半導体を形成させる。
【0013】
窒化物半導体を使用したpn接合を有する発光素子例として、バッファ層上に、n型窒化ガリウムで形成した第1のコンタクト層、n型窒化アルミニウム・ガリウムで形成させた第1のクラッド層、窒化インジウム・ガリウムで形成した活性層、p型窒化アルミニウム・ガリウムで形成した第2のクラッド層、p型窒化ガリウムで形成した第2のコンタクト層を順に積層させたダブルへテロ構成などが挙げられる。
【0014】
窒化物半導体は、不純物をドープしない状態でn型導電性を示す。発光効率を向上させるなど所望のn型窒化物半導体を形成させる場合は、n型ドーパントとしてSi、Ge、Se、Te、C等を適宜導入することが好ましい。一方、p型窒化物半導体を形成させる場合は、p型ドーパントであるZn、Mg、Be、Ca、Sr、Ba等をドープさせる。窒化物半導体は、p型ドーパントをドープしただけではp型化しにくいためp型ドーパント導入後に、炉による加熱やプラズマ照射等により低抵抗化させることが好ましい。
【0015】
基板にサファイア等の絶縁性基板を用いた場合、正負両電極形成後、半導体ウエハーからチップ状にカットすることで、同一面側に正負両電極が設けられた窒化物半導体チップが得られ、発光素子を形成することができる。ここで、図8に示されるように互いに平行な正負両電極を形成すると、本発明による支持体に対して安定に実装でき、また、電極間を流れる電流が均一になることにより発光素子の発光面からの発光が均一になるため好ましい。
【0016】
(支持体)
支持体には様々な材料が使用される。例えば、半導体チップがレーザチップである場合には、AlN、SiC、GaAs、BN、Si、C(ダイヤモンド)等の熱伝導性のよいヒートシンクが使用され、LEDチップであれば、Al2O3、SiO2等の絶縁性のグリーンシートが使用される。支持体の材料は特に限定するものではなく、絶縁性、導電性いずれの材料でもよい。導電性の支持体を用いる場合には電極間の短絡を防止するため、その支持体の表面に絶縁性の被膜を形成することもできる。
【0017】
本発明において、支持体の半導体素子との対向面は、図5に示すように材料の水平面に対して所定の角度をつけて研削加工を行うことにより、半導体チップの正負両電極に対向する二つの傾斜面を設ける。あるいは、予め用意した型に、融解した支持体の材料を流し込み、冷却することにより固化させて二つの傾斜面を有する支持体を作製してもよい。ここで、水平面に対する角度を同じにして左右対称な二つの傾斜面としてもよいし、二つの傾斜面の水平面に対する角度をそれぞれ変えて、加工してもよい。このように、二つの傾斜面の水平面に対する角度をそれぞれ変えて加工すると正負両電極の高さが異なる半導体チップを実装する場合に、半導体チップの基板面を支持体に対して常に水平を保って安定に実装できるため好ましい。また、支持体の半導体素子との対向面のうち全てを加工してもよいが、図6に示すように対向面の中央部分のみに傾斜面を設け、中央部分以外の残りの対向面は傾斜面を設けない非傾斜面とする加工を施してもよい。または、図7に示すように対向面の中央部分のみに傾斜面を設け、二つの傾斜面の最頂部に沿って二つの非傾斜面を設ける加工を施してもよい。これらの形状に加工すると、半導体チップの正負両電極が傾斜面において支持体表面に形成された電極と半田付けにより固定される他、少なくとも半導体チップの一部が非傾斜面に接し、半導体チップ全体が支持体に対して常に水平に保たれることにより、半導体チップを安定に実装できる。
【0018】
(濡れ性のよい金属薄膜)
半田がIn、Pb、Sn、Auをそれぞれ主成分としてなる場合は、濡れ性のよい、つまりそれらを含む半田に対して接着性のよい金属材料としてはTi、Zr、Cr、Mo、W、Fe、Zn、Cd、Alのいずれかの金属、またはそれらのいずれかを含んでなる合金である。濡れ性がよい状態では、融解した金属の粘度が濡れ性の悪いときより低く、融解した半田が流動しやすい。従って、濡れ性のよい金属薄膜を介して半導体チップをフェースダウンの状態で支持体にダイボンドすると、融解した半田が半導体チップの外側へ向かって素速く流れ出でる結果、正負両電極間に流れ出すことを確実に防ぎ、電極間に流れ出た半田によるショートを起こすことのない半導体素子が容易に得られる。
【0019】
(中間層)
さらに本発明の好ましい態様において、図1に示すように、第2の電極22aおよび22bが、支持体に接する側に形成された第1の層221と、半導体チップの電極側に形成された第2の層222と、さらに前記第1の層と第2の層との間に形成された中間層223a、223bとから成る少なくとも三層構造を有している。この中間層223は第1の層221と第2の層222との接着性をさらに高める作用がある。さらに加熱ボンディング時に第1の層221と第2の層222とが合金化して、それぞれの電極材料の効果を低下させるのを防止するバリア層としての作用もある。
【0020】
チップの電極に合わせて適宜、半田材、濡れ性の良い金属薄膜、第2の層、及び中間層に含まれる金属がそれぞれ選択される。例えば、チップ電極及び半田材にAuを含み、濡れ性の良い金属薄膜にTi、Zr、Cr、Mo、W、Fe、Zn、Cd、Alのいずれかの金属を含み、さらに第2の層にAuを含む場合、中間層はPt、Ni、Mo、Wよりなる群から選択された少なくとも一種を含むことが望ましい。これらの金属は特に、Auを含む第2の層222と、Ti、Cr、Al、Zrの第1の層221との接着性を向上させる作用があるからである。
【実施例】
以下、本発明に係る実施例について詳述する。なお、本発明は以下に示す実施例のみに限定されるものではない。
【0021】
(実施例1)
図1に示すように、サファイア基板101の上に、少なくともn型窒化物半導体層102と、発振する活性層と、p型窒化物半導体層105を有する窒化物半導体よりなる500μm角のレーザチップ100を用意する。このレーザチップは、図に示すように、最上層の窒化物半導体層の一部がエッチングにより除去されて同一面側に正電極104と負電極103とを有する。正電極104にはNiとAuを含む合金が使用されており、負電極103にはTiとAlとを含む合金が使用されている。
【0022】
一方、上面に左右対称な傾斜面を設けた支持体20には、5mm角のAlNからなるサブマウントを用意し、このサブマウントの表面にフォトリソグラフィー技術を用いて適当な形状の保護膜を形成した後、まずTiとAlを含む第1層221a、221bを蒸着により形成する。
【0023】
続いて、第1の層221a、221bの上にそれぞれPtとNiとを含む中間層223a、223bとを同じく蒸着により形成する。
【0024】
さらに、中間層223a、223bの上にAuよりなる第2の層222a、222bを同じく蒸着により形成した後、保護膜を除去する。以上の操作により、Ti/Alを含む第1の層221と、Pt/Niを含む中間層223、Auを含む第2の層222とが積層されてなる第2の電極22を形成する。
【0025】
第2の電極22を形成した後、その第2の層上に、適当な形状を有する保護膜を形成し、AuとSnを含む合金よりなる半田21a、21bを同じく蒸着により形成する。図2は電極形成後の支持体20の平面図を示すものであり、電極の位置は図1と対応している。
【0026】
以上のようにして電極を形成したレーザチップ100を、支持体20の上に互いの電極同士が対向するようにして載置し、500℃で電極同士を熱圧着する。この熱圧着によりレーザチップの電極103、104と、支持体20の半田材料21とが合金化して半田付けされると共に、第2の電極22と半田、および第2の電極22と支持体20とが強固に接着される。
【0027】
次に支持体20を導電性のヒートシンクに設置する。なお、ヒートシンクには支持体の裏面まで形成された第2の電極22aと、ヒートシンクとを半田を介して接着することにより設置する。さらに支持体20の表面に形成された第2の電極の最上層に金線をワイヤーボンディングすることによりレーザ素子とする。
【0028】
以上のような工程で、レーザチップをフェースダウンの状態で支持体にダイボンドしたところ、融解した半田がレーザチップの外側へ流れ出る結果、正負両電極間に流れ出すことはなく、ダイボンド自体の歩留まりは90%以上あった。ここで、歩留まりが100%とならなかった原因は主に電極ずれによるものであり、レーザチップの電極間のショートによるもの、あるいはワイヤー剥がれによるものはなかった。さらにこのレーザ素子を100時間連続でパルス発振させたところ、発振中に電極間でショートするものはなかった。
【0029】
(実施例2)
第2の電極22を形成した後、その第2電極の層上に、適当な形状を有する保護膜を形成した後、AuとSnに対して濡れ性のよい金属材料の一つであるTiからなる金属膜を介してAuとSnを含む合金よりなる半田21a、21bを同じく蒸着により形成する。その他は、実施例1と同様にしてレーザ素子としたところ、電極の特性、歩留まりについては実施例1とほぼ同等か、さらに良い特性を示した。
【0030】
(実施例3)
半田の材料をAuとSiとを含む合金とする。また、第2の電極22において、第1の層221をCrとZrとを含む合金とし、中間層223をMoとWとを含む合金とする他は、実施例1と同様にしてレーザ素子としたところ、電極の特性、歩留まり等については実施例1とほぼ同等の特性を示した。
【0031】
(実施例4)
半田の材料をAuとGeとを含む合金とする。また、第2の電極22において、第1の層221をAlとCrとを含む合金とし、中間層223をNiとMoとを含む合金とする他は、実施例1と同様にしてレーザ素子としたところ、電極の特性、歩留まり等については実施例1とほぼ同等の特性を示した。
【0032】
(実施例5)
21bの半田の材料をNiとAuとを含む合金とし、21aの材料をTiとAlとを含む合金とする。即ちレーザチップの電極材料と同一の材料とする。また、第2の電極22において、第1の層221をAlとCrとを含む合金とし、中間層223をNiとする他は、実施例1と同様にしてレーザ素子としたところ、電極の特性、歩留まり等については実施例1とほぼ同等の特性を示した。
【0033】
(実施例6)
図6に示されるような形状をした絶縁性の支持体を用い、図3および図4に示されるような電極22aおよび22bを支持体上に形成する。レーザチップ100の正負両電極が、支持体の傾斜面に形成された電極に対向し、なおかつ非傾斜面24と接するように載置する。その他は、実施例1と同様にして図3に示されるようなレーザ素子としたところ、電極の特性、歩留まり等については実施例1とほぼ同等の特性を示し、半導体チップを安定に実装できた。なお、図4は電極形成後の支持体20の平面図を示すものであり、半導体チップ実装後のA−A’断面は、図1と対応し、同じくB−B’断面は図3と対応する。
【0034】
(実施例7)
図7に示されるような形状をした支持体を用い、図10および図11に示されるような電極22aおよび22bを支持体上に形成する。レーザチップ100の正負両電極が、支持体に形成された電極に対向し、なおかつ非傾斜面24と接するように載置する。その他は、実施例1と同様にして図10に示されるようなレーザ素子としたところ、電極の特性、歩留まり等については実施例1とほぼ同等の特性を示し、半導体チップを安定に実装できた。なお、図11は電極形成後の支持体20の平面図を示すものであり、半導体チップ実装後のC−C’断面は、図10と対応する。
【0035】
(実施例8)
図9に示されるように、二つの傾斜面の水平面に対する角度をそれぞれ変えた支持体20を用いる。レーザチップ100の正負両電極のうち、基板面から電極上面までの距離の大きい正電極104を、二つの傾斜面のうち水平面に対する角度の大きい傾斜面に形成された電極22bに対向させ、一方の負電極を二つの傾斜面のうち水平面に対する角度の小さい傾斜面に形成された電極22aに対向させて、レーザチップの基板面を支持体に対して水平に保つように載置する。その他は、実施例1および実施例6と同様にしてレーザ素子としたところ、電極の特性、歩留まり等については実施例1および実施例6とほぼ同等の特性を示し、半導体チップを安定に実装できた。
【0036】
(実施例9)
図1および図3は、本実施例による実装方法により実装された半導体装置のレーザ光出射端面方向から見た模式的な断面図である。また、図12および図13は、本実施例による実装方法により実装された半導体装置の模式的な側面図である。
【0037】
本実施例においては、図12および図13に示されるように、半導体レーザ素子300の一部を支持体20から突出させる。図12および図13に示されるような半導体レーザ素子300の側面のうち、レーザ光が半導体レーザ素子300から外部へ出射される領域を有する側面をレーザ光出射端面301と定義する。また、半導体レーザ素子の電極面と対向する支持体の対向面を形成する辺のうち最もレーザ光出射端面寄りにある端辺303とレーザ光出射端面との間隔を間隔aとし、半導体レーザ素子300に形成された正電極あるいは負電極302上の辺のうち最もレーザ光出射端面寄りにある端辺304とレーザ光出射端面との間隔を間隔b、とする。さらに、これらの間隔aおよび間隔bのうち小さい方を突出量τと定義する。例えば、図12に示されるように支持体20、電極302、および半導体レーザ素子301を配置させた場合、突出量τ=間隔aである。また、図13に示されるように支持体20、電極302、および半導体レーザ素子301を配置させた場合、突出量τ=間隔bである。
【0038】
図12あるいは図13に示されるように、レーザ光出射端面を支持体から突出させ突出量τを設けると共に、半導体レーザ素子300の電極面を支持体20上の電極面に対向させ、半田を介してフェースダウンにて実装する他は実施例1と同様に半導体レーザ素子を支持体上に固定した。このとき、突出量τは、支持体20の材料によらず20μm以内、好ましくは10μm以内とする。15μm〜20μm付近を境にそれ以上の突出量τを設けると、フェースダウンによる実装方法より、半導体レーザ素子の基板面を支持体に直接固定する実装方法の方が良好な放熱特性を示すことが本発明者らにより明らかにされており、放熱性向上を目的としてフェースダウンによる実装方法とする意味がなくなるからである。このように突出量を調節することによりフェースダウンにて実装される半導体レーザ素子の放熱性を向上させることができる。
【0039】
本実施例の実装方法とすることにより、半田を介して行う接着時に、半導体レーザ素子300の電極と支持体上に設けた電極との間からはみ出した半田は、正負両電極間に流れ出すことはなく、さらに半導体レーザ素子300からレーザ光が外部へ出射される領域に覆い被さることもないため、半導体発光素子をヒートシンク等の支持体に安定に実装し、信頼性の高い半導体装置とすることが可能である。
【0040】
また、本実施例の構成とすることにより、半導体発光素子、特に半導体レーザ素子の活性領域で発生した熱が効率よくヒートシンク等の方向に放散するため、室温で連続動作を安定に行わせることができる。
【0041】
【発明の効果】
半導体チップをフェースダウンの状態で本発明による支持体にダイボンドしたところ、融解した半田が半導体チップの外側へ流れ出る結果、正負両電極間に流れ出すことはなく、電極間で半田によるショートを起こすことのない半導体素子が容易に得られる。また、本発明の実施例ではレーザ素子について説明したが、本発明はレーザ素子に限定するものではなく、窒化物半導体を用いたLED素子、受光素子等のあらゆる半導体デバイスに適用できることは言うまでもない。
【図面の簡単な説明】
【図1】 図1は、本発明の一実施例に係る半導体装置の構造を示す模式断面図である。
【図2】 図2は、本発明の一実施例に係る半導体装置の構造を示す模式平面図である。
【図3】 図3は、本発明の一実施例に係る半導体装置の構造を示す模式断面図である。
【図4】 図4は、本発明の一実施例に係る半導体装置の構造を示す模式平面図である。
【図5】 図5は、本発明の一実施例に係る支持体の形状を示す斜視図である。
【図6】 図6は、本発明の一実施例に係る支持体の形状を示す斜視図である。
【図7】 図7は、本発明の一実施例に係る支持体の形状を示す斜視図である。
【図8】 図8は、本発明の一実施例に係る半導体チップの電極の構造を示す模式平面図である。
【図9】 図9は、本発明の一実施例に係る半導体装置の構造を示す模式断面図である。
【図10】 図10は、本発明の一実施例に係る半導体装置の構造を示す模式断面図である。
【図11】 図11は、本発明の一実施例に係る半導体装置の構造を示す模式平面図である。
【図12】 図12は、本発明の一実施例に係る半導体装置の構造を示す模式的な断面図である。
【図13】 図13は、本発明の一実施例に係る半導体装置の構造を示す模式的な断面図である。
【符号の説明】
100・・・半導体チップ
101・・・サファイア基板
102・・・n型窒化物半導体
103・・・負電極
104・・・正電極
105・・・p型窒化物半導体
20・・・支持体
21a、21b・・・半田
22a、22b・・・第2の電極
23・・・傾斜面
24・・・非傾斜面
221a、221b・・・第1の層
222a、222b・・・第2の層
223a、223b・・・中間層
300・・・半導体レーザ素子
301・・・レーザ光出射端面
302・・・電極
303、304・・・端辺
Claims (5)
- 同一面側に正負一対の電極を有する半導体素子を支持体に固定する半導体素子の固定方法において、
前記支持体の前記半導体素子との対向面に傾斜面を設け、その傾斜面の最頂部を前記正負一対の電極の間に位置させ、その正負一対の電極と前記傾斜面に設けられた電極とを半田付けすることを特徴とする半導体素子の固定方法。 - 前記半導体素子の端面を前記支持体から突出させる請求項1に記載の半導体素子の固定方法。
- 前記対向面の一部を非傾斜面とし、前記半導体素子の電極面の一部が前記非傾斜面と接するように載置する請求項1または2に記載の半導体素子の固定方法。
- 同一面側に正負一対の電極を有する半導体素子と、前記正負一対の電極と対向する面に、前記電極が半田付けされた傾斜面を有する支持体と、を備えており、前記傾斜面の最頂部が前記正負一対の電極の間に配置されていることを特徴とする半導体装置。
- 前記半導体素子の端面が前記支持体から突出されている請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187648A JP3801108B2 (ja) | 2001-07-11 | 2002-06-27 | 半導体素子の固定方法および半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001210249 | 2001-07-11 | ||
JP2001-210249 | 2001-07-11 | ||
JP2002187648A JP3801108B2 (ja) | 2001-07-11 | 2002-06-27 | 半導体素子の固定方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092431A JP2003092431A (ja) | 2003-03-28 |
JP3801108B2 true JP3801108B2 (ja) | 2006-07-26 |
Family
ID=26618499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002187648A Expired - Fee Related JP3801108B2 (ja) | 2001-07-11 | 2002-06-27 | 半導体素子の固定方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3801108B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005038892A (ja) * | 2003-07-15 | 2005-02-10 | Matsushita Electric Ind Co Ltd | 半導体発光装置およびその製造方法 |
WO2006098545A2 (en) * | 2004-12-14 | 2006-09-21 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and package mounting the same |
JPWO2013035529A1 (ja) * | 2011-09-08 | 2015-03-23 | 京セラ株式会社 | 発光装置 |
JP5924947B2 (ja) * | 2012-01-16 | 2016-05-25 | シチズンホールディングス株式会社 | 発光デバイス |
JP6305127B2 (ja) | 2014-03-12 | 2018-04-04 | 三菱電機株式会社 | 半導体レーザ光源 |
CN109712968A (zh) * | 2018-12-10 | 2019-05-03 | 厦门天马微电子有限公司 | 一种背光模组及显示装置 |
JP7324665B2 (ja) * | 2019-09-13 | 2023-08-10 | シチズンファインデバイス株式会社 | サブマウント |
-
2002
- 2002-06-27 JP JP2002187648A patent/JP3801108B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003092431A (ja) | 2003-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5462433B2 (ja) | 集積電子構成要素を有する半導体発光装置 | |
KR102086365B1 (ko) | 반도체 발광소자 | |
US8664686B2 (en) | Light emitting device and the manufacture method thereof | |
US8685766B2 (en) | Solid element device and method for manufacturing the same | |
US6876008B2 (en) | Mount for semiconductor light emitting device | |
US8455886B2 (en) | Light emitting device using GaN LED chip | |
CN102194987B (zh) | 发光装置封装元件 | |
US20050253156A1 (en) | Semiconductor light-emitting device and fabrication method of the same | |
JP5251050B2 (ja) | GaN系LEDチップおよび発光装置 | |
JP2003110148A (ja) | 半導体発光装置 | |
JP3617565B2 (ja) | 窒化物半導体レーザ素子 | |
US8183580B2 (en) | Thermally-enhanced hybrid LED package components | |
JP2001223391A (ja) | 発光ダイオードの形成方法 | |
US10748836B2 (en) | Semiconductor laser module and method for manufacturing the same | |
US9692204B2 (en) | Semiconductor laser element and method of making semiconductor laser device | |
JP3801108B2 (ja) | 半導体素子の固定方法および半導体装置 | |
JP2012069545A (ja) | 発光素子の搭載方法 | |
TWI335114B (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
JP2005101149A (ja) | 半導体発光装置及びその製造方法 | |
JP2008112978A (ja) | GaN系LEDチップおよび発光装置 | |
JPH09181394A (ja) | 窒化物半導体レーザダイオード | |
JP3620498B2 (ja) | 窒化物半導体レーザ素子 | |
JP4288947B2 (ja) | 窒化物半導体発光素子の製造方法 | |
KR20090032212A (ko) | 플립칩용 질화물계 반도체 발광소자 | |
WO2008041770A1 (fr) | DISPOSITIF D'ÉMISSION DE LUMIÈRE UTILISANT UNE PUCE DE LED AU GaN |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |