JPH09205248A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH09205248A JPH09205248A JP1153996A JP1153996A JPH09205248A JP H09205248 A JPH09205248 A JP H09205248A JP 1153996 A JP1153996 A JP 1153996A JP 1153996 A JP1153996 A JP 1153996A JP H09205248 A JPH09205248 A JP H09205248A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor laser
- heat sink
- layer
- solder parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】複数の電極を有する半導体レーザの放熱性と位
置合わせ容易性を両立する。 【解決手段】電極間をダイアモンド薄膜でパッシベーシ
ョンした多電極半導体レーザを電極間隔より小さな径の
ドット状半田を配したヒートシンクに接着する。 【効果】熱的な接着面積が大きく放熱性が良好である
が、半田がドット状であるため電極間の短絡を引き起こ
さない。
置合わせ容易性を両立する。 【解決手段】電極間をダイアモンド薄膜でパッシベーシ
ョンした多電極半導体レーザを電極間隔より小さな径の
ドット状半田を配したヒートシンクに接着する。 【効果】熱的な接着面積が大きく放熱性が良好である
が、半田がドット状であるため電極間の短絡を引き起こ
さない。
Description
【０００１】
【発明の属する技術分野】本発明はレーザビームプリン
タ、光ディスク等の光源として用いられる半導体レーザ
をはじめとした半導体発光素子の実装方法に関する。
タ、光ディスク等の光源として用いられる半導体レーザ
をはじめとした半導体発光素子の実装方法に関する。
【０００２】
【従来の技術】従来の多電極の半導体レーザにおいて
は、電極相互の電気的絶縁を維持するため図５の様に半
導体レーザの接合面と反対の面をヒートシンクに接着す
るか、図６ヒートシンク上に形成した電極に半導体レー
ザの電極に合わせたパタンを形成し、両者のパタンが一
致するように半導体レーザの接合面をヒートシンクに接
着する方法がとられた。
は、電極相互の電気的絶縁を維持するため図５の様に半
導体レーザの接合面と反対の面をヒートシンクに接着す
るか、図６ヒートシンク上に形成した電極に半導体レー
ザの電極に合わせたパタンを形成し、両者のパタンが一
致するように半導体レーザの接合面をヒートシンクに接
着する方法がとられた。
【０００３】
【発明が解決しようとする課題】上記従来の半導体レー
ザにおいては図５の場合には半導体レ−ザ動作時に熱の
発生する接合面が基板から離れているため接合面の温度
上昇が起りやすく、信頼性や出力安定性に問題が発生し
た。図６の場合、パタンの間隔が狭ければヒートシンク
への放熱には問題はないが、接着時の位置合わせに高い
精度が要求されるという困難があった。一方、間隔の広
いパタンを用いれば合わせ精度の問題は無くなるが熱的
な接触面積が小さくなるため放熱性は悪くなった。
ザにおいては図５の場合には半導体レ−ザ動作時に熱の
発生する接合面が基板から離れているため接合面の温度
上昇が起りやすく、信頼性や出力安定性に問題が発生し
た。図６の場合、パタンの間隔が狭ければヒートシンク
への放熱には問題はないが、接着時の位置合わせに高い
精度が要求されるという困難があった。一方、間隔の広
いパタンを用いれば合わせ精度の問題は無くなるが熱的
な接触面積が小さくなるため放熱性は悪くなった。
【０００４】
【課題を解決するための手段】上記従来の半導体レーザ
の問題点を解決するため本発明においては電極間短絡の
原因とならない電極間隔よりも細かい形状の半田をヒー
トシンク表面に配すること、及び半田とヒートシンクの
メタライズ層または半田と半導体層の電気的絶縁にダイ
アモンド薄膜を用いて電気的絶縁と熱伝導を両立するこ
とを考案した。また、上記半田の間隙をポリイミド等の
樹脂により充填し、半導体レーザ接着時の半田の溶融に
よる短絡を防止することも合わせて考案した。電極間隔
よりも細かい形状の半田であれば半導体レーザの接合面
を接着しても電極間の短絡の原因にはならないため荒い
精度の位置合わせでも電極短絡が起らない。しかも、ダ
イアモンド薄膜を電気的絶縁に用いれば電極間隙部分で
も良好な熱伝導性が得られるのでより良好な放熱が可能
となった。
の問題点を解決するため本発明においては電極間短絡の
原因とならない電極間隔よりも細かい形状の半田をヒー
トシンク表面に配すること、及び半田とヒートシンクの
メタライズ層または半田と半導体層の電気的絶縁にダイ
アモンド薄膜を用いて電気的絶縁と熱伝導を両立するこ
とを考案した。また、上記半田の間隙をポリイミド等の
樹脂により充填し、半導体レーザ接着時の半田の溶融に
よる短絡を防止することも合わせて考案した。電極間隔
よりも細かい形状の半田であれば半導体レーザの接合面
を接着しても電極間の短絡の原因にはならないため荒い
精度の位置合わせでも電極短絡が起らない。しかも、ダ
イアモンド薄膜を電気的絶縁に用いれば電極間隙部分で
も良好な熱伝導性が得られるのでより良好な放熱が可能
となった。
【０００５】
【発明の実施の形態】本発明を、以下の各実施例に示す
本発明の具体的な実施の形態により詳細に説明する。
本発明の具体的な実施の形態により詳細に説明する。
【０００６】＜実施例１＞本発明第１の実施例を図１及
び２に従い説明する。本構造ではまずn-GaAs基板101上
にn-Al0.5Ga0.5Asクラッド層102、多重量子井戸活性層1
03、p-Al0.5Ga0.5Asクラッド層104、p-GaAsコンタクト
層105を順次結晶成長した。多重量子井戸活性層103はGa
Asウエル層３層106とAl0.3Ga0.7Asバリア層４層107を交
互に積層して形成している。次に、この構造に熱ＣＶＤ
法及びリソグラフ技術を用いて幅７μｍのストライプ状
のSiO2膜を５０μｍ間隔で形成する。SiO2膜をマスクと
してp-Al0.5Ga0.5Asクラッド層104までのエッチング及
び有機金属気相成長法によるn-GaAsブロック層108の選
択成長を行った。次に、熱ＣＶＤ法及びリソグラフ技術
を用いて２本のレーザストライプの間にストライプ状の
SiO2選択成長マスク109を設けた後、金属気相成長法に
よるp-GaAsブロック層110の選択成長を行った。次に、
それぞれのレーザストライプ上にＡｕを主成分とする電
極111を形成した。二つの電極の間隙は約３０μｍあ
り、この間隙にはレーザアブレ−ション法により厚さ約
０．１μｍのダイアモンド薄膜112が形成した。機械的
研磨及び化学エッチングによりGaAs基板を約１００μｍ
にエッチングし、GaAs基板側にもＡｕを主成分とする電
極111を形成した。本半導体レーザ素子の断面形状を図
１に示す。
び２に従い説明する。本構造ではまずn-GaAs基板101上
にn-Al0.5Ga0.5Asクラッド層102、多重量子井戸活性層1
03、p-Al0.5Ga0.5Asクラッド層104、p-GaAsコンタクト
層105を順次結晶成長した。多重量子井戸活性層103はGa
Asウエル層３層106とAl0.3Ga0.7Asバリア層４層107を交
互に積層して形成している。次に、この構造に熱ＣＶＤ
法及びリソグラフ技術を用いて幅７μｍのストライプ状
のSiO2膜を５０μｍ間隔で形成する。SiO2膜をマスクと
してp-Al0.5Ga0.5Asクラッド層104までのエッチング及
び有機金属気相成長法によるn-GaAsブロック層108の選
択成長を行った。次に、熱ＣＶＤ法及びリソグラフ技術
を用いて２本のレーザストライプの間にストライプ状の
SiO2選択成長マスク109を設けた後、金属気相成長法に
よるp-GaAsブロック層110の選択成長を行った。次に、
それぞれのレーザストライプ上にＡｕを主成分とする電
極111を形成した。二つの電極の間隙は約３０μｍあ
り、この間隙にはレーザアブレ−ション法により厚さ約
０．１μｍのダイアモンド薄膜112が形成した。機械的
研磨及び化学エッチングによりGaAs基板を約１００μｍ
にエッチングし、GaAs基板側にもＡｕを主成分とする電
極111を形成した。本半導体レーザ素子の断面形状を図
１に示す。
【０００７】次に本半導体レーザを直径２４μｍ、間隔
２μｍのドット状の半田113を設けた図２に示すような
構造のヒートシンク114に接合面を下に接着した。ま
た、このヒートシンクには幅１５μｍ、間隔２００μｍ
のライン状の半田115が設けられており、半導体レーザ
の電極間隙がライン状の半田の間に来るように組立てを
行う。このときのドット状の半田113の径が電極の間隔
より小さいのでこの半田は電極間の短絡の原因とはなら
ないが、熱的には半導体レーザ表面の８０％以上がヒー
トシンクと接触しているため、放熱性は非常に良好であ
った。
２μｍのドット状の半田113を設けた図２に示すような
構造のヒートシンク114に接合面を下に接着した。ま
た、このヒートシンクには幅１５μｍ、間隔２００μｍ
のライン状の半田115が設けられており、半導体レーザ
の電極間隙がライン状の半田の間に来るように組立てを
行う。このときのドット状の半田113の径が電極の間隔
より小さいのでこの半田は電極間の短絡の原因とはなら
ないが、熱的には半導体レーザ表面の８０％以上がヒー
トシンクと接触しているため、放熱性は非常に良好であ
った。
【０００８】＜実施例２＞本発明第２の実施例を図３及
び４に従い説明する。本構造においては金属気相成長法
によるp-GaAsブロック層110の選択成長までは実施例１
と同様の構造の半導体レーザを作製した。次にレーザア
ブレーション法により双方のレーザストライプを覆うよ
うに幅１００μｍの０．１μｍのダイアモンド膜を形成
した。ダイアモンド膜をの厚さは約０．１μｍとした。
ダイアモンド膜の外側には、それぞれのレーザストライ
プに電流を供給するためのＡｕを主成分とする電極111
を形成し、機械的研磨及び化学エッチングによりGaAs基
板を約１００μｍにエッチングし、GaAs基板側にもＡｕ
を主成分とする電極111を形成した。本素子の断面構造
を図３に示す。
び４に従い説明する。本構造においては金属気相成長法
によるp-GaAsブロック層110の選択成長までは実施例１
と同様の構造の半導体レーザを作製した。次にレーザア
ブレーション法により双方のレーザストライプを覆うよ
うに幅１００μｍの０．１μｍのダイアモンド膜を形成
した。ダイアモンド膜をの厚さは約０．１μｍとした。
ダイアモンド膜の外側には、それぞれのレーザストライ
プに電流を供給するためのＡｕを主成分とする電極111
を形成し、機械的研磨及び化学エッチングによりGaAs基
板を約１００μｍにエッチングし、GaAs基板側にもＡｕ
を主成分とする電極111を形成した。本素子の断面構造
を図３に示す。
【０００９】次に本半導体レーザを幅２４μｍ、間隔２
μｍのライン状の半田115を設けた図４に示すような構
造のヒートシンク114に接合面を下に接着した。ライン
状の半田201の間隙には半田の短絡を防止するためポリ
イミド樹脂が充填されている。このときのライン状の半
田201の幅が電極の間隔より狭いのでこの半田は電極間
の短絡の原因とはならないが、熱的には半導体レーザ表
面の９２％以上がヒートシンクと接触しており、特にレ
ーザストライプの直上には熱伝導性がきわめて良いダイ
アモンドが形成されているため放熱性は非常に良好であ
った。
μｍのライン状の半田115を設けた図４に示すような構
造のヒートシンク114に接合面を下に接着した。ライン
状の半田201の間隙には半田の短絡を防止するためポリ
イミド樹脂が充填されている。このときのライン状の半
田201の幅が電極の間隔より狭いのでこの半田は電極間
の短絡の原因とはならないが、熱的には半導体レーザ表
面の９２％以上がヒートシンクと接触しており、特にレ
ーザストライプの直上には熱伝導性がきわめて良いダイ
アモンドが形成されているため放熱性は非常に良好であ
った。
【００１０】なお、以上の実施例においては平行な２本
の電極を有するアレイ状半導体レーザの実装に関して述
べたが、より多数の電極を有し、またより複雑な電極形
状をもつ多電極素子についても本発明が適用できること
はいうまでもない。
の電極を有するアレイ状半導体レーザの実装に関して述
べたが、より多数の電極を有し、またより複雑な電極形
状をもつ多電極素子についても本発明が適用できること
はいうまでもない。
【００１１】
【発明の効果】本発明によれば、精密な位置合わせを必
要とせずに接合面をヒートシンクに接着した半導体レー
ザが形成でき、しかも放熱が良好であるため各素子を光
出力５０ｍＷで駆動しても２０００時間を越える長期信
頼性を確認できた。
要とせずに接合面をヒートシンクに接着した半導体レー
ザが形成でき、しかも放熱が良好であるため各素子を光
出力５０ｍＷで駆動しても２０００時間を越える長期信
頼性を確認できた。
【図１】本発明第１の実施例の半導体レーザの断面構造
を示す図である。
を示す図である。
【図２】本発明第１の実施例のヒートシンクの構造を示
す図である。
す図である。
【図３】本発明第２の実施例の半導体レーザの断面構造
を示す図である。
を示す図である。
【図４】本発明第２の実施例のヒートシンクの構造を示
す図である。
す図である。
【図５】第１の従来の半導体実装方法の例を示す図であ
る。
る。
【図６】第２の従来の半導体実装方法の例を示す図であ
る。
る。
101…n-GaAs基板、102…n-Al0.5Ga0.5Asクラッド層、10
3…多重量子井戸活性層、104…p-Al0.5Ga0.5Asクラッド
層、105…p-GaAsコンタクト層、106…GaAsウエル層、10
7…Al0.3Ga0.7Asバリア層、108…n-GaAsブロック層、10
9…SiO2選択成長マスク、110…p-GaAsブロック層、111
…Ａｕを主成分とする電極、112…ダイアモンド膜、113
…ドット状の半田、114…ヒートシンク、115…ライン状
の半田、201…ポリイミド樹脂、301…アレイ型半導体レ
ーザ、302…ヒートシンク、303…半田、304…Auワイ
ヤ。
3…多重量子井戸活性層、104…p-Al0.5Ga0.5Asクラッド
層、105…p-GaAsコンタクト層、106…GaAsウエル層、10
7…Al0.3Ga0.7Asバリア層、108…n-GaAsブロック層、10
9…SiO2選択成長マスク、110…p-GaAsブロック層、111
…Ａｕを主成分とする電極、112…ダイアモンド膜、113
…ドット状の半田、114…ヒートシンク、115…ライン状
の半田、201…ポリイミド樹脂、301…アレイ型半導体レ
ーザ、302…ヒートシンク、303…半田、304…Auワイ
ヤ。
Claims (4)
- 【請求項１】半導体基板上に形成された半導体素子の少
なくとも一方の面に複数の電極を有し、該複数の電極を
有する面を半田を用いて放熱及び支持を目的とした物体
に固定した半導体装置において、上記半田は上記複数の
電極を互いに短絡させない形状に分離して設けられてい
ることを特徴とする半導体レ−ザ。 - 【請求項２】上記分離された半田の間隙を、絶縁物で充
填したことを特徴とする請求項１に記載の半導体レー
ザ。 - 【請求項３】上記絶縁物は、樹脂であることを特徴とす
る請求項２に記載の半導体レーザ。 - 【請求項４】上記電極の間隙には、ダイアモンド薄膜が
絶縁物として形成されていることを特徴とする請求項１
に記載の半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153996A JPH09205248A (ja) | 1996-01-26 | 1996-01-26 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1153996A JPH09205248A (ja) | 1996-01-26 | 1996-01-26 | 半導体レーザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205248A true JPH09205248A (ja) | 1997-08-05 |
Family
ID=11780778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153996A Pending JPH09205248A (ja) | 1996-01-26 | 1996-01-26 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381846C (zh) * | 2003-12-26 | 2008-04-16 | 株式会社东芝 | 光传输线和多芯光波导的保持器 |
-
1996
- 1996-01-26 JP JP1153996A patent/JPH09205248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100381846C (zh) * | 2003-12-26 | 2008-04-16 | 株式会社东芝 | 光传输线和多芯光波导的保持器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909458A (en) | Low-cost laser diode array | |
| CN1534841B (zh) | 半导体激光器元件及其制造方法 | |
| JP5465514B2 (ja) | 光半導体装置 | |
| US7079563B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| US5521931A (en) | Nonmonolithic arrays of accurately positioned diode lasers | |
| US4856015A (en) | Semiconductor laser array device | |
| US9231374B2 (en) | Multi-beam semiconductor laser device | |
| US7653110B2 (en) | Semiconductor laser apparatus and method for mounting semiconductor laser apparatus | |
| JP2002344061A (ja) | 半導体レ−ザ装置 | |
| JP4697488B2 (ja) | マルチビーム半導体レーザ | |
| JP5280119B2 (ja) | 半導体レーザ装置 | |
| JP2004319987A (ja) | 半導体レーザ素子 | |
| JP2012054474A (ja) | 半導体レーザ装置 | |
| JPH09205248A (ja) | 半導体レーザ | |
| JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| KR940003436B1 (ko) | 반도체발광장치 | |
| JP4704703B2 (ja) | アレイ型半導体レーザ装置 | |
| JPS61168283A (ja) | 半導体発光装置 | |
| JPH06188328A (ja) | 半導体装置及び半導体装置の組立方法 | |
| JP6037484B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH10200213A (ja) | 窒化ガリウム系半導体レーザ | |
| KR100348471B1 (ko) | 반도체레이저의제조방법 | |
| KR100277938B1 (ko) | 화합물 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2812069B2 (ja) | 半導体レーザ | |
| JPS63141385A (ja) | マルチビ−ム半導体レ−ザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040623 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20041105 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050104 |