KR100255540B1 - 금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법 - Google Patents

금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법 Download PDF

Info

Publication number
KR100255540B1
KR100255540B1 KR1019970012130A KR19970012130A KR100255540B1 KR 100255540 B1 KR100255540 B1 KR 100255540B1 KR 1019970012130 A KR1019970012130 A KR 1019970012130A KR 19970012130 A KR19970012130 A KR 19970012130A KR 100255540 B1 KR100255540 B1 KR 100255540B1
Authority
KR
South Korea
Prior art keywords
layer
gold
semiconductor device
metal
package
Prior art date
Application number
KR1019970012130A
Other languages
English (en)
Other versions
KR970067960A (ko
Inventor
아키히로 야노
유지 콘도
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970067960A publication Critical patent/KR970067960A/ko
Application granted granted Critical
Publication of KR100255540B1 publication Critical patent/KR100255540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

반도체 소자를 장착하는 방법은 먼저 실리콘(Si)으로 형성된 반도체 기판의 표면 중의 하나에 배리어 층을 형성한다. 이후에, 상기 배리어 층에 제1금층(Au층)을 형성한다. 따라서 반도체 소자가 제공된다. 배리어 층은 600℃ 이상의 고온에서 제1금층 내의 금(Au)과, 실리콘(Si) 반도체 기판 내의 실리콘(Si)과의 상호 확산을 방지하기 위해서 금속으로 형성된다. 패키지 기판을 획득하는 단계는, 먼저 베이스 상에 금속 코팅층을 형성하고, 이후에 상기 금속 코팅층의 표면에 제2금층을 형성한다. 이어서 서로 접촉하고 있는 제1 및 제2금층을 가진 패키지 기판상에 반도체 소자를 위치시키고, 반도체 소자와 패키지 기판을 서로 대해서 마찰 접합시킨다. 그 결과, 제1 및 제2금층은 Au-Au 열압착층을 형성하고, 이에 의해서 패키지 기판에 반도체 소자가 접속된다.

Description

금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법
본 발명은 금층(Au층)을 가진 패키지와, 이와 같은 금층을 가진 반도체 소자 및 반도체 소자를 장착하는 방법에 관한 것으로서, 패키지 기판 상에 반도체 소자를 장착한 이후, 500℃ 이상의 고온에 노출시키는 경우에도 반도체 소자와 패키지 기판 사이의 위치 어긋남을 방지할 수 있는 발명에 관한 것이다.
세라믹 패키지와 플라스틱 쉴드 패키지용의 리드 프레임과 같은 다이 패드 위치에 소자를 접합하는 것을 “다이 본딩(die bonding)”이라고 부른다. 이 다이 본딩은 기계적 및 전기적으로 소자를 패키지 기판에 접속하며, 소자에서 발생되는 열을 용이하게 방출할 수 있다. 통상적으로 다이 본딩은 패키지 기판과 소자 뒷면 사이의 접속부에 옴 접촉 뿐만 아니라 안정한 기계적 및 화학적 결합을 제공할 필요가 있다.
다이 본딩 기술 또는 패키지 기판 상의 반도체 소자 장착 방법은 주로 수지접합, Au-Si 공정 합금 기술, 납땜 기술 및 Au-Au 열압착 기술을 포함한다. 이와 같은 다이 본딩을 사용하여 반도체 소자를 접합하는 방법 및 이와 같은 다이 본딩을 사용하여 제조된 패키지는 일본 특개평 제 6-177135호(이하, “제1종래 기술”)와 일본 특개평 제 7-263788 호(이하, “제2 종래 기술”)에서 개시되었다.
제1도는 제1종래 기술에 따른 반도체 소자를 접합하는 방법을 나타낸 측면도이다. 먼저, 서브 마운트체(20: submount body) 표면 상에 텅스텐 등으로 형성된 배리어 층(21)이 선택적으로 형성된다. 다음으로, 동시에 상기 배리어 층(21) 상에 니켈-주석 합금 및 텅스텐을 스퍼터링하여 보조층(22)을 형성한다. 이후에 니켈-주석 합금의 습윤층(23: wet layer)이 보조층(22) 상에 증착된다. 이후에 습윤층(23) 상에 금(Au)과 주석을 번갈아 가며 증착시켜 땜납층(24)을 형성한다. 상기 습윤층(23) 및 땜납층(24)의 상부면과 접촉하는 땜납층(24) 영역의 양자는 금(Au)으로 형성되는 것이 바람직하다.
서브 마운트체(20)에 접합되는 레이저 소자(8)는 ⅠⅠⅠ-Ⅴ족 반도체로 형성되는 레이저 칩(9)과, 서브 마운트체(20)에 접합되는 레이저 칩(9)의 표면 상에 형성되는 옴 접촉층(10)을 가진다. 티타늄층(11), 백금층(12) 및 금층(13)은 연속적으로 및 선택적으로 상기 옴 접촉층(10)의 표면 상에 증착된다.
이렇게 형성된 서브 마운트체(20)와 레이저 소자(8)를 접합함에 있어서, 상기 서브 마운트체(20) 및 레이저 소자(8)를 땜납층(24)과 금층(13)이 접촉하도록 위치시키고, 대략 320℃ 내지 349℃의 온도에서 양자에 힘(15)을 가한다.
이 제1종래 기술에서, 배리어 층(21)은 W, Mo, Cr 또는 Ru로 형성된다. 상기 배리어 층(21)은 땜납층(24)의 용융 온도가 증가하는 것을 방지하는 기능을 수행한다. 일반적으로 실리콘이 금(Au)과 주석(Sn)으로 형성된 땜납층(24)으로 확산되는 경우, 땜납층(24)의 용융 온도는 증가한다. 따라서 배리어 층(21)은 기판으로부터 땜납층(24)으로의 실리콘의 확산을 저지할 수 있으며, 이로 인해서 땜납층(24)의 용융 온도가 상승하는 것을 방지할 수 있다.
제2도는 제2종래 기술에 따른 반도체 레이저 소자의 투시도이다. 먼저, 니켈(Ni)을 히트 싱크(36: heat sink)의 표면 상에 증착하여 배리어 층(35)을 형성한다. 다음으로, 인듐(In), Sn 또는 이들 합금의 저융점 땜납층(34)을 선택적으로 배리어 층(35)에 형성한다. p-형 전극(33)은 반도체 레이저 소자(31)의 표면 상에 형성하고, n-형 전극(32)은 상기 소자의 대향면에 형성한다. 이후에 대략 200℃까지 히트 싱크(36)를 가열하여 저융점 땜납층(34)을 용융시키며, 이후에 저융점 땜납층(34)에 대해서 반도체 레이저 소자(31) 상에 형성된 p-형 전극(33)을 가압한다. 이후에, 양자(兩者)를 냉각하여 히트 싱크(36)에 반도체 레이저 소자(31)를 접합한다.
이 제2 종래 기술에 따르면, 니켈(Ni), 텅스텐(W) 및 몰리브덴(Mo)이 배리어 층(35)에 사용된다. 이 배리어 층(35)은 히트 싱크(36) 내의 구리(Cu)가 반도체 레이저 소자(31) 내부로 확산하는 것을 방지하는 기능을 수행한다. 배리어 층(35)이 없는 경우, Cu는 반도체 레이저 소자(31)로 확산될 가능성이 있으며, 레이저 출력을 악화시키게 된다.
반도체 소자의 집적도와 그 장착 밀도가 최근 들어 점점 증가하고 있기 때문에, 패키지 기판 상의 반도체 소자의 장착 위치와 인접 반도체 소자 사이의 거리에서 마이크로미터 정도의 정밀도가 필요하게 되었다. 패키지 기판 및 상기 패키지 기판에 장착된 반도체 소자가 고온에 노출되는 경우에, CTR(Cathode-Ray Tube)에 사용되는 전계 방출 전자원(電子源)에서와 마찬가지로, 내열도가 아주 우수한 다이 본딩 기술이 필요하다.
상기 제1 종래 기술에서 땜납층(24)의 용융 온도가 통상 400℃ 이하이기 때문에, 땜납층(24)이 400℃ 이상의 온도에 노출되면 용융하게 된다. 배리어 층(21)이 납땜층(24)의 용융 온도가 높아지는 것을 방지하기 때문에, 땜납층(24)의 용융은 더 용이해진다.
마찬가지로, 땜납층(34)은, 상기 제2 종래 기술에서, 예를 들면, 대략 200℃ 정도의 저융점 금속으로 형성되기 때문에, 패키지가 400℃ 이상의 온도에 노출되는 경우에 땜납층(34)이 용융하게 된다. 또한 배리어 층(35)은 단순하게 히트 싱크(36) 내의 Cu가 반도체 레이저 소자(31) 내로 확산하는 것을 방지하는 기능을 수행하는 것이기 때문에, 접합의 내열도를 향상시키지는 못한다.
상기 제1종래 기술 및 제2종래 기술에 따르면, 상술한 바에서 분명하듯이, 패키지 기판 상에 반도체 소자를 장착하여 제조한 패키지를, 예를 들어, 400℃ 이상의 온도에 노출시키는 경우에, 접합이 용융되며, 패키지 기판에 대한 반도체 소자의 정렬 어긋남이 발생할 가능성이 있다. 고온에 대해서 접합의 내구성이 낮기 때문에, 패키지 기판 상의 반도체 소자의 장착 위치와 인접한 반도체 소자 사이의 거리를 높은 정밀도로 설정하는 것이 곤란하게 된다.
Au-Au 열압착 기술은 다이 본딩 기술의 하나로서, 패키지 기판과 반도체 소자 사이의 접합에 대해 높은 내열성을 제공하며, 패키지 기판에 대한 반도체 소자의 고정밀도 정렬을 보장한다. 상기 Au-Au 열압착 기술에 대해서는 후술하기로 한다.
Au-Au 열압착 기술에 따르면, 금(Au) 막은 반도체 소자의 실리콘(Si) 기판 중의 뒷면 뿐만 아니라 패키지 기판의 상부면에도 형성되고, 상기 실리콘(Si) 기판 및 패키지 기판은 그 Au 막이 서로 마주보도록 배치되며, 반도체 소자와 패키지 기판은 서로에 대해 마찰시키면서(문지르면서) 양쪽 Au 막 상에 부하를 가해서 접합된다. 따라서 Au-Au 열압착층이 형성되고, 반도체 소자와 패키지 기판이 서로 접속된다. 마찰 접합 방법에는 두가지가 있는데: 그 중 하나는 초음파 마찰 접합법으로, 이 방법은 양쪽의 Au 막에 초음파를 가해서 반도체 소자와 패키지 기판을 초음파 진동에 의해 서로 마찰 접합시키는 방법이며, 다른 하나는 가압 마찰 접합법으로, 상기 방법은 반도체 소자와 패키지 기판 양쪽의 Au 막을 진동시키면서 기계적으로 부하를 가하는 방법이다.
어떠한 방법을 사용하든지 간에, 접합제로써 사용되는 Au의 용융점이 1064.43℃라는 고온이기 때문에, 일단 반도체 소자가 패키지 기판에 접속되면, 패키지를 고온에 노출시킨다고 해도 접합에서의 정렬 어긋남이 발생하지는 않는다. 초음파 마찰 접합법을 사용하는 경우에, 초음파의 진폭은 -1㎛ 내지 +1㎛의 범위이기 때문에 접속을 형성하는 순간에는 정렬 어긋남이 거의 발생하지 않는다. 바꾸어 말하면, Au-Au 열압착 기법은 고온 분위기이라도 패키지 기판과 반도체 소자 사이의 접합에서 정렬의 고정밀도와 높은 내열성을 보장한다.
통상적으로 패키지 기판과 반도체 소자를 함께 결합하기 위해 Au-Au 열압착 기법을 사용하는 경우, 패키지 기판상에 장착되는 반도체 소자의 Si 기판의 표면에 금속층을 형성하며, 상기 금속층의 상부 표면 상에 금층을 형성하여 Au-Au 열압착 기층을 형성하게 된다. 상기 금속층을 배리어 금속으로, Au와 Si 사이의 확산을 방지하며, 보통 티타늄(Ti) 등으로 형성된다.
Au-Au 열압착 기법을 사용하여 패키지 기판 상에 반도체 소자를 장착하여 제조된 패키지를 고온에 노출시키는 경우, 다른 문제가 발생한다. 예를 들어, 370℃이상의 온도에 노출된 패키지는, 예를 들면 Ti와 같은 통상적인 배리어 금속을 반도체 소자 상에 형성한 경우에도 Au와 Si 사이의 확산을 방지하지 못한다.
Au와 Si의 상호 확산은 Au-Si 공정 합금층이 형성된 곳과 마찬가지의 동일한 구조를 형성한다. Au-Si 공정 합금층의 녹는점은 370℃이며, 이는 유사한 같은 공정 합금 중에서도 상대적으로 낮다. 370℃ 이상의 고온에서 Au와 Si의 상호 확산이 발생하게 되면, Au-Si 공정 합금층이 용융되어, 배리어 금속 부분의 일부가 고온에 노출될 가능성이 높아지는 반면, Au-Au 열압착층 지향 접합은 우수한 내열성을 나타내게 된다. 다른 말로 하자면, Au-Au 열압착 기법에 의해 패키지 기판 상에 반도체 소자를 장착하여 제조된 패키지가 고온에 노출되는 경우에, 정렬 어긋남은 배리어 금속 주변에서 발생한다.
상기 Au-Au 열압착 기법을 사용하여 전게 방출형 전자원을 패키지 기판 상에 장착시키는 경우에 대해서 설명하기로 한다. CRT 용으로 전계 방출형 전자원을 사용하는 경우, 반도체 소자로서 전계 방출형 전자원을 패키지 기판 상에 장착한 이후, CRT로서 유리를 사용하여 최종 구조를 밀봉하는 단계에서 400℃ 내지 500℃ 정도의 고온에 이 패키지 기판을 노출시킨다. 유리 컨테이너에서 공기를 방출한 수속 단계(방출 단계)에서, 반도체 소자와 패키지 기판(패키지)은 400℃ 내지 500℃ 정도의 고온에도 노출된다. 그 결과, 반도체 소자와 패키지 기판 사이의 접합 또한 고온에 노출된다.
따라서 반도체 소자와 패키지 기판이 Au-Au 열압착 기법에 의해 함께 접속되지만, 패키지 기판 상의 반도체 소자의 정렬 어긋남이 Ti 등의 배리어 금속 부근에서 발생한다. CRT로써 전계 방출형 전자원을 사용하는 경우에, 패키지 기판 상의 반도체 소자의 정렬 어긋남은 수렴 어긋남에 의해서 유발되는 불규칙적인 색상 또는 색상 변이를 초래한다.
다른 패키지에서 패키지 기판 상의 반도체 소자의 정렬 어긋남이 더욱 커지게 되는 경우, 반도체 소자의 접합 패드와 패키지 기판의 접합부 사이의 거리가 점점 커지게 되며, 이에 따라서 반도체 소자와 패키지 기판의 접속이 곤란하게 된다.
따라서 본 발명의 목적은 금층을 가진 패키지와 상기와 같은 금층을 가진 반도체 소자와, 반도체 소자와 패키지 기판 사이의 접합에서 높은 내열성 및 반도체 소자와 패키지 기판 사이의 높은 위치 정밀도를 보장하는 Au-Au 열압착 기법에 의해 반도체 소자를 패키지 기판 상에 장착되도록 하며, 고온에 노출되는 경우에도 배리어 금속 주변의 반도체 소자와 패키지 기판 사이의 위치 변이를 방지하는 상기 반도체 소자를 장착하는 방법을 제공하는데 있다.
본 발명에 따른 금층을 가진 패키지는 패키지 기판과 상기 패키지 기판에 장착되는 하나 이상의 반도체 소자와 반도체 소자와 패키지 기판을 접속하기 위한 금층을 구비한다. 패키지 기판은 베이스와 상기 베이스의 표면 상에 선택적으로 형성된 금속 코팅층을 가진다. 반도체 소자는 Si로 형성되는 반도체 기판과 상기 반도체 기판의 표면 중의 하나에 형성된 배리어 층을 가진다. 금층은 배리어 층과 금속 코팅층 사이에 위치한다. 금속 코팅층은 금층과 베이스 사이의 접합을 향상시키고, Au가 금층에서 베이스로의 확산을 방지하는 기능을 수행한다. 배리어 층은 600℃ 이상의 온도에서 금층의 Au와 반도체 기판의 Si와의 상호 확산을 방지하는 기능을 수행한다.
상기 배리어 층은 Mo, W 및 Cr 중의 하나로 형성될 수 있다. 배리어 층의 금속은 적합하게 중량비로 99.9% 이상의 순도를 가져야 하며, 더욱 적합하게는 중량비로 99.9%의 순도를 가진다.
또한 베이스는 세라믹, 코바르(KOVAR) 및 철-니켈 합금 중의 하나로 형성되며, 금속 코팅층은 Ni 및 Cr 중의 하나로 형성된다.
본 발명에 따른 금층을 가진 반도체 소자는 Si로 형성되는 반도체 기판과, 반도체 기판 표면 중의 하나에 형성되는 배리어 층과, 배리어 층 상에 형성된 금층을 구비한다. 상기 배리어 층은 600℃ 이상의 온도에서 금층의 Au와 반도체 기판의 Si와의 상호 확산을 방지하는 기능을 수행한다.
본 발명에 따른 금층을 가진 반도체 소자를 장착하는 방법은 반도체 소자를 형성하는 단계와, 패키지 기판을 획득하는 단계와, 패키지 기판에 반도체 소자를 접속하는 단계를 구비한다. 반도체 소자를 형성하는 단계는 소정의 회로를 가진 Si 반도체 기판의 표면 중의 하나에 배리어 층을 형성하는 단계와, 상기 배리어 층 상에 제1금층을 형성하는 단계를 포함한다. 상기 배리어 층은 600℃ 이상의 온도에서 제1금층의 Au와 반도체 기판의 Si와의 상호 확산을 방지하는 기능을 수행한다. 패키지 기판을 획득하는 단계는 베이스 상에 금속 코팅층을 형성하는 단계와, 제2금층을 형성하기 위해 Au을 가진 금속 코팅층을 도금하는 단계를 포함한다. 패키지 기판과 반도체 소자를 접속하는 단계는 반도체 소자와 패키지 기판을 서로 접촉하도록 위치하는 제1금층과 제2금층을 사용하여, 반도체 소자와 패키지 기판 사이에 Au-Au 열압착층을 형성하여 반도체 소자를 패키지 기판에 접속하기 위해 마찰 접합하는 단게를 포함한다.
배리어 층은 증착 또는 스퍼터링법으로 형성된다. Au-Au 열압착층을 형성하는 단계는 반도체 소자 및 패키지 기판의 한 쪽 혹은 양쪽에 부하 또는 초음파를 가하면서 반도체 소자와 패키지 기판을 서로 대향시켜 마찰 접합하는 단계를 포함한다.
본 발명에 따라 Si와 Au의 상호 확산을 방지하는 배리어 층은 반도체 소자 기판과 금층 사이에 형성되기 때문에, 패키지 기판 상에 상기 반도체 소자를 장착하여 획득한 패키지가 고온에 노출된다고 해도 용융점이 낮은 Si-Au 공정측이 형성될 수 없으며, 배리어 층 부근의 반도체 소자와 패키지 기판 사이의 위치 어긋남을 방지할 수 있다. 상기 반도체 소자가 반도체 소자의 제1금층을 정렬시켜 패키지 기판의 제2금층과 접촉하도록 하여 패키지 기판 상에 장착되고, 반도체 소자와 패키지 기판층을 Au-Au 열압착 기법을 사용하여 서로에 대해 마찰 접합하기 때문에, 반도체 소자와 패키지 기판을 접속하는 시점에서 위치 변이가 일어날 가능성은 거의 없다. 또한 반도체 소자를 패키지 기판에 접속한 이후에도 접합부와 배리어 층 부근에서 높은 내열성을 가진 패키지를 획득할 수 있다.
제1도는 제1종래 기술에 따른 반도체 소자의 접합을 도시한 측면도.
제2도는 제2종래 기술에 따른 반도체 레이저 소자를 도시한 투시도.
제3도는 본 발명의 한 실시예에 따른 패키지를 사용하는, CRT 제조 방법에서의 한 단계를 나타내는 측면도.
제4도는 제3도에 도시된 다음 단계를 도시한 측면도.
제5도는 제4도에 도시된 다음 단계를 도시한 측면도.
제6도는 본 발명의 한 실시예에 따른 패키지를 사용하는, CRT의 투시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 소자(전계 방출형 전자원) 2 : 배리어 층
3 : 제1금층(Au층) 4 : 베이스
5 : 금속 코팅층 6 : 제2금층(Au층)
본 발명의 한 실시예에서와 같은 패키지를 사용하는 음극선관(CRT)을 하기에서 설명한다. 특히 상기 CRT는 전자 방출원으로서 전계 방출형 전자원을 사용한다. 즉, 본 발명의 상기 실시예에 따른 패키지는 패키지 기판에 장착된 전계 방출형 냉음극(冷陰極, cold cathode), 게이트 전극 등을 가진 전계 방출형 전자원으로써 작동하는 반도체 소자를 구비한다.
먼저, 전계 방출형 전자원의 특징과 CRT를 제조하는 절차에 대해 설명한다.
전계 방출형 전자원은 반도체 소자이며, 다수의 미세 냉음극 및 상기 냉음극과 관련되는 게이트 전극의 매트릭스를 가진다. 본 실시예에서, CRT의 전자총은 상기와 같은 종류의 전계 방출형 전자원을 사용하여 구성된다. 냉음극을 사용하는 전계 방출형 전자원은 열음극(熱陰極, hot cathode)을 사용하는 종래의 CRT에 사용되는 전자원과 비교하여 하기와 같은 장점을 가진다.
먼저, 열음극이 사용되는 경우와 비교하여 미세 냉음극의 집적도를 개선에 의해 음극 전류 밀도가 높아진다. 전계 방출형 전자원 자체가 반도체 제조 공정에 사용되는 미세 공정 기법을 사용하여 제조되기 때문에, 미세 냉음극 및 게이트 전극을 높은 집적도로 형성되며, 각 음극 및 관련 게이트 전극 사이의 거리가 짧아진다. 이는 낮은 구동 전압으로 많은 전류를 제어할 수 있게 한다. 또한 전계 방출형 전자원이 반도체 제조 기법을 사용하여 제조될 수 있기 때문에, 높은 제조 정밀도를 가지며 대량 생산에 적합하다. 또한 전계 방출형 전자원은 가열이 필요 없기 때문에 동시에 작동된다. 전계 방출형 전자원은 또한 방출 전자가 좁은 속도 분포를 가진다는 특징도 있다.
CRT의 전자총이 상기와 같은 특성을 가진 전계 방출형 전자원을 사용하여 구성된 경우, R(적색), G(녹색), B(청색)의 개별적인 색상과 관련된 전계 방출형 전자원은 단일 패키지 기판에 장착된다. R(적색), G(녹색), B(청색)의 개별적인 색상과 관련된 전계 방출형 전자원이 소정의 위치에서 변이되는 경우, 색상의 불규칙 등이 발생한다. R과 관련된 전계 방출형 전자원이 예를 들어, 소정의 위치에서 변이를 일으키면 발광시키고자 한 R과 관련되는 픽셀 뿐만 아니라 부근의 픽셀까지도 발광된다. 또한 세 개의 R, G 및 B 전자 빔의 공간적 수렴에서의 오차는 섀도 마스크(shadow mask) 상의 색상 변이를 발생한다. 따라서 패키지 기판 상의 전계 방출형 전자원의 장착 위치에 대해 높은 정밀도가 요구된다.
CRT를 제조함에 있어서, 반도체 소자로써의 개별적인 전계 방출형 전자원은 하기와 같은 방식으로 패키지 기판 상에 장착된다. 먼저, 개별적인 R, G 및 B의 색상과 관련된 전계 방출형 전자원이 관련된 패드와 함께 패키지 기판 상에 장착된다. 다음으로 각각의 전계 방출형 전자원을 구성하는 반도체 소자의 게이트 전극이 패드에 접속(와이어 접합)된다. 이후에 상기 반도체 소자가 장착된 패키지를 가진 전자총이 조립된다. 그 후에 전자총은 퍼넬(funnel: 깔때기)이라고 불리는 유리관의 목부분에서 밀봉되며(밀봉 단계), 퍼넬 내부의 공기는 진공 상태를 형성하도록 배출하여(배출 단계), CRT를 제조한다.
CRT 제조에서 패키지 기판 상의 전계 방출형 전자원의 장착 위치의 정밀도를 향상시키기 위해, 다음 세 가지의 주의 깊은 단계가 필요하다. 첫 번째로, 패키지 기판 상에 R, G 및 B의 개별적인 색상과 관련되는 전계 방출형 전자원을 장착하는 단계에서 장착의 위치 정밀도를 증가시키는 것이 요구된다. 두 번째로, 반도체 소자를 가진 패키지가 밀봉 단계에서 대략 400℃ 내지 500℃의 고온에 노출되기 때문에, 장착 단계 이후에 노출되는 경우에도 우수한 내열성을 보장하는 접합 기법을 사용해야 하며, 패키지 기판 상에 개별적인 전계 방출형 전자원을 장착하기 위해 적합한 소자 구조를 선택할 필요가 있다. 세 번째로, 반도체 소자를 가진 패키지가 방출 단계에서 대략 400℃ 내지 500℃의 고온에 노출되기 때문에, 장착 단계 이후에도 우수한 내열성을 보장하는 접합 기법을 사용해야 하며, 적합한 소자 구조를 선택할 필요가 있다.
이상을 고려하여, 본 발명의 한 실시예를 첨부되는 도면을 참조하여 하기에서 상세하게 설명한다. 제3도 내지 제5도는 본 발명의 실시예에 따른 패키지를 사용하는 CRT를 제조하는 단계적인 방법을 도시하는 측면도이다. 제6도는 본 발명의 한 실시예에 따른 패키지를 사용하는 CRT의 투시도이다.
제3도에 도시한 바와 같이, 먼저 R, G 및 B의 개별적인 색상과 관련된 각 전계 방출형 전자원(1: 소정의 회로를 가진 Si 기판)의 뒷면에 증착 또는 스퍼터링법에 의해 배리어 층(2)이 형성된다. 다음으로, 제1금층(3)이 증착 또는 스퍼터링법에 의해 배리어 층(2)의 표면 상에 형성된다. 배리어 층(2)은 600℃ 이상의 고온에 노출되는 경우에도 제1 금층(3)의 Au와 전계 방출형 전자원(1)의 기판에서의 Si의 상호 확산을 방지하는 예를 들면 Mo, W 및 Cr 중의 하나인 금속으로 형성된다. 상기 배리어 층(2)의 금속은 적합하게는 중량비 99.9% 이상의 순도를 가지며, 더욱 적합하게는 중량비로 99.99% 이상의 순도를 가진다.
패키지 기판을 형성하는 단게에서는, 제4도에 도시하는 바와 같이 먼저 베이스(4) 표면에 니켈을 도금하여 니켈 기반의 금속 코팅층(5)을 형성한다. 상기 베이스(4)는 세라믹, 코바르 및 금속-니켈 합금 중의 하나로 형성된다. 이후에 상기 금속 코팅층(5)의 표면은 Au로 도금되어 제2금층(6)을 형성한다. 상기 금속 코팅층(5)은 제2금층(6)과 베이스(4) 사이의 접합을 향상시키기 위해 형성되며, 또한 베이스(4)로의 금층의 Au의 확산을 방지하는 기능을 수행한다. 금속 코팅층이 본 실시예에서는 니켈로 형성되지만, Cr로 형성될 수도 있다.
다음으로 제5도 및 제6도에 도시하는 바와 같이, R, G 및 B와 관련되는 세 개의 전계 방출형 전자원(1)이 제1금층(3)이 제2금층(6)과 접촉한 채로 패키지 기판에 대해 마찰 접합되는 방식으로 패키지 기판 상에 정렬된다. 따라서, 제1금층(3) 및 제2금층(6)이 Au-Au 열압착층을 형성하며, R, G 및 B의 개별적인 전계 방출형 전자원(1)이 패키지 기판에 접속된다. 그러므로 제1금층과 제2금층이 Au-Au 열압착층을 형성하기 때문에, 최종 구조는 단일 금층이 된다. 본 실시예에서 제2금층(6)이 금속 코팅층(5)의 상부면 전체에 걸쳐 형성되지만, 제2금층은 선택적으로 각 반도체 소자가 장착될 표면의 일부에만 형성될 수도 있다.
초음파 마찰 접합법 및 압력 마찰 접합법을 포함하여 다수의 마찰 접합법이 있다. 상술한 바와 같이, 초음파 마찰 접합법은 수십 내지 수백 밀리그램의 부하를 반도체 소자에 가하면서 초음파를 가해서 소자가 대략 진폭 ±1㎛의 초음파 진동에 의해 패키지 기판에 마찰 접합한다. 압력 마찰 접합법은 수백 내지 수천 밀리그램의 부하를 반도체 소자에 가해서 패키지 기판에 소자를 마찰 접합한다.
본 실시예에서 반도체 소자가 Au-Au 열압착 기법 및 초음파 마찰 접합법 또는 압력 마찰 접합법에 의해 패키지 기판에 장착되기 때문에, 서로 접합하는 시점에서 위치 변이가 거의 발생하지 않으며, 접속 이후에 접합에서 높은 내열성을 가진 패키지를 제조할 수 있다.
우수한 내열성을 가진 상기와 같이 제조된 패키지를 사용하여 구성된 전계 방출형 전자총의 경우, 패키지가 CRT의 제조 단계 중에 고온에 노출되는 경우에도 위치 변이가 발생하지 않는다. 이는 600℃ 이상에서도 반도체 소자(전계 방출형 전자원(1))의 기판에서의 Si와 Au-Au 열압착층의 Au의 상호 확산을 방지하는 Mo, W 및 Cr로 형성되는 배리어 층이 반도체 소자 기판의 뒷면에 형성되기 때문이다.
통상적인 패키지에서와 같이 Ti로 배리어 금속이 형성되면, 600℃ 이상의 고온에서 Si와 Au의 상호 확산이 방지되지 못하고 Au-Si 공정 합금이 형성된다. 따라서 고온 처리에서 Au-Si 공정 합금층은 녹으며, 반도체 소자와 패키지 기판 사이의 위치 변이를 초래한다.
본 실시예에서 Au-Si 공정층이 형성되지 않고, 400℃ 내지 500℃의 온도의 밀봉 단계 및 400℃ 내지 550℃의 배출 단계에서 녹지 않기 때문에 높은 정밀도로 CRT를 제조할 수 있다.
다수의 전계 방출형 전자원(1)이 반도체 소자로 사용되는 경우와, 상기 전게 방출형 전자원(1)이 장착되는 패키지 기판이 CRT로 조립되는 경우에 대해 설명하였다. 본 발명은, 그러나 본 특정 실시에에 국한되지는 않으며, 고내열성이 요구되고, 획득된 패키지의 작동 능력이라는 측면에서 Si기판으로의 Au의 확산을 회피해야만 하는 어떠한 패키지에도 적용 가능하다.
본 발명에 따라 구체화한 장착 방법에 의해 패키지 기판 상에 반도체 소자를 장착하는 패키지 제조 방법을 하기에서 설명한다. 먼저 베리어 층이 수천 내지 수십만×10-8㎝의 두께로 소정의 회로를 가진 Si 기판의 뒷면에 형성된다. 다음으로 금층이 수천 내지 수십만×10-8㎝의 두께로 배리어 층 상에 형성된다. 그 후에 반도체 소자가 본 발명을 구체화한 장착 기법에 의해 패키지 기판 상에 장착되며, 획득된 패키지는 30 분간 550℃의 온도에 방치된다. 따라서 배리어 층이 Mo, W, 또는 Cr과 같은 금속 중의 하나로 형성된 경우 Si 기판의 Si와 Au 기판의 Au의 상호 확산을 방지할 수 있으며, 고온에서 용융이 발생하지 않으며, 반도체 소자와 패키지 기판 사이에서의 위치 변이가 회피될 수 있도록 한다.

Claims (14)

  1. 금층(Au layer)을 가진 패키지에 있어서, 세라믹, 철-니켈 합금(iron-nickel alloy) 및 철(Fe), 니켈(Ni), 코발트(Co) 합금으로 구성되는 군으로부터 선택된 하나의 재료로 형성되는 베이스(4), 상기 베이스의 표면 상에 형성되고, 니켈(Ni) 및 크롬(Cr)으로 구성되는 군으로부터 선택된 하나의 금속으로 형성되는 제1금속층(5), 상기 제1금속층의 표면 상에 형성되고, 금(Au)으로 형성되는 제2금속층(6)을 가진 패키지 기판과; 실리콘(Si)으로 형성되는 반도체 기판(1), 상기 반도체 기판의 표면 상에 형성되고, 몰리브덴(Mo), 텅스텐(W) 및 크롬(Cr)으로 구성되는 군으로부터 선택된 하나의 금속으로 형성되는 제3금속층(2), 상기 제3금속층의 표면 상에 형성되고, 금(Au)으로 형성되는 제4금속층(3)을 구비하며, 상기 제2금속층(6)과 상기 제4금속층(3)은 열압착에 의해서 서로 접속되어 있는, 상기 패키지 기판 상에 장착되는 최소한 하나의 반도체 소자를 포함하는 금층을 가진 패키지.
  2. 제1항에 있어서, 상기 제1금속층(5)은 상기 제2금속층(6)과 상기 베이스(4) 사이의 접착을 강화시키며, 상기 제2금속층(6)이 상기 베이스(4) 내로 확산되어 들어가는 것을 방지하는 것을 특징으로 하는 금층을 가진 패키지.
  3. 제1항에 있어서, 상기 제3금속층(2)은 600℃ 이상의 온도에서 상기 제4금속층(3) 내의 금(Au)과 상기 반도체 기판(1) 내의 실리콘(Si)과의 상호 확산을 방지하는 것을 특징으로 하는 금층을 가진 패키지.
  4. 제1항에 있어서, 상기 반도체 소자는 전계 방출형 전자원을 구성하는 것을 특징으로 하는 금층을 가진 패키지.
  5. 제4항에 있어서, 상기 패키지 기판은 전자 방출형 전자총을 구성하는 것을 특징으로 하는 금층을 가진 패키지.
  6. 금층을 가진 반도체 소자에 있어서, 실리콘(Si)으로 형성되는 반도체 기판(1)과, 상기 반도체 기판의 표면 상에 형성되고, 몰리브덴(Mo), 텅스텐(W) 및 크롬(Cr)로 구성되는 군으로부터 선택된 하나의 금속으로 형성되는 배리어 층(2)과, 상기 배리어 층 상에 형성되는 금층(3)을 포함하며, 상기 배리어 층은 600℃ 이상의 온도에서 상기 금(Au) 층 내의 금(Au)과 상기 반도체 기판 내의 실리콘(Si)의 상호 확산을 방지하는 것을 특징으로 하는 금층을 가진 반도체 소자.
  7. 제6에 있어서, 상기 배리어 층(2)의 상기 금속은 중량비로 순도가 99.9% 또는 그 이상인 것을 특징으로 하는 금총을 가진 반도체 소자.
  8. 제6항에 있어서, 상기 배리어 층(2)의 상기 금속은 중량비로 순도가 99.99% 이상인 것을 특징으로 하는 금층을 가진 반도체 소자.
  9. 금층을 가진 반도체 소자의 장작 방법에 있어서, 실리콘(Si)으로 형성되고 소정의 회로를 가진 반도체 기판(1)의 표면 상에 배리어 층(2)을 형성하는 단계와, 상기 배리어 층(2) 상에 제1금층(3)을 형성하는 단계를 구비하는 반도체 소자를 형성하는 단계와, 베이스 상에 금속 코팅층(5)을 형성하는 단계와, 상기 금속 코팅층(5)에 금(Au)을 도금하여(plating) 제 2금층(6)을 형성하는 단계를 구비하는 패키지 기판을 획득하는 단계와, 상기 반도체 소자와 상기 패키지 기판을 제1금층(3)과 상기 제2금층(6)을 사용하여 서로 접촉하도록 위치시켜서 상기 반도체 소자와 상기 패키지 기판 사이에 Au-Au 열압착층을 형성하여, 상기 반도체 소자를 상기 반도체 기판에 접속시키는 마찰 접합 단계를 포함하며, 상기 배리어 층(2)은 몰리브덴(Mo), 텅스텐(W) 및 크롬(Cr)으로 구성되는 군으로부터 선택된 하나의 금속으로 형성되며, 상기 배리어 층(2)은 600℃ 이상의 온도에서 상기 제1금층(3) 내의 금(Au)과 상기 반도체 기판(1) 내의 실리콘(Si)과의 상호 확산을 방지하는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
  10. 제9항에 있어서, 상기 금속 코팅층(5)은 니켈(Ni) 및 크롬(Cr)으로 구성된 군으로부터 선택된 하나의 금속으로 도금되어 형성되는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
  11. 제9항에 있어서, 상기 배리어 층(2)은 증착법에 의해서 형성되는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
  12. 제11항에 있어서, 상기 배리어 층(2)은 스퍼터링법에 의해서 형성되는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
  13. 제9항에 있어서, 상기 Au-Au 열압착층 형성 단계는 상기 반도체 소자와 상기 패키지 기판을 서로에 대해서 마찰 접합하면서, 상기 반도체 기판 및 상기 패키지 기판의 한쪽 또는 양쪽에 부하를 가하는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
  14. 제9항에 있어서, 상기 Au-Au 열압착층 형성 단계는 상기 반도체 소자와 상기 패키지 기판을 서로에 대해서 마찰 접합하면서, 상기 반도체 기판 및 상기 패키지 기판의 한쪽 또는 양쪽에 초음파를 가하는 것을 특징으로 하는 금층을 가진 반도체 소자의 장착 방법.
KR1019970012130A 1996-03-27 1997-03-27 금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법 KR100255540B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-072667 1996-03-27
JP7266796A JP3022765B2 (ja) 1996-03-27 1996-03-27 半導体装置及び半導体素子の実装方法

Publications (2)

Publication Number Publication Date
KR970067960A KR970067960A (ko) 1997-10-13
KR100255540B1 true KR100255540B1 (ko) 2000-05-01

Family

ID=13495954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012130A KR100255540B1 (ko) 1996-03-27 1997-03-27 금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법

Country Status (4)

Country Link
US (1) US5965946A (ko)
JP (1) JP3022765B2 (ko)
KR (1) KR100255540B1 (ko)
TW (1) TW359043B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
DE102004036961B3 (de) * 2004-07-30 2006-04-20 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
CN104319242B (zh) * 2014-10-27 2017-05-31 中国兵器工业集团第二一四研究所苏州研发中心 厚膜基板无焊料共晶贴装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3551997A (en) * 1967-10-06 1971-01-05 Rca Corp Methods for electroless plating and for brazing
US4068022A (en) * 1974-12-10 1978-01-10 Western Electric Company, Inc. Methods of strengthening bonds
US3982908A (en) * 1975-11-20 1976-09-28 Rca Corporation Nickel-gold-cobalt contact for silicon devices
JPS586143A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
JPH0612313B2 (ja) * 1986-08-26 1994-02-16 トヨタ自動車株式会社 四輪駆動車用シヤシダイナモ
US4757934A (en) * 1987-02-06 1988-07-19 Motorola, Inc. Low stress heat sinking for semiconductors
US4935805A (en) * 1988-05-16 1990-06-19 Eaton Corporation T-type undercut electrical contact on a semiconductor substrate
US5047832A (en) * 1989-03-10 1991-09-10 Sumitomo Electric Industries, Ltd. Electrode structure for III-V compound semiconductor element and method of manufacturing the same
JPH0387067A (ja) * 1989-06-16 1991-04-11 Sumitomo Electric Ind Ltd ３―５族化合物半導体素子の電極構造及びその形成方法
JP2760107B2 (ja) * 1989-12-07 1998-05-28 住友電気工業株式会社 セラミックス基板の表面構造およびその製造方法
JPH05166854A (ja) * 1991-12-12 1993-07-02 Toshiba Corp 半導体装置
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
DE4396525T1 (de) * 1992-12-10 1997-04-17 Nippon Denso Co Oberflächenbehandlungsaufbau für eine Lötverbindung und flußmittelfreies Lötverfahren unter Verwendung dieses Aufbaus
JPH07263788A (ja) * 1994-03-18 1995-10-13 Shimadzu Corp 半導体レーザ装置
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization

Also Published As

Publication number Publication date
TW359043B (en) 1999-05-21
JP3022765B2 (ja) 2000-03-21
JPH09266343A (ja) 1997-10-07
KR970067960A (ko) 1997-10-13
US5965946A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US4347655A (en) Mounting arrangement for semiconductor optoelectronic devices
JP2984068B2 (ja) 半導体装置の製造方法
JP3367299B2 (ja) 樹脂封止型半導体装置およびその製造方法
CA1142252A (en) Semiconductor optoelectronic device package
JPS61204953A (ja) ハ−メチツクシ−ルカバ−及びその製造方法
JP3619254B2 (ja) 機械的及び電気的な基板の接続方法
US8310047B2 (en) Solder layer, heat sink using such a solder layer and method for manufacturing such a heat sink
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
KR100255540B1 (ko) 금층을 가진 패키지, 금층을 가진 반도체 소자 및 반도체 소자의 장착 방법
US4187599A (en) Semiconductor device having a tin metallization system and package containing same
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
JPH0347673A (ja) 半田面接合方法およびそれを用いた半導体集積回路装置
US3553828A (en) Lead assembly structure for semiconductor devices
US5923956A (en) Method of securing a semiconductor chip on a base plate and structure thereof
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JP7245132B2 (ja) 半導体装置及びその製造方法
JPH04103149A (ja) パッケージ封止方法および半導体装置
JP2020150184A (ja) レーザ装置及びそれに用いる蓋体
JPH1140086A (ja) 電子管
JP2024052944A (ja) 発光装置
JP2022102321A (ja) 半導体装置及びその製造方法
JPS615593A (ja) 発光電子装置およびその製造方法
KR100351836B1 (ko) 서브-마운트 및 그를 이용한 레이저 다이오드 조립 방법
JPH09148720A (ja) マルチチップモジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee