JP2024052944A - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP2024052944A
JP2024052944A JP2024031834A JP2024031834A JP2024052944A JP 2024052944 A JP2024052944 A JP 2024052944A JP 2024031834 A JP2024031834 A JP 2024031834A JP 2024031834 A JP2024031834 A JP 2024031834A JP 2024052944 A JP2024052944 A JP 2024052944A
Authority
JP
Japan
Prior art keywords
light
substrate
base material
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024031834A
Other languages
English (en)
Inventor
陽一 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2024031834A priority Critical patent/JP2024052944A/ja
Publication of JP2024052944A publication Critical patent/JP2024052944A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】基板上に載置する発光素子の位置ずれを生じさせず、発光素子を基板上に安定して載置することが可能な発光装置を提供する。【解決手段】発光装置１００は、互いに離間して並置されている各々が金属からなる板状の複数の基材１３，１４と、前記複数の基材の各々の上面と側面とを覆うように形成され、前記複数の基材のうちの１の基材の上面の１の領域を露出する開口部を有し、かつ前記複数の基材同士を結着している結着部を有する絶縁性の被覆膜１５と、前記１の基材の上面の前記１の領域を覆うように設けられた金属からなる載置パッドと、前記載置パッド上に接合部材を介して載置された少なくとも１つの発光素子３０と、を含み、前記被覆膜は、前記開口部の外周端を囲むように前記被覆膜が薄膜状に形成されている薄膜部を有する。【選択図】 図１

Description

本発明は、発光素子を光源として用いた発光装置に関する。
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）やレーザダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ：ＬＤ）等の発光素子を光源として用いた発光装置が知られている。
例えば、特許文献１には、発光素子と、第１及び第２リードフレームと、第１及び第２樹脂成形体とを備えた発光装置が開示されている。特許文献１によれば、成形品として形成されたケーシング内において、第１リードフレーム上の所定の配設領域に発光素子が配設されていることが開示されている。
国際公開２００８／０８１７９４号
しかしながら、特許文献１に開示された発光装置のように、リードフレームに形成された発光素子の配設領域と当該配設領域に配設される発光素子の面積とが大きく異なる場合、セルフアライメントをすることができず、発光素子が所望の位置からずれる可能性がある。すなわち、発光素子の配設位置がずれることによって発光装置から出射する光の光軸ずれが生じる可能性がある。
本発明は、上記点に鑑みてなされたものであり、発光素子を配設領域に接合させる際の位置ずれを抑え、発光素子を所定位置に安定して接合させることが可能な発光装置を提供することを目的としている。
本発明に係る発光装置は、［１］互いに離間して並置されている各々が金属からなる第１の基材並びに第２の基材と、前記第１の基材と前記第２の基材の間の間隙部分において互いの対向する側面を覆い、かつ前記前記第１の基材と前記第２の基材を結着している絶縁性材料からなる結着部とを有する基板と、
前記基板の一方の表面上に載置された発光素子と、を含む発光装置であって、
前記第１の基材の少なくとも一方の表面側には、前記発光素子を載置する領域を含む開口部を有し、当該一方の表面側および前記結着部の前記一方の表面側の面を覆う第１の被覆膜を備え、
前記開口部には、前記第１の基材の上面に前記発光素子が載置される金属材料で形成された素子載置パッドを備え、
前記発光素子は、当該発光素子の下面が、前記素子載置パッドと導電性の接合部材からなる素子接合層を介して接合されており、
前記第１の被覆膜は、前記開口部の外周端を囲むように前記被覆膜が薄膜状に形成されている薄膜部を有することを特徴としている。
また、本発明に係る発光装置は、［２］前記第１の被覆膜は、前記素子接合層と互いに非親和性であることを特徴とした［１］に記載の発光装置。［３］前記第１の基材の上面から前記発光素子の下面までの高さは、前記第１の基材の上面から前記薄膜部の上面までの高さよりも高いことを特徴とした［２］に記載の発光装置。［４］前記第１の基材と前記第２の基材は、同一材料からなり、前記結着部で覆われた前記第１の基材の側面および前記第２の基材の側面が、互いに対向している［３］に記載の発光装置。［５］前記第１の基材の前記一方の表面と反対側の表面には、前記第２の基材の側面と対向する側面に連続する領域に、当該第１の基材の厚み方向の厚さを薄くした窪部を備え、前記窪部にも前記結着部が設けられている［４］に記載の発光装置。［６］前記第１の被覆膜および前記決着部は、変性ポリアミド・イミドであることを特徴とした［１］から［５］の何れかに記載の発光装置、を特徴としている。
本発明の実施例に係る発光装置の上面図である。 図１のＡ－Ａ線に沿った発光装置の断面図である。 図２の素子載置部の周辺部ＰＡの拡大図である。 本発明の実施例に係る発光装置の製造フローを示す図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。 本発明の実施例に係る発光装置の製造時の断面図である。
以下に本発明の実施例について詳細に説明する。尚、以下の説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
図１は、発光装置１００の模式的な上面図を示している。また、図２は、図１の発光装置１００のＡ－Ａ線に沿った断面図を示している。尚、以下の説明において、「材料１／材料２」との記載は、材料１の上に材料２が積層された積層構造を示す。また、「材料１－材料２」は材料１及び２による合金を示し、「材料１－材料２－材料３」との記載は、材料１及至３による合金を示す。尚、合金を示す表記においては「－」を省略する場合もある。具体的には「材料１材料２材料３」と記載する。
図１及び図２に示すように、発光装置１００は、銅（Ｃｕ）からなり互いに離間して並置されている板状の第１の基材１３並びに第２の基材１４及びこれらを覆う変性ポリアミド・イミドからなる樹脂材料である絶縁性の第１の被覆膜１５を含む基板１０を有している。第１の基材１３及び第２の基材１４は、絶縁性の第１の被覆膜１５によって一体的に覆われている。具体的には、第１の被覆膜１５は、第１の基材１３及び第２の基材１４の上面と側面とを覆うように形成されている。また、第１の基材１３及び第２の基材１４の間の間隙領域が第１の被覆膜１５によって充填されており、第１の基材１３と第２の基材１４とは、その向かい合う側面同士が当該間隙領域において結着されている。すなわち、第１の基材１３と第２の基材１４とは互いの間の間隙部分に充填された第１の被覆膜１５の結着部ＣＢによって接合されている。また、発光装置１００は、基板１０の上面上の外周部に設けられ、第１の基材１３及び第２の基材１４と同一の材料からなり、且つ第２の被覆膜２４で被覆された枠体２０を有する。
また、発光装置１００は、第１の基材上に形成された内部電極１９に載置された発光素子３０と、当該発光素子３０の発光部ＥＭを覆うように載置された波長変換体４０と、第１の基材上に形成された内部電極（図示せず）に載置された保護素子５０と、を有する。
第１の基材１３及び第２の基材１４は、例えば、上面視において矩形上の平面形状を有する基板１０の基材であり、銅（Ｃｕ）等の金属材料からなる。また、第１の基材１３及び第２の基材１４は、実装基板（図示せず）と電気的に接続する機能を有する導電体である。
上述したように第１の基材１３及び第２の基材１４は、上面及び側面が覆われるように第１の被覆膜１５によって被覆されている。また、第１の基材１３及び第２の基材１４は、互いに向かい合う側面において間隙を有し、当該間隙には第１の被覆膜１５が充填されている。また、第１の被覆膜１５は絶縁体である故、第１の基材１３及び第２の基材１４は、第１の被覆膜１５の結着部ＣＢによって互いに結着されているが、電気的には互いに絶縁されている。
図２に示すように、尚、第１の基材１３及び第２の基材１４は、例えば、各々の側面の下面の側にハーフエッチングによる窪み構造ＨＥが設けられている。これにより、結着部ＣＢと第１の基材１３及び第２の基材１４との結着面積が増加する故、結着部ＣＢによる第１の基材１３と第２の基材１４との結着強度を向上することが可能となる。
また、発光装置１００は、枠基材２３と第２の被覆膜２４からなり、基板１０の上面の外周部に設けられている枠体２０を有している。枠基材２３は、例えば、第１の基材１３及び第２の基材１４と同一材料の金属材料である。第２の被覆膜２４は、第１の被覆膜１５と同様に変性ポリアミド・イミドからなる樹脂材料であり、枠基材２３の全周囲において枠基材２３を被覆している。すなわち、基板１０と枠体２０は電気的に絶縁されている。また、基板１０と枠体２０は加圧及び加熱により第１の被覆膜１５と第２の被覆膜２４とが結着されている。すなわち、発光装置１００は、基板１０及び枠体２０によって形成される上方に向かって開口した凹形状のキャビティを上面に有する。
本実施例においては、第１の基材１３、第２の基材１４及び枠基材２３がＣｕからなる主材料である場合について説明するが、材料はこれに限定されない。例えば、鉄（Ｆｅ）、アルミニウム（Ａｌ）、鉄－ニッケル（Ｆｅ－Ｎｉ）系合金や鉄－コバルト（Ｆｅ－Ｃｏ）系合金等の導電性を有し且つ熱伝導性の高い材料であればよい。また、本実施例においては、第１の基材１３及び第２の基材１４と枠基材２３とが同一材料である場合について説明するが、第１の基材１３及び第２の基材１４と枠基材２３とは同一材料でなくともよい。
第１の基材１３及び第２の基材１４の下面には、外部電極ＥＬ１及びＥＬ２が形成されている。外部電極ＥＬ１及びＥＬ２は、例えば、ニッケル／金（Ｎｉ／Ａｕ）で形成された電極であり、実装基板と電気的に接続される外部電極として機能する。
第１の被覆膜１５は、第１の基材１３の上面の発光素子３０を載置する領域を露出する開口部１６Ａを有する。開口部１６Ａは、発光素子３０と略同形に形成され、第１の被覆膜１５の上面から第１の基材１３の上面まで貫通するように形成されている。開口部１６Ａから露出する第１の基材１３の上面の発光素子３０の載置領域には、ニッケル／金（Ｎｉ／Ａｕ）で形成された素子載置パッドとしての内部電極１９が形成されている。本実施例では、基板１０の上面の中央に発光素子３０が載置され、発光素子３０の周囲に保護素子５０が載置される場合について説明する。また、第１の被覆膜１５には、保護素子５０を載置する領域においても、第１の基材１３の上面を露出する開口部１６Ｂが形成されている。
第２の基材１４の上面上の第１の被覆膜１５には、結着部ＣＢを挟んで発光素子３０と対向する領域に第２の基材１４の上面を露出する開口部１６Ｃが形成されている。当該第２の基材１４の開口部１６Ｃから露出した部分には、ボンディングパッドＢＰが設けられている。ボンディングパッドＢＰは、例えば、内部電極１９と同一材料のＮｉ／Ａｕによって形成されている。
発光素子３０は、例えば、導電性の半導体を主材料とする支持基板３３上に積層された半導体発光層としての発光部ＥＭを有する半導体発光素子である。また、発光素子３０は、第１の被覆膜１５の開口部１６Ａに素子載置部としてのニッケル／金（Ｎｉ／Ａｕ）で形成された内部電極１９と導電性の接合部材としての素子接合層６０とを介して接合されている。発光部ＥＭは、例えば、ｐ型半導体層、発光層及びｎ型半導体層を積層させた構造からなる。また、ｎ型半導体層の上面は、発光部ＥＭの各々の上面であり、発光素子３０の各々における光取り出し面として機能する。ｐ型半導体層、発光層及びｎ型半導体層は、例えば、窒化ガリウム（ＧａＮ）等を主材料とする窒化物半導体であり、多重量子井戸構造を有する発光層から青色の光を放射する青色発光ダイオード（ＬＥＤ）である。また、発光素子３０の下面は支持基板３３を介してｐ型半導体と電気的に接続されており、発光素子３０の下面はカソード電極（図示せず）として機能する。すなわち、発光素子３０の下面であるカソード電極は、素子接合層６０及び内部電極１９を介して外部電極ＥＬ１と電気的に接続されている。
また、発光素子３０は、支持基板３３上の発光部ＥＭと離間するように形成された電極パッド３５を有する。電極パッド３５は、発光部ＥＭのｐ型半導体層と電気的に接続されており、発光素子３０のアノード電極として機能する。電極パッド３５は、例えば、金（Ａｕ）からなる導電性のボンディングワイヤＢＷを介して第２の基材１４上に形成されているボンディングパッドＢＰと電気的に接続されている。すなわち、発光素子３０のカソード電極である電極パッド３５は、ボンディングワイヤＢＷ及びボンディングパッドＢＰを介して外部電極ＥＬ２と電気的に接続されている。
接合部材としての素子接合層６０は、上記の通り、発光素子３０と内部電極１９とを固着し、電気的に接続する導電性の接着剤である。素子接合層６０は、例えば、金錫合金（ＡｕＳｎ合金）である。また、素子接合層６０は、例えば、原料がＡｕＳｎ合金粒子とフラックスとからなるペーストからなる接着剤である（以下、素子接合層６０の原料を単にＡｕＳｎペーストと称する場合もある）。本実施例においては、素子接合層６０がＡｕＳｎ合金である場合について説明するが、素子接合層６０はこれに限定されない。例えば、素子接合層６０は、銀（Ａｇ）ペーストやはんだペーストであってもよい。尚、素子接合層６０は、第１の被覆膜１５と非親和性である導電性接着剤である。
保護素子５０は、例えば、ツェナーダイオード等の逆電圧保護素子である。保護素子５０は、発光素子３０に外部から過電圧が印加された場合（例えば静電気）に、発光素子３０保護するように動作する。また、保護素子５０は、例えば、素子上面にカソード電極として機能する電極パッド５１と、素子下面にアノード電極（図示せず）を有する。また、発光素子３０と同様に、保護素子５０のアノード電極は第１の被覆膜１５の開口部１６Ｂに形成された内部電極（図示せず）と発光素子３０の接合で用いたものと同一の素子接合層６０を介して接合され、外部電極ＥＬ１と電気的に接続される。また、保護素子５０の上面に形成された電極パッド５１は、ボンディングワイヤＢＷ及びボンディングパッドＢＰを介して外部電極ＥＬ２と電気的に接続されている。すなわち、保護素子５０は、発光素子３０と並列に且つ逆極性で接続されている。
尚、発光素子３０及び保護素子５０において、ボンディングワイヤＢＷは、ワイヤバンプと金ワイヤとからなる、いわゆる逆ボンディングの態様で構成されている。尚、本実施例においては、ボンディングワイヤＢＷが逆ボンディングである場合について説明するが、ボンディングワイヤＢＷの態様はこれに限定されず、各々の電極パッド上に圧着ボールを形成する順ボンディングの態様でもよい。
また、発光装置１００は、発光素子３０上に発光部ＥＭを覆うように載置された波長変換体４０を有する。波長変換体４０は、発光素子３０の放出光に対して波長変換を行う。波長変換体４０は、例えば、セリウム（Ｃｅ）をドープしたイットリムアルミニウムガーネット（ＹＡＧ）を主材料とする蛍光体粒子と、発光素子３０の放射光及び蛍光体粒子の放射光を透光するガラス又はアルミナ等のセラミックのバインダとを含む板状の部材を含む。また、バインダとしてセリウム（Ｃｅ）がドープされてないＹＡＧを用いることもできる（この場合、波長変換体４０は多結晶体でも単結晶体でもよい）。本実施例においては、波長変換体４０は、発光素子３０が放射する青色の光の一部の波長変換を行い、発光素子３０が放射する光と波長変換体４０が放射する光を合波して白色の光を放射する波長変換板である。尚、発光素子３０が放射する略全ての光を波長変換体４０で波長変換を行えば、発光装置１００の外部に露出する波長変換体４０から放射される光を、波長変換体４０の放射光に対応した緑色光、黄色光、赤色光、赤外光等に変換することが可能となる。
また、本実施例においては、波長変換体４０における主面の一方が発光素子３０の上面に発光素子３０が放射する光を透過する接着樹脂層としての接着樹脂（図示せず）を介して接合される。また、他方の主面が発光装置１００の外部に露出するように面する。すなわち、波長変換体４０の当該一方の主面は、発光素子３０によって放出された光を接着樹脂を介して受光する受光面として機能し、当該他方の主面は、発光装置１００の光取り出し面として機能する。
また、図２に示すように、発光装置１００は、基板１０及び枠体２０によって形成されたキャビティ内に波長変換体４０の光取り出し面である上面が露出されるように充填されている被覆部材７０を有する。被覆部材７０は、例えば、反射性を有する樹脂材料からなる。本実施例においては、被覆部材７０は、発光素子３０が放射する光及び波長変換体４０から放射される光を反射する白色樹脂である。尚、図１においては、各要素の構造及び位置関係を明確にするために、被覆部材７０は省略している。
また、発光装置１００は、第１の被覆膜１５の開口部１６Ａの外周部において、第１の被覆膜１５が薄膜状に形成された薄膜領域１７Ａを有する。薄膜領域１７Ａは、内部電極１９上面に塗布されたペースト状の素子接合層６０上に発光素子３０を載置して素子接合層６０を加熱溶融させた際に、セルフアライメントを容易に行いやすくする機能を有する。
第１の被覆膜１５の開口部１６Ａは、発光素子３０等の載置する素子と略同形の形状で開口されている。仮に、第１の被覆膜１５の開口部１６Ａ周辺に薄膜領域１７Ａが形成されていない場合、素子載置時の位置ずれ等により発光素子３０と第１の被覆膜１５との干渉又は発光素子３０の被腹膜の端部に乗り上げが生じてしまい、接合不良を起こす可能性がある。
従って、第１の被覆膜１５の開口部１６Ａの外周に薄膜領域１７Ａを形成し且つ、第１の被覆膜１５と非親和性を有する素子接合層６０（ＡｕＳｎペースト）を用いることによって、載置する素子が容易にセルフアライメントを行うことが可能となる。これにより、基板上に載置する発光素子３０の位置ずれを生じさせず、安定して発光素子３０を基板１０上に載置することが可能となる。尚、保護素子５０を載置する開口部１６Ｂにおいても、同様に薄膜領域１７Ｂが形成されている。
上記したように、発光装置１００は、互いに離間して並置されている各々が金属からなる板状の第１の基材１３及び第２の基材１４と、第１の基材１３及び第２の基材１４の各々の上面と側面とを覆うように形成され、第１の基材１３及び第２の基材１４のうちの第１の基材１３の上面の１の領域を露出する開口部１６Ａを有し、かつ第１の基材１３及び第２の基材１４同士を結着している結着部ＣＢを有する絶縁性の第１の被覆膜１５と、第１の基材１３の上面の１の領域を覆うように設けられた金属からなる内部電極１９と、内部電極１９上に素子接合層６０を介して載置された発光素子３０と、を含み、第１の被覆膜１５は、開口部１６Ａの外周端を囲むように第１の被覆膜１５が薄膜状に形成されている薄膜領域１７Ａを有する。
また、第１の被覆膜１５は、変性ポリアミド・イミドである。また、第１の被覆膜１５は、素子接合層６０と互いに非親和性である。
また、第１の基材１３の上面から発光素子３０の底面までの高さは、第１の基材１３の上面から薄膜領域１７Ａの上面までの高さよりも高い。また、発光装置１００は、第１の被覆膜１５の上面の外周部に設けられ、第１の基材１３及び第２の基材１４と同一材料からなる環状の枠基材２３に第２の被覆膜２４が被覆された枠体２０をさらに含み、開口部１６Ａは、発光素子３０と略同形の形状を有する。
ここで、発光装置１００における第１の被覆膜１５、薄膜領域１７Ａ、内部電極１９及び素子接合層６０の各層の例示的な構成について説明する。
図３は、図２の素子載置部の周辺部ＰＡの拡大図である。
上述の通り、第１の基材１３上に第１の被覆膜１５が形成されており、第１の被覆膜１５は発光素子３０の支持基板３３と略同形の形状で第１の基材１３の上面まで貫通するように開口された開口部１６Ａを有する。また、第１の被覆膜１５の開口部１６Ａには、Ｎｉ／Ａｕからなる内部電極１９が形成されている。また、内部電極１９上には、素子接合層６０を介して発光素子３０の支持基板３３が接合されている。また、第１の被覆膜１５の開口部１６Ａの外周部には、薄膜領域１７Ａが形成されている。
ここで、薄膜領域１７Ａの第１の基材１３の上面からの膜厚は、内部電極１９を含めた素子接合層６０の第１の基材１３の上面からの厚さよりも低く形成されている。
素子接合層６０は、第１の被覆膜１５に対して非親和性を有する故、内部電極１９の外部の薄膜領域１７Ａには濡れ広がらない。言い換えれば、素子接合層６０は、加熱溶融時においても内部電極１９上にのみ濡れ広がり、上面視において第１の被覆膜１５の開口部１６Ａ（発光素子３０の上面形状）と同等の形状を有する。
また、第１の基材１３上面から第１の被覆膜１５の上面までの高さは、第１の基材１３の上面から内部電極１９と素子接合層６０の合わせた高さ（第１の基材１３の上面から発光素子３０の支持基板３３の下面までの高さ）より高く設定されている。これにより発光素子３０が薄膜領域１７Ａを含む開口の内側から外（第１の被覆膜１５の上面）へ逸脱することを防ぐことができる。例えば、素子接合層６０の上に発光素子３０を、載置装置で載置した後に、振動等による発光素子３０のズレを防止することが可能となる。
従って、加熱溶融した素子接合層６０と当該素子接合層６０に載置された発光素子３０との間において、溶融した素子接合層６０の界面エネルギーが最小となる表面張力によって発光素子３０のセルフアライメントがなされる。
尚、保護素子５０を載置する領域においても、第１の被覆膜１５、薄膜領域１７Ｂ、内部電極及び素子接合層６０の構成は同様である。
本実施例においては、薄膜領域１７Ａの第１の基材１３の上面からの膜厚が内部電極１９の膜厚よりも小さい場合について図示したが、薄膜領域１７Ａの膜厚は内部電極１９の膜厚よりも厚くてもよい。具体的には、ＡｕＳｎペーストが溶融した際に、発光素子３０の底面の高さが薄膜領域１７Ａの高さよりも高ければよい。言い換えれば、発光素子３０がセルフアライメントされる際に、発光素子３０と薄膜領域１７Ａの変性ポリアミド・イミドが接触しないように構成されればよい。
尚、本実施例においては、開口部１６Ａは、発光素子３０の支持基板３３と略同形の形状である場合について説明する。しかし、開口部１６Ａの形状は、図示されない発光素子３０の下面のカソード電極と略同形の形状であってもよい。この場合であっても、ＡｕＳｎペーストが溶融した際に、カソード電極の底面の高さが薄膜領域１７Ａの高さよりも高くなる故、本実施例と同様に正確なセルフアライメントが可能となる。
また、薄膜領域１７Ａが形成される幅は、例えば、上面視において素子接合層６０の形成面に対して、発光素子３０の外形で画定される面積の６０％以上が重なり面積となる幅としている。
例えば、発光素子３０の外形が１ｍｍ×１ｍｍの正方形で、素子接合層６０の外形が１ｍｍ×１ｍｍの正方形の場合に、当該重なり面積を６４％以上とするためには、薄膜領域１７Ａの幅を０．２ｍｍ以下とすればよい。このように、上述の重なり面積を６０％以上にすることで、素子接合層６０上に発光素子３０をセルフアライメントすることが可能となる。
本実施例においては、発光素子３０の外形が１ｍｍ×１ｍｍ、素子接合層６０の外形を１ｍｍ×１ｍｍとし、薄膜領域１７Ａの幅を０．０４ｍｍとしているので重なり面積は９２％としている。このように、重なり面積を９０％超とすることで極めて正確なセルフアライメントが可能になる。尚、薄膜領域１７Ａの幅を狭くする場合には、薄膜領域１７Ａを画定する４つの辺の交点を中心とする扇状の逃がし部を設けようにしてもよい。当該逃がし部は、発光素子３０の角部が第１の被覆膜１５の上面に乗り上げることを防止することが可能となる。
次に、図４及び図５～１５を用いて、本願の実施例に係る発光装置１００の製造手順について説明する。
図４は、本発明の実施例に係る発光装置１００の製造フローを示す図である。また、図５～１５は、図４に示す製造手順の各ステップにおける発光装置１００の上面図を示す。
まず、図５に示すように互いに離間して並置された板状の金属からなる第１の基材１３及び第２の基材１４を用意する（ステップＳ１０１）。
次に、図６に示すように第１の基材１３及び第２の基材１４の側面及び上面に絶縁性の変性ポリアミド・イミドを塗布し、第１の被覆膜１５及び結着部ＣＢを形成する（ステップＳ１０２）。尚、変性ポリアミド・イミドは、電着塗装を用いて形成される。電着塗装された変性ポリアミド・イミドの膜厚は、例えば２０～４０ｕｍ程度である。また、第１の被覆膜１５を塗装しない第１及び第２の基材１３及び１４の下面の側は、例えば、予めマスクを施している。
図７に示すように、第１の基材１３及び第２の基材１４と同様の手法にて枠基材２３に第２の被覆膜２４を被覆した枠体２０を用意する。その後、基板１０の上面の外周部に沿って位置合わせをした後両者に加熱及び加圧を行い基板１０に枠体２０を圧着する（ステップＳ１０３）。
次に、図８に示すように、第１の領域としての第１の基材１３上面の発光素子３０が載置される領域及びその外周の薄膜領域１７Ａに該当する領域と、第２の基材１４上面のボンディングパッドＢＰの形成領域とに対して、上面からレーザＬＢを照射して第１の被覆膜１５を除去する（ステップＳ１０４）。レーザＬＢは、例えば、イットリウム・アルミニウム・ガーネット（Yttrium Aluminum Garnet：ＹＡＧ）等のレーザ光である。この際、レーザＬＢは第１の被覆膜１５を一部残存させるように出力に設定する。また、残存した第１の被覆膜１５の膜厚は、薄膜領域１７Ａの膜厚となるように出力を設定する。例えば、レーザＬＢによる除去の場合、第１の被覆膜１５が薄くなるに従い、第１及び第２の基材１３及び１４による放熱によって除去レートが低下するので、容易に薄膜領域１７Ａを残存できるように設定できる。本実施例においては、レーザＬＢとしてＹＡＧレーザを用いて第１の被覆膜１５を除去する手法について説明したが、照射するレーザ種はこれに限定されない。具体的には、第１の被覆膜１５である変性ポリアミド・イミドにレーザＬＢを照射して除去できればよい。
次に、図９に示すように、第２の領域としての第１の基材１３上面の発光素子３０が載置される領域と、第２の基材１４上面のボンディングパッドＢＰの形成領域とに対して、再度レーザＬＢを照射して第１の被覆膜１５を完全に除去する（ステップＳ１０５）。すなわち、第１の基材１３及び第２の基材１４の上面が露出するように第１の被覆膜１５を除去する。これにより、第１の基材１３上面上に形成された第１の被覆膜１５に、第１の基材１３まで貫通するように開口された開口部１６Ａと当該開口部１６Ａの外周部の薄膜状の薄膜領域１７Ａを形成することが可能となる。また、上述の通り、第１の被覆膜１５に形成された開口部１６Ａの上面形状は、搭載される発光素子３０の上面形状と略同形に形成される。尚、同様に第２の基材１４のボンディングパッドＢＰの形成領域においても、第２の基材１４の上面まで貫通するように開口された開口部１６Ｃが形成される。
また、本実施例においては、上述の通り、２回のレーザ処理工程を行うことにより第１の被覆膜１５に開口部１６Ａと薄膜領域１７Ａを形成する場合について説明したが、レーザ処理の回数はこれに限定されない。具体的には、開口部１６Ａと薄膜領域１７ＡでレーザＬＢの出力を随時変更しながら１回のレーザ照射で処理を行ってもよいし、所定のレーザ出力で３回以上の複数回のレーザ照射で処理を行ってもよい。また、本実施例においては、第１の被覆膜１５を第１の基材１３及び第２の基材１４の上面及び側面にのみ形成する場合について説明する。しかし、第１の被覆膜１５の形成する範囲はこれに限定されない。例えば、第１の被覆膜１５を第１の基材１３及び第２の基材１４の下面を含めた全周に形成した後、第１の基材１３及び第２の基材１４の下面の外部電極ＥＬ１及びＥＬ２を形成する領域をレーザ照射で除去するようにしてもよい。
尚、上記のステップＳ１０１～Ｓ１０５を施すことにより、基板１０を形成する基板形成工程として処理される。
次に、めっき処理工程として、図１０に示すように、レーザ処理を施した基板１０にＮｉ／Ａｕめっき処理を行い、第１の基材１３上面の開口部１６Ａに内部電極１９と、第２の基材１４の開口部１６ＣにボンディングパッドＢＰと、第１の基材１３及び第２の基材１４の下面に外部電極ＥＬ１及びＥＬ２と、を形成する（ステップＳ１０６）。
次に、図１１に示すように、開口部１６Ａの第１の基材１３の上面上に形成された内部電極１９上に素子接合層６０の原料であるＡｕＳｎペーストを塗布する（ステップＳ１０７）。尚、内部電極１９上にＡｕＳｎペーストを塗布する際は、ＡｕＳｎペーストを充填したディスペンサを用いて塗布することが好ましい。
次に、図１２に示すように、内部電極１９に塗布された素子接合層６０上に発光素子３０の下面に設けられたカソード電極（図示せず）が接するように載置する（ステップＳ１０８）。
この状態の基板１０を、例えば、窒素雰囲気中で３００℃まで過熱しＡｕＳｎペースト内のＡｕＳｎ合金粒子を溶融させた後冷却し素子接合層６０を形成する。これにより、発光素子３０と内部電極１９は素子接合層６０によって固着される。また、内部電極１９と発光素子３０はＡｕＳｎ合金により共晶接合され且つ、電気的に接続される。また、発光素子３０の固定される位置及び配向は、上述の通り、溶融した素子接合層６０の表面張力によって発光素子３０のセルフアライメントがなされる。具体的には、加熱溶融した素子接合層６０と当該素子接合層６０に載置された発光素子３０との間において、溶融した素子接合層６０の界面エネルギーが最小となる表面張力によって発光素子３０がセルフアライメントされる。また、これにより、発光部ＥＭのｐ型半導体層と外部電極ＥＬ１とが電気的に接続される。
また、第１の被覆膜１５及び結着部ＣＢである変性ポリアミド・イミドは、ＡｕＳｎ合金の共晶接合時の温度よりも高い耐熱性を有する故、上記の素子接合層６０の形成時においても変質等の異常は発生しない。
尚、上記のステップＳ１０７～Ｓ１０８を施すことにより、基板１０に発光素子３０を接合する素子接合工程として処理される。
次に、図１３に示すように、発光素子３０が固着された基板１０をワイヤボンディング装置セットし、発光素子３０の上面に形成された電極パッド３５と第２の基材１４に形成されたボンディングパッドＢＰとをＡｕワイヤ等のボンディングワイヤＢＷで接続する（ステップＳ１０９）。尚、Ａｕワイヤによる接続は、電極パッド３５上に圧着ボールを形成する順ボンディングの態様でもよいし、電極パッド３５上にワイヤバンプを形成した後圧着ボールをボンディングパッドＢＰに形成して当該ワイヤバンプに接続する逆ボンディングの態様でもよい。これにより、発光部ＥＭのｎ型半導体層と外部電極ＥＬ２とが電気的に接続される。
次に、図１４に示すように、図示しない接着樹脂を介して波長変換体４０を発光素子３０の発光部ＥＭを覆うように載置した後に加熱して固着する（ステップＳ１１０）。尚、接着樹脂は、例えば、発光部ＥＭの中心位置等にディスペンサによりポッティングされることが好ましい。接着樹脂のポッティング後、当該接着樹脂上に波長変換体４０が載置される。また、波長変換体４０の載置位置は、接着樹脂の表面張力により発光素子３０の上面、特に発光部ＥＭ上面を覆うようにセルフアライメントされる。その後、発光素子３０上面上に波長変換体４０が載置された基板１０を加熱して接着樹脂を硬化させ、波長変換体４０を発光素子３０上面上に固着させる。
その後、図１５に示すように、基板１０と枠体２０とで形成されたキャビティ内部に反射性の被覆部材７０を充填し、発光装置１００を製造する（ステップＳ１１１）。
また、図示していないが、保護素子５０においても、ステップＳ１０４～Ｓ１０９の処理がなされ、保護素子５０が載置される領域の開口部１６Ｂの外周に形成された薄膜領域１７Ｂにより保護素子５０がセルフアライメントされるように第１の基材１３上に接合される。
上記したように、発光装置１００の製造方法は、互いに離間して並置されている各々が金属からなる板状の第１の基材１３及び第２の基材１４と、第１の基材１３及び第２の基材１４の各々の上面と側面とを覆うように形成し、第１の基材１３及び第２の基材１４のうちの第１の基材１３の上面の１の領域を露出する開口部１６Ａを有し、かつ第１の基材１３及び第２の基材１４同士を結着している結着部ＣＢを有する絶縁性の第１の被覆膜１５とを形成する基板形成工程と、第１の基材１３の上面の１の領域を覆うように金属からなる内部電極１９を設けるめっき処理工程と、内部電極１９上に素子接合層６０を介して発光素子３０を載置する素子接合工程と、を含み、基板形成工程において、第１の被覆膜１５は、開口部１６Ａの外周端を囲むように第１の被覆膜１５が薄膜状に形成されている薄膜領域１７Ａを形成する。
また、第１の被覆膜１５及び結着部ＣＢは、第１の基材１３及び第２の基材１４に電着塗装されて形成される。
また、第１の被覆膜１５の薄膜領域１７Ａ及び開口部１６Ａは、第１の被覆膜１５にレーザＬＢを照射して当該第１の被覆膜１５を除去することで形成され、第１の被覆膜１５の１の領域を含み且つ１の領域の周囲から外方に延在するレーザ照射領域にレーザＬＢを照射して薄膜領域１７Ａを形成し、第１の照射領域内の１の領域に再度レーザＬＢを照射して薄膜領域１７Ａの一部を除去することで開口部１６Ａを形成する。
本実施例によれば、発光装置１００は、第１の基材１３の上面に被覆された絶縁性の第１の被覆膜１５の発光素子３０が載置される領域において、第１の被覆膜１５は載置される発光素子３０と略同形の形状を有し且つ第１の基材１３の上面まで貫通するように開口部１６Ａを有する。また、開口部１６Ａの外周部に第１の基材１３の上面に第１の被覆膜１５が薄膜状に形成された薄膜領域１７Ａを有する。また、当該薄膜領域１７Ａの膜厚は、第１の基材１３の上面から発光素子３０の底面までの厚さよりも小さい。この構成を有することにより、発光素子３０の載置時に載置位置のずれが生じた場合においても、発光素子３０と第１の被覆膜１５との接触等による接合不良を防ぐことができ、加熱時に確実にセルフアライメントを実施することが可能となる。
従って、本発明は、基板１０上に載置する発光素子３０の位置ずれを生じさせず、発光素子３０を基板１０上に安定して載置することが可能な発光装置１００とその製造方法を提供することが可能となる。
尚、本実施例においては、発光素子３０の発光部ＥＭが窒化物半導体を主材料とする青色ＬＥＤである場合について説明したが、発光部ＥＭの材料はこれに限定されず、その他の色の光を放射する種々のＬＥＤやレーザの半導体発光層に適用可能である。具体的には、支持基板３３上に発光部ＥＭと電極パッド３５が並置されるような発光素子３０であればよい。
また、本実施例においては、発光素子３０の放射する光に励起されて当該放射光の波長変換を行う波長変換体４０を備える発光装置１００について説明した。しかし、波長変換体４０は発光素子３０の放射する光の波長変換を行わない投光板であってもよい。
また、本実施例においては、発光装置１００が、１つの発光素子３０を有する場合について説明した。しかしながら、搭載する発光素子３０の数量はこれに限定されない。具体的には、第１の基材１３上に２以上の複数の発光素子を搭載してもよい。この場合、複数の発光素子は外部電極に対して並列に接続される態様となる。
また、上記に加え、基板１０を構成する基材においても３以上の基材を有していてもよい。この場合、下面に外部電極を形成する基材と、下面に外部電極を形成しない基材とを用意し、各々の基材に複数の発光素子を直列に接続するように配置した発光装置１００としてもよい。また、全てに基材の下面に外部電極を形成して複数に並列接続された発光素子を有する発光装置としてもよい。
また、複数の発光素子を搭載する発光装置である場合、波長変換体４０は、複数の発光素子のそれぞれに波長変換体を備えるようにしてもよい。また、複数の発光素子を特定の配列方向に並置させて当該複数の発光素子の発光部ＥＭのそれぞれ覆うように一体的に形成された波長変換体を備えるようにしてもよい。
また、複数の発光素子を特定の配列方向に並置させ且つ複数の発光素子のそれぞれに波長変換体を備えるようにしてもよい。その場合、複数の発光素子のそれぞれに発光素子の放射する光に励起されて白色に波長変換を行う波長変換板と発光素子３０の放射する光に励起されて橙色に波長変換を行う波長変換板とを交互に配置するようにしてもよい。これにより、発光装置１００の光取り出し面から放射される光を調色することが可能となる。
１００ 発光装置
１０ 基板
１３ 第１の基材
１４ 第２の基材
１５ 第１の被覆膜
１６ 開口部
１７ 薄膜領域
１９ 内部電極
２０ 枠体
２３ 枠基材
２４ 第２の被覆膜
３０ 発光素子
３３ 支持基板
３５ 電極パッド
４０ 波長変換体
５０ 保護素子
６０ 素子接合層
７０ 被覆部材

Claims (6)

  1. 互いに離間して並置されている各々が金属からなる第１の基材並びに第２の基材と、前記第１の基材と前記第２の基材の間の間隙部分において互いの対向する側面を覆い、かつ前記前記第１の基材と前記第２の基材を結着している絶縁性材料からなる結着部とを有する基板と、
    前記基板の一方の表面上に載置された発光素子と、を含む発光装置であって、
    前記第１の基材の少なくとも一方の表面側には、前記発光素子を載置する領域を含む開口部を有し、当該一方の表面側および前記結着部の前記一方の表面側の面を覆う第１の被覆膜を備え、
    前記開口部には、前記第１の基材の上面に前記発光素子が載置される金属材料で形成された素子載置パッドを備え、
    前記発光素子は、当該発光素子の下面が、前記素子載置パッドと導電性の接合部材からなる素子接合層を介して接合されており、
    前記第１の被覆膜は、前記開口部の外周端を囲むように前記被覆膜が薄膜状に形成されている薄膜部を有することを特徴する発光装置
  2. 前記第１の被覆膜は、前記素子接合層と互いに非親和性であることを特徴とした請求項１に記載の発効装置。
  3. 前記第１の基材の上面から前記発光素子の下面までの高さは、前記第１の基材の上面から前記薄膜部の上面までの高さよりも高いことを特徴とした請求項２に記載の発光装置。
  4. 前記第１の基材と前記第２の基材は、同一材料からなり、
    前記結着部で覆われた前記第１の基材の側面および前記第２の基材の側面が、互いに対向している請求項３に記載の発光装置。
  5. 前記第１の基材の前記一方の表面と反対側の表面には、前記第２の基材の側面と対向する側面に連続する領域に、当該第１の基材の厚み方向の厚さを薄くした窪部を備え、
    前記窪部にも前記結着部が設けられている請求項４に記載の発光装置。
  6. 前記第１の被覆膜および前記決着部は、変性ポリアミド・イミドであることを特徴とした請求項１から５の何れかに記載の発光装置。
JP2024031834A 2020-06-22 2024-03-04 発光装置 Pending JP2024052944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024031834A JP2024052944A (ja) 2020-06-22 2024-03-04 発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020106785A JP7450466B2 (ja) 2020-06-22 2020-06-22 発光装置及び発光装置の製造方法
JP2024031834A JP2024052944A (ja) 2020-06-22 2024-03-04 発光装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020106785A Division JP7450466B2 (ja) 2020-06-22 2020-06-22 発光装置及び発光装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024052944A true JP2024052944A (ja) 2024-04-12

Family

ID=79244345

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020106785A Active JP7450466B2 (ja) 2020-06-22 2020-06-22 発光装置及び発光装置の製造方法
JP2024031834A Pending JP2024052944A (ja) 2020-06-22 2024-03-04 発光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020106785A Active JP7450466B2 (ja) 2020-06-22 2020-06-22 発光装置及び発光装置の製造方法

Country Status (5)

Country Link
US (1) US20230246140A1 (ja)
EP (1) EP4170735A4 (ja)
JP (2) JP7450466B2 (ja)
CN (1) CN115885391A (ja)
WO (1) WO2021261182A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008081794A1 (ja) * 2006-12-28 2008-07-10 Nichia Corporation 発光装置およびその製造方法
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
CN103178193B (zh) 2013-03-29 2016-02-17 上海大学 防止大功率发光二极管芯片偏移的封装结构及其制备工艺
JP6802620B2 (ja) 2015-05-18 2020-12-16 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置
KR102641336B1 (ko) * 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
JP7057490B2 (ja) 2017-11-30 2022-04-20 日亜化学工業株式会社 発光装置
TWM558999U (zh) * 2017-12-11 2018-04-21 長華科技股份有限公司 發光封裝元件

Also Published As

Publication number Publication date
JP2022002265A (ja) 2022-01-06
CN115885391A (zh) 2023-03-31
US20230246140A1 (en) 2023-08-03
EP4170735A4 (en) 2024-06-12
EP4170735A1 (en) 2023-04-26
WO2021261182A1 (ja) 2021-12-30
JP7450466B2 (ja) 2024-03-15

Similar Documents

Publication Publication Date Title
JP4830768B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
KR100693969B1 (ko) 고체 소자 디바이스 및 그 제조 방법
US7808013B2 (en) Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
US7391153B2 (en) Light emitting device provided with a submount assembly for improved thermal dissipation
US7999277B2 (en) Light emitting device and production method of same
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
US20080203417A1 (en) Surface mounting type light emitting diode and method for manufacturing the same
JP2007134376A (ja) 発光ダイオード装置及びその製造方法
US9768152B2 (en) Method for producing a light emitting device
JP2013062416A (ja) 半導体発光装置およびその製造方法
JP2006080141A (ja) 発光装置、その発光装置に使用するリードフレーム、及びリードフレームの製造方法
JPH11145562A (ja) 半導体レーザ装置
KR101719642B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
JP7450466B2 (ja) 発光装置及び発光装置の製造方法
TW201123540A (en) Optoelectronic component with a semiconductor body, an insulation layer and a planar conductive structure and method for its production
KR20100028033A (ko) 발광장치 및 발광장치용 패키지 집합체
JP5995579B2 (ja) 半導体発光装置及びその製造方法
US20220328461A1 (en) Substrate structure, light-emitting device, and manufacturing method of substrate structure
JP2022016845A (ja) 発光装置及び発光装置の製造方法
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
JP2022016844A (ja) 発光装置及び発光装置の製造方法
KR101700899B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
US20220069184A1 (en) Semiconductor light emitting device and method for manufacturing the same
JP2021118286A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240401