DE102004036961B3 - Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat - Google Patents

Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat Download PDF

Info

Publication number
DE102004036961B3
DE102004036961B3 DE102004036961A DE102004036961A DE102004036961B3 DE 102004036961 B3 DE102004036961 B3 DE 102004036961B3 DE 102004036961 A DE102004036961 A DE 102004036961A DE 102004036961 A DE102004036961 A DE 102004036961A DE 102004036961 B3 DE102004036961 B3 DE 102004036961B3
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
chip
layer
metallic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004036961A
Other languages
English (en)
Inventor
Thomas Schwarz
Ewald Karl Michael Dr. Guenther
Ulrich Dr. Steegmüller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102004036961A priority Critical patent/DE102004036961B3/de
Application granted granted Critical
Publication of DE102004036961B3 publication Critical patent/DE102004036961B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Verbinden mindestens eines Halbleiterchips (2) mit einem Substrat (1). Hierbei werden auf die Bereiche des Substrats (1), auf die der Halbleiterchip (2) montiert werden soll, eine metallische Schicht (3) aufgebracht und die Seite des Halbleiterchips (2), die auf das Substrat (1) montiert werden soll, mit einer metallischen Schicht (4) versehen. Weiterhin wird eine Metallfolie (7) zwischen Halbleiterchip (2) und Substrat (1) eingebracht, wobei die metallischen Schichten (3, 4) auf dem Substrat (1) und auf dem Halbleiterchip (2) sowie die Metallfolie (7) das gleiche Metall enthalten. Nach dem Positionieren des Halbleiterchips (2) auf dem Substrat (1) und dem Einbringen der Metallfolie (7) wird über einen Transducer (5) mechanische Energie in Form von Ultraschall in den Halbleiterchip (2) eingekoppelt und es entsteht eine feste mechanische Verbindung (6) zwischen dem Substrat (1) und dem Halbleiterchip (2).

Description

  • Die Erfindung betrifft ein Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat.
  • Da beim Betrieb von Halbleiterchips, insbesondere von optoelektronischen Halbleiterchips wie z.B. LEDs, Laserdioden oder Laserbarren oft hohe Temperaturen entstehen, werden solche Halbleiterchips zur Wärmeabfuhr meist auf eine Wärmesenke montiert. Die Verbindung zwischen Halbleiterchip und dieser Wärmesenke sollte von daher neben hoher mechanischer Stabilität, eine möglichst gute Wärmeleitfähigkeit besitzen. Als Wärmesenke kann hierbei ein Substrat aus einem geeigneten Material dienen.
  • Außerdem werden Halbleiterchips über diese Verbindung häufig gleichzeitig elektrisch kontaktiert. Dies erfordert eine möglichst gute elektrische Leitfähigkeit der Verbindung.
  • Aus Kostenaspekten ist zudem ein Verbindungsprozess wünschenswert, der möglichst geringe Taktzeiten bei der Produktion ermöglicht.
  • Herkömmliche Verbindungstechnologien zur Montage von Halbleiterchips auf einem Substrat sind Kleben oder Löten.
  • Generell ist sowohl die Wärmeleitfähigkeit als auch die elektrische Leitfähigkeit von Klebstoffen auf Grund ihrer polymeren Natur gering gegenüber metallischen Fügematerialien, wie z.B. Loten. Klebstoffe, die höhere Wärmeleitfähigkeit und elektrische Leitfähigkeit besitzen, enthalten meistens Füllstoffe, die die Verarbeitung erschweren können.
  • In der Druckschrift DE 102 21 857 A1 ist ein Verfahren zum Verbinden eines Halbleiterchips mit einem Kunststoffgehäusekörper mit Hilfe von Weichlöten beschrieben. Durch die Verwendung eines niedrig schmelzenden Lots, das mit einer Schichtdicke kleiner als 10 μm aufgebracht wird, lässt sich der Lötvorgang weitestgehend ohne thermische Schädigungen des Kunststoffgehäusekörpers durchführen.
  • Nach dem Löten können beim Abkühlen des Verbundes aus Substrat, Lot und Halbleiterchip mechanische Spannungen in dem Halbleiterchip induziert werden, falls Substrat, Lot und Halbleiterchip unterschiedliche thermische Ausdehnungskoeffizienten besitzen. Dies kann die mechanische Stabilität der Verbindung einschränken.
  • Mechanische Spannungen, die beim Abkühlen des Verbundes aus Substrat, Lot und Halbleiterchip in dem Halbleiterchip auf Grund unterschiedlicher thermischer Ausdehnungskoeffizienten der Materialen entstehen, steigen in der Regel mit der Größe der Verbindungsfläche. Dies hat zur Folge, dass dieses Problem insbesondere beim Löten größerer Halbleiterchips, wie z.B. bei Laserbarren, auf ein Substrat auftreten kann.
  • Zur Verbindung von Halbleiterchips mit einem Substrat kann weiterhin Ultraschall eingesetzt werden, wie beispielsweise aus den Druckschriften US 6,461,890 B1 , US 3,255,511 , US 5,965,946 , US 4,513,905 , US 5,930,666 , DE 197 47 846 A1 , DE 31 10 080 A1 , DD 222 451 A1 und DD 242 907 A1 bekannt.
  • Weiterhin ist es aus der Druckschrift DD 242 907 A1 bekannt, hierzu nieder-frequente Schwingungen einzusetzen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Verbindung eines Halbleiterchips mit einem Substrat anzugeben, das zu einer Verbindung mit guter mechanischer Stabilität führt. Es ist zudem wünschenswert, dass die entstehende Verbindung auch gute elektrische und thermische Leitfähigkeiten besitzt und die zu verbindenden Teile beim Verbindungsprozess möglichst geringen thermischen Belastungen ausgesetzt sind. Schließlich sollte das Verfahren geringe Montagetaktzeiten ermöglichen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den abhängigen Ansprüchen 2 bis 14 angegeben. Die Merkmale des Oberbegriffs des Anspruchs 1 sind aus der DE 31 10 080 A1 bekannt.
  • Ein erfindungsgemäßes Verfahren zum Verbinden mindestens eines Halbleiterchips mit einem Substrat umfasst die Schritte:
    • – Aufbringen einer metallischen Schicht auf dem Halbleiterchip, auf Bereiche, die mit dem Substrat verbunden werden sollen,
    • – Aufbringen einer metallischen Schicht auf dem Substrat, auf Bereiche, die mit dem Halbleiterchip verbunden werden sollen,
    • – Einbringen einer Metallfolie zwischen Halbleiterchip und Substrat, wobei die metallischen Schichten auf dem Halbleiterchip und dem Substrat und die Metallfolie das gleiche Metall enthalten,
    • – Positionieren des Halbleiterchips auf dem Substrat, so dass zumindest Teile der metallischen Schichten des Halbleiterchips und des Substrates die Metallfolie berühren, und
    • – Einbringen von Ultraschall in den Halbleiterchip, so dass eine feste mechanische Verbindung zwischen dem Halbleiterchip und dem Substrat entsteht.
  • Durch das Einbringen des Ultraschalls bilden sich zwei feste mechanische Verbindungen an beiden Seiten der Folie aus. Eine feste mechanische Verbindung wird zwischen Folie und Halbleiterchip ausgebildet, die andere zwischen Folie und Substrat.
  • Dieses Verfahren bietet den Vorteil, dass der zu montierende Halbleiterchip einer geringen Temperaturbelastung ausgesetzt wird, da die Energie lokal begrenzt eingebracht wird, die nötig ist, um die feste mechanische Verbindung zwischen dem Halbleiterchip und dem Substrat auszubilden. Zudem können mit dem Verfahren geringe Verarbeitungszeiten von einigen 10 ms erreicht werden.
  • Das Verfahren bietet weiterhin den Vorteil, dass die Metallisierung auf den zu verbindenden Flächen sehr dünn sein kann, da zusätzliches Material zur Bildung der Verbindung durch die metallische Folie zur Verfügung gestellt wird.
  • Da die Schichten auf dem Halbleiterchip beziehungsweise auf dem Substrat das gleiche Metall enthalten, kann besonders einfach eine einheitliche Verbindung, mit hoher mechanischer Stabilität, sowie guter elektrischer und thermischer Leitfähigkeit ausgebildet werden.
  • Aufgrund der geringen Temperaturbelastung des Halbleiterchips bei dem erfindungsgemäßen Verfahren werden nur geringe mechanische Spannungen in diesen eingebracht. Daher eignet sich das erfindungsgemäße Verfahren insbesondere für die Montage relativ großer Halbleiterchips. Insbesondere eignet es sich aus diesem Grund auch besonders für die Verbindung von Halbleiterchips, die auf III/V-Verbindungshalbleitern basieren, mit Materialen mit einem deutlich anderen thermischen Ausdehnungskoeffizienten, wie z.B. Kupfer.
  • Unter einem auf III/V-Verbindungshalbleiter basierenden Halbleiterchip ist insbesondere ein Halbleiterchip verstanden der hauptsächlich Elemente aus der 3. Und 5. Hauptgruppe des Periodensystems enthält.
  • Vorzugsweise umfasst ein solcher III/V-Verbindungshalbleiter AlnGamInl-n-mAs, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, As), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • In einer bevorzugten Ausführungsform des Verfahrens wird der Halbleiterchip vor dem Einbringen von Ultraschall auf dem Substrat angedrückt. Hierdurch wird ein fester Kontakt zwischen den zu verbindenden Teilen hergestellt, so dass sie zum einen nicht verrutschen können und zum anderen die in den Halbleiterchip eingebrachte Energie auf diese besser übertragen werden kann.
  • Bevorzugt enthalten die Schichten auf dem Halbleiterchip, auf dem Substrat und die Metallfolie mindestens ein Metall aus der Gruppe, die durch Nickel, Aluminium, Blei, Kupfer, Zinn, Silber und Gold gebildet wird.
  • Besonders gut geeignet für die metallischen Schichten auf dem Substrat und auf dem Halbleiterchip, bzw. für die Metallfolie ist Gold auf Grund seiner hohen elektrischen und thermischen Leitfähigkeit, sowie des relativ niedrigen Schmelzpunktes. Weiterhin ist dieses Material besonders gut geeignet, eine feste mechanische Verbindung bei dem erfindungsgemäßen Verfahren auszubilden.
  • Weiterhin besitzt die metallische Schicht auf dem Substrat bevorzugt eine größere Dicke, als die metallische Schicht auf dem Halbleiterchip. Hierbei wird das Material, das zur Ausbildung der mechanischen Verbindung zwischen Substrat und Halbleiterchip benötigt wird, überwiegend auf dem Substrat aufgebracht, was aus fertigungstechnischer Sicht Vorteile verspricht.
  • Die Dicke der Folie ist zweckmäßigerweise größer als die Dicke der metallischen Schichten auf dem Substrat und/oder die Dicke der metallischen Schicht auf dem Halbleiterchip. Besonders bevorzugt hat die Dicke der Folie einen Wert zwischen 5 und 20 μm.
  • In weiteren bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens werden die metallischen Schichten auf dem Halbleiterchip beziehungsweise auf dem Substrat mit Hilfe eines galvanischen Verfahrens aufgebracht. Hierdurch können auch Schichtdicken von einigen μm erzielt werden.
  • Das Zeitintervall, während dem Ultraschall in den Halbleiterchip eingebracht wird, ist bevorzugt kleiner als eine Sekunde, vorzugsweise kleiner als 100 ms. Hierdurch können geringen Montagetaktzeiten erreicht werden.
  • Besonders bevorzugt können mehrere Halbleiterchips nacheinander mit dem erfindungsgemäßen Verfahren auf ein Substrat aufgebracht werden, da hierbei sowohl dass Substrat als auch die bereits montierten Halbleiterchips nur geringen thermischen Belastungen ausgesetzt sind. Dies trägt insbesondere zur mechanischen Stabilität und Zuverlässigkeit der Verbindungen zwischen Substrat und Halbleiterchips bei.
  • Werden mehrere Halbeleiterchip nacheinander auf ein Substrat aufgebracht, ist es sinnvoll, mehrere Bereiche des Substrates auf die ein Halbleiterchip aufgebracht werden soll, in einem Schritt mit der metallischen Schicht zu versehen.
  • Weiterhin enthält das Substrat in einer bevorzugten Ausführungsform des Verfahrens Kupfer und/oder Wolfram, da diese Materialien eine gute Wärmeleitfähigkeit besitzen. Von daher kann ein Substrat, das Kupfer enthält, bevorzugt als Wärmesenke dienen. Werkstoffe aus Wolfram und Kupfer, wie z.B. Sinterwerkstoffe, sind besonders als Wärmesenke geeignet, da durch Variation des Wolframanteils der thermische Ausdehnungskoeffizient an den des Halbleiterchips angepasst werden kann.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere für die Montage von Halbleiterlaserdiodenchips und Halbleiterlaserdiodenbarren auf ein Substrat, da diese durch eine hohe Wärmeentwicklung während des Betriebes gekennzeichnet sind. Um diese Wärme vom Chip wegzutransportieren, ist deshalb eine Verbindung zwischen Chip und Substrat mit sehr guter Wärmeleitfähigkeit von großem Vorteil.
  • Halbleiterlaserdiodenbarren weisen darüber hinaus häufig relativ große geometrische Abmessungen auf, was zu besonders hohen mechanischen Spannungen beim Abkühlen auf Grund unterschiedlicher Ausdehnungskoeffizienten von Substrat und Halbleiterchip führen kann.
    •
  • Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus dem im Folgenden in Verbindung mit den 2a bis 2d beschriebenen Ausführungsbeispiel.
  • Es zeigen:
  • 1a, 1b, 1c und 1d, schematische Darstellungen verschiedener Schritte der Montage eines Halbleiterchips auf ein Substrat gemäß dem Stand der Technik, und
  • 2a, 2b, 2c und 2d, schematische Darstellungen verschiedener Verfahrensschrittes der Montage eines Halbleiterchips auf ein Substrat gemäß dem erfindungsgemäßen Verfahrens.
  • In dem Ausführungsbeispiel und den Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Elemente der Figuren, insbesondere die Dicken von dargestellten Schichten, sind nicht als maßstabsgerecht anzusehen. Vielmehr können sie zum besseren Verständnis teilweise übertrieben groß dargestellt sein.
  • Wie in 1a dargestellt, werden auf einem Substrat 1 die Bereiche, auf die ein Halbleiterchip 2 montiert werden soll, mit einer Metallschicht 3 versehen. Ebenfalls werden die Stellen des Halbleiterchips 2, die auf das Substrat 1 montiert werden soll, mit einer Metallschicht 4 versehen. Anschließend wird, wie in 1b, gezeigt, der Halbleiter 2 auf dem metallisierten Substrat 1 positioniert, so dass sich die metallischen Schichten 3 und 4 zumindest teilweise berühren. Dann wird mit Hilfe eines Transducers 5 Energie in Form von Ultraschall in den Halbleiterchip 2 eingekoppelt (1c) und es bildet sich eine feste mechanische Verbindung 6 zwischen dem Halbleiterchip 2 und dem Substrat 1 aus (1d). Der Ultraschall wird in den Abbildungen schematisch durch einen gewellten Pfeil dargestellt. Die Frequenz des Ultraschalls kann beispielsweise zwischen 50 und 150 kHz liegen. Zum Ausbilden einer festen mechanischen Verbindung 6 zwischen dem Halbleiterchip 2 und dem Substrat 1 muss der Ultraschall typischerweise über einen Zeitraum im Bereich von 1 sec bis 10 ms eingekoppelt werden. Zweckmäßigerweise sind die geometrischen Abmessungen des Transducers 5 hierbei an die des Halbleiterchips 2 angepasst. Damit der Halbleiterchip 2 bei dem Ausbilden der Verbindung 6 nicht gegen das Substrat 3 verrutscht, kann dieser zusätzlich vor dem Ausbilden der Verbindung 6 auf dem Substrat 1 angedrückt werden.
  • Das Ausbilden der festen mechanischen Verbindung 6 zwischen Halbleiterchip 2 und Substrat 1 durch das Einbringen von Ultraschall kann beispielsweise dadurch erfolgen, dass durch die in den Halbleiterchip 2 eingebrachte mechanische Energie die metallische Schicht 4 des Halbleiterchips 2 auf der Metallisierung 3 des Substrates 1 reibt. Hierdurch wird lokal Wärme in der Metallschicht 4 auf dem Halbleiterchip 2 und der teilflächigen Metallschicht 3 auf dem Substrat 1 erzeugt, wodurch diese eine feste mechanische Verbindung 6 ausbilden können.
  • Wichtige Eigenschaften der Verbindung 6, wie beispielsweise ihre thermische und elektrische Leitfähigkeit werden durch die Beschaffenheit der Verbindung 6 maßgeblich beeinflusst. Die Beschaffenheit der mechanischen Verbindung 6 hängt insbesondere von den Materialien ab, aus denen sie gebildet wird und somit von den metallischen Schichten 3 und 4 auf Substrat 1 und Halbleiterchip 2.
  • Vorzugsweise bestehen die auf die zu verbindenden Flächen des Halbleiterchips 2 und des Substrats 1 aufgebrachten Schichten 3 und 4 aus den gleichen Metallen, da so besonders einfach eine feste mechanische Verbindung 6 zwischen den Schichten 3 und 4 ausgebildet werden kann.
  • Die Schichten 3 und 4 auf dem Substrat 1 und auf dem Halbleiterchip 2 können Nickel, Aluminium, Blei, Kupfer, Zinn, Silber und Gold enthalten. Sie können mit Hilfe galvanischer Verfahren aufgebracht werden und einige μm dick sein. Zudem kann die Dicke der metallischen Schicht 3 auf dem Substrat 1 dicker sein, als die Dicke der metallischen Schicht 4 auf dem Halbleiterchip 2. Es ist auch möglich, nur das Substrat 1 oder nur den Halbleiterchip 2 mit einer metallischen Schicht zu versehen.
  • Besonders eignet sich Gold als Material für die, eine Verbindung 6 ausbildenden metallischen Schichten 3 und 4, da dieses Material hohe elektrische und thermische Leitfähigkeiten besitzt. So ist die Wärmeleitfähigkeit von Gold mit 300 W/mK wesentlich höher als die bisher eingesetzter Lote, die unter 80 W/mK liegt.
  • Typischerweise besitzt der zu montierende Halbleiterchip 2 Abmessungen von 0.2 × 0.2 mm bis 1 × 1 mm. Es können beispielweise aber auch Laserdiodenbarren mit einer Länge von 10 mm mit Hilfe des erfindungsgemäßen Verfahrens montiert werden.
  • Nach der Montage eines Halbleiterchips 2 auf dem Substrat 1 gemäß dem erfindungsgemäßen Verfahren kann ein weiterer Halbleiterchip 2 an einer anderen Stelle des Substrates 1 mit demselben Verfahren montiert werden. Hierbei muss das Substrat 1 nicht mehrmals erwärmt und wieder abgekühlt werden wie zum Beispiel beim Löten.
  • Für den Fall, dass mehrere Halbleiterchips 2 hintereinander auf dasselbe Substrat 1 montiert werden sollen, kann es zweckmäßig sein, alle Stellen des Substrats 1, auf die ein Halbleiterchip 2 montiert werden soll, gleichzeitig mit einer Metallschicht 3 zu versehen.
  • Ebenso kann es für den Fall, dass mehrere Halbleiterchips 2 auf ein Substrat 1 montiert werden sollen zweckmäßig sein, mehrere Halbleiterchips 2 in einem Schritt mit metallischen Schichten 4 zu versehen. Dies kann beispielsweise durch Sputtern oder Bedampfen erfolgen.
  • 2a zeigt äquivalent zu 1a das Aufbringen einer metallischen Schicht 3 auf das Substrat 1.
  • Wie in 2b gezeigt, wird vor dem Ausbilden der Verbindung zwischen die metallische Schicht 3 auf dem Substrat 1 und die metallische Schicht 4 auf dem Halbleiterchip 2 eine zusätzliche Metallfolie 7 eingebracht. Die Dicke der Folie kann hierbei größer sein, als eine oder beide Dicken der metallischen Schichten 3 und 4 auf dem Substrat 1 bzw. auf dem Halbleiterchip 2. Beispielsweise beträgt die Dicke der Folie zwischen 5 und 20 μm.
  • Anschließend wird wieder über einen Transducer 5 mechanische Energie in Form von Ultraschall in den Halbleiterchip 2 eingebracht (2b) und eine feste mechanische Verbindung 6 zwischen dem Halbleiterchip 2 und dem Substrat 1 ausgebildet. Der montierte Halbleiterchip 2 ist in äquivalent zu 1d in 2d schematisch dargestellt.
  • Das Ausbilden der mechanisch festen Verbindung kann dadurch erfolgen, dass der Halbleiterchip 2 durch den eingekoppelten Ultraschall bewegt wird, so dass er mit seiner metallischen Schicht 4 auf der Folie 7 reibt, die wiederum auf der Metallisierung 3 des Substrates 1 reibt. Dies erzeugt lokal Wärme in den metallischen Schichten 4 und 3 sowie in der metallischen Folie 7, wodurch eine Festkörperverbindung 6 zwischen der Schicht 4 auf dem Halbleiterchip 2, der Folie 7 und der Schicht 3 auf dem Substrat 1 ausgebildet wird.
  • Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens kann es sinnvoll sein, den Halbleiterchip 2 vor dem Ausbilden der mechanischen Verbindung 6 auf dem Substrat 1 anzudrücken, damit der Halbleiterchip 2, die Folie 7 und das Substrat 1 nicht gegeneinander verrutschen.
  • Wieder werden wichtige Eigenschaften der Verbindung 6 durch die Beschaffenheit der Verbindung 6 maßgeblich beeinflusst, die wieder insbesondere von den Materialien abhängt, aus denen sie gebildet wird und somit von der metallischen Schichten 3 auf dem Substrat, der metallischen Schicht 4 auf dem Halbleiterchip 2 und der metallischen Folie.
  • Die Metallschichten 3 und 4 dem Substrat 1 und auf dem Halbleiterchip 2 können Nickel, Aluminium, Blei, Kupfer, Zinn, Silber und Gold enthalten. Ebenso kann die Metallfolie aus einem dieser Materialien bestehen.
  • Zweckmäßigerweise bestehen die Metallschichten 3 und 4 auf dem Substrat 1 und dem zu montierenden Halbleiterchip 2, sowie die Folie 7 wieder aus den gleichen Materialien. Besonders bevorzugt wird, Gold auf Grund seiner guten thermischen und elektrischen Wärmeleitfähigkeiten verwendet.
  • Das Substrat kann aus einem Material mit guter Wärmeleitfähigkeit, wie z.B. Kupfer gefertigt sein und so eine Wärmesenke darstellen. Es ist aber auch denkbar, dass das Substrat mit einem Wärmespreizer versehen ist, wie z.B. mit Strukturen aus einem gut wärmeleitfähigen Material.
  • Die Wärmesenke oder der Wärmespreizer können auch eine Legierung mit guter Wärmeleitfähigkeit enthalten, deren thermischer Ausdehnungskoeffizient an den des Materials des Halbleiterchips 2 angepasst ist, wie z.B. CuW.
  • Das hier beschriebenen Montageverfahren ist durch Taktzeiten unter 1 sec gekennzeichnet, was deutlich unter typischen Taktzeiten beim Löten (<30 sec) liegt.
  • Mit Hilfe des erfindungsgemäßen Verfahrens kann der Halbleiterchip 2 direkt spannungsarm auf ein Substrat aus Kupfer montiert werden. Die Verbindungsqualität sollte ähnlich wie bei einer Hartlotverbindung zum Beispiel mit AuSn auf einer ausdehnungsangepassten Wärmesenke (z.B. CuW) sein.
  • Das erfindungsgemäße Verfahren eignet sich zwar besonders zur Montage von Halbleiterlaserdioden und Halbleiterlaserdiodenbarren auf ein Substrat, sind aber nicht hierauf beschränkt. Selbstverständlich können die Vorteile der Verfahren auch zur Montage anderer Halbleiterchips, wie z.B. Leuchtdioden oder Fotodioden, genutzt werden.
  • Der Vollständigkeit halber sei darauf hingewiesen, dass die Erfindung selbstverständlich nicht auf das Ausführungsbeispiel eingeschränkt ist, sondern dass alle Ausführungsformen in den Bereich der Erfindung fallen, denen deren im allgemeinen Teil erläutertes grundsätzliches Prinzip zugrunde liegt. Gleichzeitig sei darauf hingewiesen, dass die verschiedenen Elemente der unterschiedlichen Ausführungsbeispiele untereinander kombiniert werden können.

Claims (14)

  1. Verfahren zum Verbinden mindestens eines Halbleiterchips (2) mit einem Substrat (1) mit den Schritten: – Aufbringen einer metallischen Schicht (4) auf dem Halbleiterchip (2) auf Bereiche, die mit dem Substrat verbunden werden sollen, – Aufbringen einer metallischen Schicht (3) auf dem Substrat (1) auf Bereiche, die mit dem Halbleiterchip (2) verbunden werden sollen, – Einbringen einer Metallfolie (7) zwischen Halbleiterchip (2) und Substrat (3), – Positionieren des Halbleiterchips (2) auf dem Substrat (1), sodass zumindest Teile der metallischen Schichten (3, 4) des Halbleiterchips (2) und des Substrates (1) die Metallfolie (7) berühren, wobei die Schicht (4) auf dem Halbleiterchip (2), die Metallfolie (7) und die Schicht (3) auf dem Substrat (1) das gleiche Metall enthalten, dadurch gekennzeichnet, dass Ultraschall in den Halbleiterchip (2) eingebracht wird und eine feste mechanische Verbindung (6) zwischen dem Halbleiterchip (2) und dem Substrat (1) entsteht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor dem Einbringen von Ultraschall auf dem Substrat (3) angedrückt wird.
  3. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die metallische Schicht (4) auf dem Halbleiterchip (2), die metallische Schicht (3) auf dem Substrat (1) und die Metall folie (7) mindestens ein Metall aus der Gruppe enthalten, die durch Nickel, Aluminium, Blei, Kupfer, Zinn, Silber und Gold gebildet wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die metallische Schicht (4) auf dem Halbleiterchip (2), die metallische Schicht (3) auf dem Substrat (1) und die Metallfolie (7) Gold enthalten.
  5. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die Dicke der metallischen Schicht (3) auf dem Substrat (1) größer ist als die Dicke der metallischen Schicht (4) auf dem Halbleiterchip (2).
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dicke der Metallfolie (7) größer ist als die Dicke der metallischen Schicht (3) auf dem Substrat (1) und/oder der Dicke der metallischen Schicht (4) auf dem Halbleiterchip (2).
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dicke der Metallfolie (7) zwischen 5 und 20 μm beträgt.
  8. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die metallische Schicht (4) auf dem Halbleiterchip (2) mit Hilfe eines galvanischen Verfahrens aufgebracht wird.
  9. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass die metallische Schicht (3) auf dem Substrat (1) mit Hilfe eines galvanischen Verfahrens aufgebracht wird.
  10. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass das Zeitintervall während dem Ultraschall in den Halbleiterchip (2) eingebracht wird, kleiner ist als 1 sec und vorzugsweise kleiner ist als 100 ms.
  11. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass mehrere Halbleiterchips (2) nacheinander auf das Substrat (1) aufgebracht werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass mehrere Bereiche des Substrates (1) auf die Halbleiterchips (2) aufgebracht werden soll, in einem Verfahrensschritt mit der metallischen Schicht (3) versehen werden.
  13. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass das Substrat (1) Kupfer und/oder Wolfram enthält.
  14. Verfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, dass es sich bei dem Halbleiterchip (2) um einen Halbleiterlaserdiodenchip oder Halbleiterlaserdiodenbarren handelt.
DE102004036961A 2004-07-30 2004-07-30 Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat Expired - Fee Related DE102004036961B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004036961A DE102004036961B3 (de) 2004-07-30 2004-07-30 Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004036961A DE102004036961B3 (de) 2004-07-30 2004-07-30 Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat

Publications (1)

Publication Number Publication Date
DE102004036961B3 true DE102004036961B3 (de) 2006-04-20

Family

ID=36120841

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004036961A Expired - Fee Related DE102004036961B3 (de) 2004-07-30 2004-07-30 Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat

Country Status (1)

Country Link
DE (1) DE102004036961B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116429317A (zh) * 2023-06-09 2023-07-14 季华实验室 电容薄膜真空计传感器及其制作方法和电容薄膜真空计

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3255511A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly method
DE3110080A1 (de) * 1981-03-16 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung
US4513905A (en) * 1983-07-29 1985-04-30 The Perkin-Elmer Corporation Integrated circuit metallization technique
DD222451A1 (de) * 1984-03-07 1985-05-15 Univ Berlin Humboldt Verfahren zur herstellung degradationsarmer loetverbindungen fuer inp
DD242907A1 (de) * 1985-11-20 1987-02-11 Seghers A Mikroelektronik Veb Verfahren zur montage von halbleiterelementen auf leitende traeger
DE19747846A1 (de) * 1997-10-30 1999-05-06 Daimler Benz Ag Bauelement und Verfahren zum Herstellen des Bauelements
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices
US5965946A (en) * 1996-03-27 1999-10-12 Nec Corporation Package having Au layer semiconductor device having Au layer
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3255511A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly method
DE3110080A1 (de) * 1981-03-16 1982-09-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterkoerpers mit einem metallischen systemtraeger und danach hergestellte halbleiteranordnung
US4513905A (en) * 1983-07-29 1985-04-30 The Perkin-Elmer Corporation Integrated circuit metallization technique
DD222451A1 (de) * 1984-03-07 1985-05-15 Univ Berlin Humboldt Verfahren zur herstellung degradationsarmer loetverbindungen fuer inp
DD242907A1 (de) * 1985-11-20 1987-02-11 Seghers A Mikroelektronik Veb Verfahren zur montage von halbleiterelementen auf leitende traeger
US5965946A (en) * 1996-03-27 1999-10-12 Nec Corporation Package having Au layer semiconductor device having Au layer
US6461890B1 (en) * 1996-12-27 2002-10-08 Rohm Co., Ltd. Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices
DE19747846A1 (de) * 1997-10-30 1999-05-06 Daimler Benz Ag Bauelement und Verfahren zum Herstellen des Bauelements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116429317A (zh) * 2023-06-09 2023-07-14 季华实验室 电容薄膜真空计传感器及其制作方法和电容薄膜真空计
CN116429317B (zh) * 2023-06-09 2023-08-15 季华实验室 电容薄膜真空计传感器及其制作方法和电容薄膜真空计

Similar Documents

Publication Publication Date Title
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE10013189B4 (de) Substrat für ein Leistungsmodul
EP1911104B1 (de) Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102011076886A1 (de) Leistungshalbleitervorrichtung
DE102009033029A1 (de) Elektronische Vorrichtung
EP0766354A1 (de) Laserdiodenbauelement mit Wärmesenke
DE102008059130A1 (de) Anordnung mit einem Shuntwiderstand und einem Verfahren zur Herstellung einer Anordnung mit einem Shuntwiderstand
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE10221857A1 (de) Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004021075A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102011101052A1 (de) Substrat mit elektrisch neutralem Bereich
DE112010005383B4 (de) Halbleitervorrichtung
EP0888642B1 (de) Halbleitervorrichtung
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE112016006777T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE10040450B4 (de) Halbleiterlaserbauelement mit einem Kühlelement
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE2826252A1 (de) Vorgefertigte, waermeuebertragende platteneinrichtung aus verbundmetall

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee