JPS615593A - 発光電子装置およびその製造方法 - Google Patents
発光電子装置およびその製造方法Info
- Publication number
- JPS615593A JPS615593A JP59125161A JP12516184A JPS615593A JP S615593 A JPS615593 A JP S615593A JP 59125161 A JP59125161 A JP 59125161A JP 12516184 A JP12516184 A JP 12516184A JP S615593 A JPS615593 A JP S615593A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- laser chip
- submount
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は発光電子装置、たとえば、端面の共振器端面か
らレーザ光を発光（出射）する、半導体レーザ素子（レ
ーザチップ）、あるいは半導体レーザ部を有する集積化
光デバイス（ＯＥＩＣ）等のチップを組み込んだ発光電
子装置およびその製造方法に関する。
らレーザ光を発光（出射）する、半導体レーザ素子（レ
ーザチップ）、あるいは半導体レーザ部を有する集積化
光デバイス（ＯＥＩＣ）等のチップを組み込んだ発光電
子装置およびその製造方法に関する。
光通信用晃源あるいはディジタルオーディオディスク、
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、デ
ィジタルオーディオディスク。
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、デ
ィジタルオーディオディスク。
ビデオディスク等の情報処理装置用光源については、日
経エレクトロニクス、１９８１年、９月１４日号、１３
８〜１５１頁における伏木、西村による″オーディオ・
ディスクの要求に応える半導体レーザー″と題する文献
において論じられている。また、本出願人は、たとえば
、日立評論。
経エレクトロニクス、１９８１年、９月１４日号、１３
８〜１５１頁における伏木、西村による″オーディオ・
ディスクの要求に応える半導体レーザー″と題する文献
において論じられている。また、本出願人は、たとえば
、日立評論。
Ｖｏｌ、 ６５’、 １０ （１９’８３年）、３９〜
４８頁における平尾、相木等による″光通信用半導体し
−ザ″および″情報処理用半導体レーザ″にも記載され
ているように、光通信・情報処理用半導体レーザ素子を
開発している。
４８頁における平尾、相木等による″光通信用半導体し
−ザ″および″情報処理用半導体レーザ″にも記載され
ているように、光通信・情報処理用半導体レーザ素子を
開発している。
一方、前記文献に記載されているように１発光素子とし
ての半導体レーザ素子（以下、単にレーザチップとも称
する。）は、シリコン（Ｓｉ）。
ての半導体レーザ素子（以下、単にレーザチップとも称
する。）は、シリコン（Ｓｉ）。
銅（Ｃｕ） 、、シリコンカーバイト（ＳｉＣ） 等の
サブマウントの主面に、Ａｕ−８ｎ系、Ａｕ−８ｉ系の
高融点鑞材あるいはＩｎ鑞材を介して固定（ボンディン
グ）されているが、そのボンディング性の良否は発光電
子装置の信頼度の良否および製造歩留りに大きく影響す
る。
サブマウントの主面に、Ａｕ−８ｎ系、Ａｕ−８ｉ系の
高融点鑞材あるいはＩｎ鑞材を介して固定（ボンディン
グ）されているが、そのボンディング性の良否は発光電
子装置の信頼度の良否および製造歩留りに大きく影響す
る。
ところで、本出願人にあって、レーザチップのサブマウ
ントに対する固定は、鉛（ｐｂ）、錫（Ｓｎ）からなる
半田（ソルダ）を用いている。
ントに対する固定は、鉛（ｐｂ）、錫（Ｓｎ）からなる
半田（ソルダ）を用いている。
この場合、サブマウントの取付面（主面）には、密着促
進層となるクロム（Ｃｒ）層およびこのクロム層の酸化
を防止する金（Ａ ｕ ）層があらかじめ蒸着によって
形成されている。そして、レーザチップの固定にあって
は、レーザチップは前記サブマウント上に載置さ−れ、
その後の半田の一時的溶融によってサブマウントに固定
される。
進層となるクロム（Ｃｒ）層およびこのクロム層の酸化
を防止する金（Ａ ｕ ）層があらかじめ蒸着によって
形成されている。そして、レーザチップの固定にあって
は、レーザチップは前記サブマウント上に載置さ−れ、
その後の半田の一時的溶融によってサブマウントに固定
される。
しかし、この固定技術は、厚さ数千へのＡｕ層の厚さが
ばらついて、Ａｕ層が製造仕様よりも薄くなりすぎたり
すると、Ａｕ層のＡｕが半田中に溶け込ん・でＡｕ層が
消失し、半田との濡れ性が良好であるとは言えないＣｒ
が露出し、直接半田と接触する結果、半田の濡れ性が悪
くなり、歩留り低下が生じ易くなるということが本発明
者によって明らかとされた。
ばらついて、Ａｕ層が製造仕様よりも薄くなりすぎたり
すると、Ａｕ層のＡｕが半田中に溶け込ん・でＡｕ層が
消失し、半田との濡れ性が良好であるとは言えないＣｒ
が露出し、直接半田と接触する結果、半田の濡れ性が悪
くなり、歩留り低下が生じ易くなるということが本発明
者によって明らかとされた。
一方、本発明者は前記技術において、Ａｕ層の厚さをた
とえば、１μｍ程度と厚くして、半田の濡れ性を向上さ
せることを考えたが、この方法は、Ａｕが半田を構成す
るＳｎと反応する結果、接合層がゾル状となり、接合の
高信頼性維持ができ難いことが判明した。
とえば、１μｍ程度と厚くして、半田の濡れ性を向上さ
せることを考えたが、この方法は、Ａｕが半田を構成す
るＳｎと反応する結果、接合層がゾル状となり、接合の
高信頼性維持ができ難いことが判明した。
また前述のようにＡｕの量を多くすると、ＳｎがＡ“に
吸い寄せられて反応し・接合層は部分的な
４盛り上がりが生じる。この盛り上がり部分は、レーザ
チップから発光されたモニター側のレーザ光を遮る場合
もあり、この場合、レーザ光出力の正確なモニターが行
えなくなることも判明した。
吸い寄せられて反応し・接合層は部分的な
４盛り上がりが生じる。この盛り上がり部分は、レーザ
チップから発光されたモニター側のレーザ光を遮る場合
もあり、この場合、レーザ光出力の正確なモニターが行
えなくなることも判明した。
［発明の目的〕
本発明の目的は発光素子の接合の信頼度が高い発光電子
装置の製造技術を提供することにある。
装置の製造技術を提供することにある。
本発明の他の目的は発光特性が安定した発光電子装置の
製造技術を提供することにある。 ５本発明の他の目
的は発光素子の製造歩留りの向上が図れる発光電子装置
の製造技術を提供することにある。
製造技術を提供することにある。 ５本発明の他の目
的は発光素子の製造歩留りの向上が図れる発光電子装置
の製造技術を提供することにある。
本発明の前記ならびにそのは、かの目的と新規な特徴は
、本明細書の記述および添付図面からあきらかになるで
あろう。
、本明細書の記述および添付図面からあきらかになるで
あろう。
本願において開示される発明のうち代表的なものの概要
を簡単、に説明すれば、下記のとおりである。
を簡単、に説明すれば、下記のとおりである。
すなわち、本発明の半導体ビーザ装置はその製造時、レ
ーザチップをサブマウントの取付面に半田を介して固定
する場合、前記サブマウントの取ぜ面にＣｒ層、白金（
Ｐｔ）層、Ａｕ層、半田層をそれぞれａ：要最少限の厚
さに順次積層形成した後、取付面にＡｕ層を有するレー
ザチップを前記半田層上に載せ、半田を加熱して一時的
に溶融させて。
ーザチップをサブマウントの取付面に半田を介して固定
する場合、前記サブマウントの取ぜ面にＣｒ層、白金（
Ｐｔ）層、Ａｕ層、半田層をそれぞれａ：要最少限の厚
さに順次積層形成した後、取付面にＡｕ層を有するレー
ザチップを前記半田層上に載せ、半田を加熱して一時的
に溶融させて。
レーザチップをサブマウントに固定している。この際、
前記ｐｔ層（７）Ｐｔｔ：、Ａ・あるいは半田中には溶
け込まないで、Ｐｔ層を維持するため、半田。
前記ｐｔ層（７）Ｐｔｔ：、Ａ・あるいは半田中には溶
け込まないで、Ｐｔ層を維持するため、半田。
は支持板およびレーザチップ（７７Ａｕ層と良好に溶け
合い良好な接合層ができ、接合の信頼性向上および製造
歩留り向上が達成できる。また、当持板におけるＡｕ層
の厚さは０．０５〜０．１μｍと少ないことから、Ｓｎ
、？Ａｕとの反応は起き戴く、レーザチップの周囲にお
ける半田部分の盛り上がりも発生し灘くなり、′レーザ
光の遮り現象も発生し難くなって、半導体レーザ装置の
発光特性の向上が達成できる。
合い良好な接合層ができ、接合の信頼性向上および製造
歩留り向上が達成できる。また、当持板におけるＡｕ層
の厚さは０．０５〜０．１μｍと少ないことから、Ｓｎ
、？Ａｕとの反応は起き戴く、レーザチップの周囲にお
ける半田部分の盛り上がりも発生し灘くなり、′レーザ
光の遮り現象も発生し難くなって、半導体レーザ装置の
発光特性の向上が達成できる。
第１図は本発明の一実施例による半導体レーザ装置の要
部４示すゴ部を断面とした斜視図７、第２図は同じくレ
ーザチップの固定状態を示す断面図、第３図は同じく半
導体レーザ装置の製造工程を示すフローチャートである
。
部４示すゴ部を断面とした斜視図７、第２図は同じくレ
ーザチップの固定状態を示す断面図、第３図は同じく半
導体レーザ装置の製造工程を示すフローチャートである
。
この実施例における半導体レーザ装置は第１図に示され
るように、それぞれアセンブリの主体部品となる板状の
支持板（ステム）１およびこのステム１の主面側に気密
固定されたキャップ２とからなっている。前記ステム１
は数ｍの厚さからなるＦｅ−Ｎｉ系等の矩形の金属板と
なっていて、その主面（上面）の中央部には銅製のヒー
トシンク３が鑞材等で固定されている。ビー１−シンク
３の内側面にはサブマウント（支持板）４を介してレー
ザチップ５が固定されている。レーザチップ５は、たと
えば、幅が４００μｍ、長さが３００μｍ、高さが１０
０μｍとなっていて、レーザ光を発光する共振器（第２
図参照）６は、レーザチップ５の表面から３〜５μｍ程
度の深さに位置している。
るように、それぞれアセンブリの主体部品となる板状の
支持板（ステム）１およびこのステム１の主面側に気密
固定されたキャップ２とからなっている。前記ステム１
は数ｍの厚さからなるＦｅ−Ｎｉ系等の矩形の金属板と
なっていて、その主面（上面）の中央部には銅製のヒー
トシンク３が鑞材等で固定されている。ビー１−シンク
３の内側面にはサブマウント（支持板）４を介してレー
ザチップ５が固定されている。レーザチップ５は、たと
えば、幅が４００μｍ、長さが３００μｍ、高さが１０
０μｍとなっていて、レーザ光を発光する共振器（第２
図参照）６は、レーザチップ５の表面から３〜５μｍ程
度の深さに位置している。
このようなレーザチップ５は、第２図に示されるように
、共振器端面がサブマウント４側に近い状態で接合層７
によってサブマウント４に固定（いわゆるＰ−ｄｏｗｎ
）されている。また、サブマウント４は鑞材によってヒ
ートシンク３に固定されている。なお、レーザチップ５
はレーザ光８をステムｌ側およびステムｌから遠ざかる
方向に発光するように固定されている。また、前記ステ
ム１の主面にはレーザチップ５の下端から発光されるレ
ーザ光８を受光し、レーザ光８の光出力をモニターする
受光素子９が固定されている。
、共振器端面がサブマウント４側に近い状態で接合層７
によってサブマウント４に固定（いわゆるＰ−ｄｏｗｎ
）されている。また、サブマウント４は鑞材によってヒ
ートシンク３に固定されている。なお、レーザチップ５
はレーザ光８をステムｌ側およびステムｌから遠ざかる
方向に発光するように固定されている。また、前記ステ
ム１の主面にはレーザチップ５の下端から発光されるレ
ーザ光８を受光し、レーザ光８の光出力をモニターする
受光素子９が固定されている。
ここで、前記レーザチップ５の固定方法について第２図
を参照しながら説明する。前記サブマウント４は、たと
えば、ＳｉＣの小片がらなっている。このサブマウント
４はレーザチップ５の固定前の状態では、第２図に示さ
れるように、レーザチップ５が固定される取付面には、
あらかじめ厚さＯ，，１μｍのＣｒ層１０．厚さ０．２
〜０．４μｍのＰし層１１．厚さ０．０５−０．１ μ
、ｍのＡｕ層１２、厚さ２−３ μｍのＰｂ−８ｎ（融
点１８３℃）からなる半田層１３が、それぞれ蒸着によ
って被 １着されている。、一方、レーザ
チップ５はその表裏面にそれぞれ最上層がＡｕからなる
電極１４゜１５を有している。そして、レーザチップ５
をサブマウント４に固定する際は、レーザチップ５をサ
ブマウント４の所定箇所に載置した後、一時的に加熱し
て半田層１３を溶融し、再び硬化した半田層（接合層７
）でレーザチップ５をサブマウント４に固定している。
を参照しながら説明する。前記サブマウント４は、たと
えば、ＳｉＣの小片がらなっている。このサブマウント
４はレーザチップ５の固定前の状態では、第２図に示さ
れるように、レーザチップ５が固定される取付面には、
あらかじめ厚さＯ，，１μｍのＣｒ層１０．厚さ０．２
〜０．４μｍのＰし層１１．厚さ０．０５−０．１ μ
、ｍのＡｕ層１２、厚さ２−３ μｍのＰｂ−８ｎ（融
点１８３℃）からなる半田層１３が、それぞれ蒸着によ
って被 １着されている。、一方、レーザ
チップ５はその表裏面にそれぞれ最上層がＡｕからなる
電極１４゜１５を有している。そして、レーザチップ５
をサブマウント４に固定する際は、レーザチップ５をサ
ブマウント４の所定箇所に載置した後、一時的に加熱し
て半田層１３を溶融し、再び硬化した半田層（接合層７
）でレーザチップ５をサブマウント４に固定している。
この際、前記半田層１３の加熱溶融時、ｐｔ層１１は共
晶によって溶融温度が低くなった゛とは言え、相変わら
ず融点は高いことから半田層１３およびＡｕ層１２には
溶け込み難いため、Ｐｔ層１１は、存続する。この結果
、Ｐむ層１１の上面に設けられたＡｕ層１２が半田に溶
け込んでも、半田は半田との濡れ性が悪いＣｒ層１０と
は接触しないため、サブマウント４の主面における半田
の濡れ性は良好となり、レーザチップ５とサブマウント
４との接合性は良好となる。また、サブマウント４にお
けるＡｕ層１２の厚さは半田層１３に比較して極めて薄
いことから、半田に対するＡｕの量は極めて少くなって
、ＡｕとＳｎとの反応に基づく接合層７の部分的な盛り
上かり現象は発生しなくなり、レーザ光８の光路を遮る
ような発光特性不良の発生が防止できる。
晶によって溶融温度が低くなった゛とは言え、相変わら
ず融点は高いことから半田層１３およびＡｕ層１２には
溶け込み難いため、Ｐｔ層１１は、存続する。この結果
、Ｐむ層１１の上面に設けられたＡｕ層１２が半田に溶
け込んでも、半田は半田との濡れ性が悪いＣｒ層１０と
は接触しないため、サブマウント４の主面における半田
の濡れ性は良好となり、レーザチップ５とサブマウント
４との接合性は良好となる。また、サブマウント４にお
けるＡｕ層１２の厚さは半田層１３に比較して極めて薄
いことから、半田に対するＡｕの量は極めて少くなって
、ＡｕとＳｎとの反応に基づく接合層７の部分的な盛り
上かり現象は発生しなくなり、レーザ光８の光路を遮る
ような発光特性不良の発生が防止できる。
また、上述のように、レーザチップ５の接合の確実性、
発光特性不良の発生防止によって、製造歩留りが向上す
る。
発光特性不良の発生防止によって、製造歩留りが向上す
る。
一方、前記ステムｌには３本のリード１６が固定されて
いる。１本のリード１６はステム１の裏面に電気的およ
び機械的に画家され、他の２本の ゛リード１６
はステム１を貫通し、かつガラスのような絶縁体１７を
介してステム１に対し電気的に絶縁されて固定されてい
る。前記ステム１上に突出するリード１６の上端はそれ
ぞれワイヤ１８を介してレーザチップ５および受光素子
９の各電極に接続されている。
いる。１本のリード１６はステム１の裏面に電気的およ
び機械的に画家され、他の２本の ゛リード１６
はステム１を貫通し、かつガラスのような絶縁体１７を
介してステム１に対し電気的に絶縁されて固定されてい
る。前記ステム１上に突出するリード１６の上端はそれ
ぞれワイヤ１８を介してレーザチップ５および受光素子
９の各電極に接続されている。
他方、前記ステム１の主面には透明窓１９を有する金属
製のキャップ２が気密的に固定され、レーザチップ５お
よびヒートシンク３等を封止している。前記透明窓１９
はキャップ２の天井部に設けた円形孔を透明ガラス板２
０で塞ぐことによって形成されている。したがって、レ
ーザチップ５の上端から出射したレーザ光８は、この透
明ガラス板２０を透過してステム１とキャップ２とによ
って形成されたパッケージ２１外に放射される。
製のキャップ２が気密的に固定され、レーザチップ５お
よびヒートシンク３等を封止している。前記透明窓１９
はキャップ２の天井部に設けた円形孔を透明ガラス板２
０で塞ぐことによって形成されている。したがって、レ
ーザチップ５の上端から出射したレーザ光８は、この透
明ガラス板２０を透過してステム１とキャップ２とによ
って形成されたパッケージ２１外に放射される。
なお、ステム１には、この半導体レーザ装置を各種機器
に取付ける際使用する取付孔２２が設けられているり つぎに、第３図のフローチャートを参照しながら半導体
レーザ装置の組立方法について説明する。
に取付ける際使用する取付孔２２が設けられているり つぎに、第３図のフローチャートを参照しながら半導体
レーザ装置の組立方法について説明する。
最初にステム１．サブマウント４．キャップ２が用意さ
れる。前記ステムｌには既に３本のり−ド１６およびヒ
ートシンク３が取付けられている。
れる。前記ステムｌには既に３本のり−ド１６およびヒ
ートシンク３が取付けられている。
２本のリード１６は前記のようにステム１を貫通し、か
つ絶縁体゛１７を介してステム１に絶縁的に固定されて
いる。また、残りの１本のリード１６はステム１に電気
的かつ機械的に接合されている。
つ絶縁体゛１７を介してステム１に絶縁的に固定されて
いる。また、残りの１本のリード１６はステム１に電気
的かつ機械的に接合されている。
前記サブマウント４には、前述の取付は方法によってあ
らかじめレーザチップ５が固定されている。
らかじめレーザチップ５が固定されている。
さらに、前記キャップ２はその天井部に設けた円形孔を
塞ぐように透明ガラス板２ｏが気密的に固定され、透明
窓１９が形成されている。
塞ぐように透明ガラス板２ｏが気密的に固定され、透明
窓１９が形成されている。
そこで、このようなステム１の主面中央に受光素子９が
ソルダー等の鑞材を介して固定されるとともに、ヒート
シンク３の内側面にサブマウント４が鑞材を介して固定
される。前記受光素子９はレーザチップ５から発光され
るレーザ光８を受光できるような位置に固定される。
ソルダー等の鑞材を介して固定されるとともに、ヒート
シンク３の内側面にサブマウント４が鑞材を介して固定
される。前記受光素子９はレーザチップ５から発光され
るレーザ光８を受光できるような位置に固定される。
つぎに、レーザチップ５および受光素子９の各 ゛電極
とステム１の主面上に突出するリード１６の先端とは、
ワイヤ１８によって電気的に接続される。
とステム１の主面上に突出するリード１６の先端とは、
ワイヤ１８によって電気的に接続される。
その後、ステム１の主面にはキャップ２が気密的に固定
される。キャップ２はステム■の主面に突出するり−ド
１６先端部分、ヒートシンク３゜受光素子９等を気密的
に被う。
される。キャップ２はステム■の主面に突出するり−ド
１６先端部分、ヒートシンク３゜受光素子９等を気密的
に被う。
このようにして、第１図に示されるような半導体レーザ
装置が製造される。
装置が製造される。
１、本発明、。よれば、ウーザ、ツブ５．よ半ヨ層
（１３を介してサブマウント４に固定されるが
、この際、半田層１３の下のＡｕ層１２の下部には半田
の加熱溶融時半田Ｍ１３に溶け込み難いＰｔからなるＰ
ｔ層１１が設けられているため、半田はｐｔ層１１の下
層となる半田の濡れ性が良好で無いＣｒ層１０とは接触
しない。したがって、サブマウント４に対するレーザチ
ップ５の接合性が良くなり、接合の信頼性向上が達成で
きるという効果が得られる。
（１３を介してサブマウント４に固定されるが
、この際、半田層１３の下のＡｕ層１２の下部には半田
の加熱溶融時半田Ｍ１３に溶け込み難いＰｔからなるＰ
ｔ層１１が設けられているため、半田はｐｔ層１１の下
層となる半田の濡れ性が良好で無いＣｒ層１０とは接触
しない。したがって、サブマウント４に対するレーザチ
ップ５の接合性が良くなり、接合の信頼性向上が達成で
きるという効果が得られる。
２、本発明によれば、レーザチップ５の接合において、
半田の量に対してＡｕの量は極めて少ないことから、Ｓ
ｎはＡｕに吸い寄せられることは殆どない。したがって
、ＡｕとＳｎとの反応に基づく接合層７の部分的な盛り
上がり現象は発生し難くなり、レーザ光８の光路を遮る
ような発光特性不良の発生が部止できるという効果が得
られる。
半田の量に対してＡｕの量は極めて少ないことから、Ｓ
ｎはＡｕに吸い寄せられることは殆どない。したがって
、ＡｕとＳｎとの反応に基づく接合層７の部分的な盛り
上がり現象は発生し難くなり、レーザ光８の光路を遮る
ような発光特性不良の発生が部止できるという効果が得
られる。
３、上記１および２から１、レーザチップ５の接合の確
実性が向上すること、発光特性不良の発生防止が図れる
ことから、製造歩留りが向上するという相乗効果が得ら
れる。
実性が向上すること、発光特性不良の発生防止が図れる
ことから、製造歩留りが向上するという相乗効果が得ら
れる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、密着促進層の
材質としては、前記のＣｒに代えてバナジウム（Ｖ）、
チタン（Ｔｉ）を、用いても前記実施例と同様な効果が
得られる。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、密着促進層の
材質としては、前記のＣｒに代えてバナジウム（Ｖ）、
チタン（Ｔｉ）を、用いても前記実施例と同様な効果が
得られる。
また、バリア層の材質としては、前記のＰｔ、に代えて
ニッケル（Ｎｉ）を用いても前記実施例と同様な効果が
得られる。この場合、Ｎｉ半田との濡れ性が良好であり
、接合の信頼性も高い。なお、Ｎｉは半田の加熱溶融時
半田層およびＡｕ層に溶け込もうとするが、その溶け込
み開始時間は半田とＡｕとの溶融開始時間よりも若干遅
くなり、Ｎｉが溶け込みを開始する頃には、サブマウン
ト４に対するレーザチップ５の接合作業は終了するため
、Ｎｉ層は半田Ｃｒとの接触を防ぐバリアとして機能す
る。この結果、半田がＣｒと接触して半田の濡れ性が低
下する現象は起き難くなり、前記実施例と同様に接合の
信頼性向上という効果が得られる。
ニッケル（Ｎｉ）を用いても前記実施例と同様な効果が
得られる。この場合、Ｎｉ半田との濡れ性が良好であり
、接合の信頼性も高い。なお、Ｎｉは半田の加熱溶融時
半田層およびＡｕ層に溶け込もうとするが、その溶け込
み開始時間は半田とＡｕとの溶融開始時間よりも若干遅
くなり、Ｎｉが溶け込みを開始する頃には、サブマウン
ト４に対するレーザチップ５の接合作業は終了するため
、Ｎｉ層は半田Ｃｒとの接触を防ぐバリアとして機能す
る。この結果、半田がＣｒと接触して半田の濡れ性が低
下する現象は起き難くなり、前記実施例と同様に接合の
信頼性向上という効果が得られる。
以上の説明では主として本発明者によってなされた発明
をさの背景とな・った利用分野である半導体レーザ技術
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、端面発光型の発光ダイオード
あるいは半導体レーザ部を有する集積化光デバイス（Ｏ
Ｅ Ｉ Ｃ）等のチップを組み込んだ発光電子装置製造
技術などに適用できる。
をさの背景とな・った利用分野である半導体レーザ技術
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、端面発光型の発光ダイオード
あるいは半導体レーザ部を有する集積化光デバイス（Ｏ
Ｅ Ｉ Ｃ）等のチップを組み込んだ発光電子装置製造
技術などに適用できる。
第１図は本発明の一実施例による半導体レーザ装置の要
部を示す一部を断面とした斜視図、第２図は同じくレー
ザチップの固定状態を示す断面図、 第３図は同じく半導体レーザ装置の製造工程を示すフロ
ーチャートである。 １・・・ステム、２・・・キャップ、３・・・ヒートシ
ンク、４・・・サブマウント、５・・・レーザチップ、
６・・・共振器、７・・・接合層、８・・・レーザ光、
９・・受光素子、１０・＝Ｃｒ層、１１・・Ｐｔ層、１
２・・・Ａｕ層、１３・・・半田層、１４．１５・・・
電極、１６・・・リード。 １７・・・絶縁体、１８・・・ワイヤ、１９・・・透明
窓、２０・・・透明ガラス板、２１・・・パッケージ、
２２・・・取付孔。
部を示す一部を断面とした斜視図、第２図は同じくレー
ザチップの固定状態を示す断面図、 第３図は同じく半導体レーザ装置の製造工程を示すフロ
ーチャートである。 １・・・ステム、２・・・キャップ、３・・・ヒートシ
ンク、４・・・サブマウント、５・・・レーザチップ、
６・・・共振器、７・・・接合層、８・・・レーザ光、
９・・受光素子、１０・＝Ｃｒ層、１１・・Ｐｔ層、１
２・・・Ａｕ層、１３・・・半田層、１４．１５・・・
電極、１６・・・リード。 １７・・・絶縁体、１８・・・ワイヤ、１９・・・透明
窓、２０・・・透明ガラス板、２１・・・パッケージ、
２２・・・取付孔。
Claims (1)
- 【特許請求の範囲】 １、支持板と、この支持板の主面に被着された密着促進
層と、この密着促進層の上面に被着されたバリア層と、
このバリア層の上面に被着された金層と、この金層に半
田を介して固定されたチップと、を有する発光電子装置
。 ２、前記バリア層は白金であることを特徴とする特許請
求の範囲第１項記載の発光電子装置。 ３、支持板の主面に密着促進層、バリア層、金層、半田
層を順次被着形成する工程と、表面に金層を有したチッ
プを金層を介して前記半田層上に重ね合わせるとともに
、加熱してチップを前記支持板に固定する工程と、を有
することを特徴とする発光電子装置の製造方法。 ４、前記バリア層は半田溶融時、金層、半田層に溶け込
まないで白金であることを特徴とする特許請求の範囲第
１項記載の発光電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125161A JPS615593A (ja) | 1984-06-20 | 1984-06-20 | 発光電子装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59125161A JPS615593A (ja) | 1984-06-20 | 1984-06-20 | 発光電子装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS615593A true JPS615593A (ja) | 1986-01-11 |
Family
ID=14903383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59125161A Pending JPS615593A (ja) | 1984-06-20 | 1984-06-20 | 発光電子装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615593A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229147A (ja) * | 1985-07-30 | 1987-02-07 | Kyocera Corp | 金の導電層を有する電子部品 |
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| US9032850B2 (en) | 2007-12-14 | 2015-05-19 | Fujitsu Component Limited | Rotary cutter unit and printer device having the unit |
-
1984
- 1984-06-20 JP JP59125161A patent/JPS615593A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229147A (ja) * | 1985-07-30 | 1987-02-07 | Kyocera Corp | 金の導電層を有する電子部品 |
| US5790577A (en) * | 1995-10-05 | 1998-08-04 | Nippondenso Co., Ltd. | High output semiconductor laser element having robust electrode structure |
| US9032850B2 (en) | 2007-12-14 | 2015-05-19 | Fujitsu Component Limited | Rotary cutter unit and printer device having the unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2943760B2 (ja) | 光ファイバ導入部の気密封止方法及び気密封止構造 | |
| JPH08181392A (ja) | 電気素子の接合材料および接合方法 | |
| KR20030029107A (ko) | 반도체 레이저장치 | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JPS62276892A (ja) | 電子部品 | |
| US6426591B1 (en) | Package for housing photosemiconductor element | |
| JP3500304B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
| JPH02112250A (ja) | 半導体チツプを基板に結合する方法 | |
| JP7306831B2 (ja) | 半導体パッケージ用ステム、半導体パッケージ | |
| JPS615593A (ja) | 発光電子装置およびその製造方法 | |
| JPH0470793B2 (ja) | ||
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP2002111113A (ja) | 光モジュール | |
| JP2970635B2 (ja) | 半導体レーザーモジュール及び金属フェルール | |
| JPS612378A (ja) | 発光電子装置およびその製造方法 | |
| JP2007242842A (ja) | 半導体レーザ装置及び半導体レーザ装置の製造方法 | |
| JP2000183440A (ja) | 半導体レーザ素子用ステムおよびその製造方法 | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JPH11150218A (ja) | 半導体ステムとその製造方法及び光半導体モジュール | |
| JPS6018985A (ja) | 発光装置 | |
| JPS60110185A (ja) | 光集積回路パッケ−ジ | |
| JPS58201388A (ja) | 半導体装置 | |
| JP2002158390A (ja) | 半導体レーザ装置の製造方法および半導体レーザ装置 | |
| JPH01109790A (ja) | 光半導体素子用サブマウント | |
| JPH0140514B2 (ja) |