JPH0470793B2 - - Google Patents

Info

Publication number
JPH0470793B2
JPH0470793B2 JP3276483A JP3276483A JPH0470793B2 JP H0470793 B2 JPH0470793 B2 JP H0470793B2 JP 3276483 A JP3276483 A JP 3276483A JP 3276483 A JP3276483 A JP 3276483A JP H0470793 B2 JPH0470793 B2 JP H0470793B2
Authority
JP
Japan
Prior art keywords
laser diode
diode element
gold
wire
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3276483A
Other languages
English (en)
Other versions
JPS59159583A (ja
Inventor
Masamichi Kobayashi
Masahiro Ichiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58032764A priority Critical patent/JPS59159583A/ja
Publication of JPS59159583A publication Critical patent/JPS59159583A/ja
Publication of JPH0470793B2 publication Critical patent/JPH0470793B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体発光装置、例えばレーザダイオ
ード（レーザダイオード素子）のごとき発光素子
の電極取り出し技術に関する。
〔背景技術〕
レーザダイオードをステム上に組み立て電極取
り出しを行なうため本願発明者等はこれまで下記
の構造を考えた。すなわち、第１図に示すよう
に、サブマウントと称するSiC（炭化シリコン）
等の高耐熱性絶縁基板１の表面にクロム・金・半
田を順次積層してなる金属被膜２を形成し、この
金属被膜２の上の一部にレーザダイオード素子
（発光素子）３を載せると同時に、金属被膜２の
上に他の一部に金ペデイスタル４と称する金箔の
小片を載せて加熱することにより上記金属被膜表
面の半田を溶かしてレーザダイオード素子と金ペ
デイスタルを絶縁基板１上に溶着固定する。レー
ザダイオード素子からの電極取り出しは、同図に
示すようにレーザダイオード素子３の上面電極に
直接に金線等からなる導電性のワイヤ５をワイヤ
ボンデイングし、下面電極は金属被膜２を介して
電気的に接続する金ペデイスタル４上に金線等か
らなる導電性のワイヤ６をワイヤボンデイングす
ることにより行なう。なお、上記絶縁基板１は後
記する別の銅等からなるステムに取付けられ、ワ
イヤボンデイングされた各ワイヤはステム上のリ
ードに接続される。
上記のSiCからなる絶縁基板１の寸法は、たと
えば縦横0.5mm×1.0mm、厚さ0.2mm程度で極めて微
小であり、この上にレーザダイオード素子及び金
ペデイスタルを半田付けするために同時に載せる
ことは手動では可能であつても自動化は困難であ
り、その自動組立化の大きな障害になつている。
本発明はかかる問題を解決したものである。
〔発明の目的〕
本発明の目的はレーザダイオードの組立の合理
化ができる電極取り出し構造の提供にある。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、レーザダイオード
素子が絶縁基板に固定され、該絶縁基板が複数の
外部リードを有するステムに固定される半導体発
光装置であつて、前記絶縁基板の主面に形成され
た相互に電気的に独立した２つの金被膜と、前記
一方の金被膜のレーザダイオード素子が取り付け
られるべき部分に形成されたバリアメタルとして
の金属被膜と、この金属被膜上に半田を介して固
定されたレーザダイオード素子と、前記レーザダ
イオード素子の上面と前記他方の金属被膜に接続
されたワイヤと、前記２つの金被膜のそれぞれの
電極取り出し部となるワイヤボンデイング部と前
記外部リード間に接続されたワイヤとが備えられ
ていることによつて、レーザダイオードの組立の
自動化を可能とする発明の目的を達成するもので
ある。
また、本発明の他の構成としては、前記絶縁基
板上の金被膜を領域を分けて２つ設け、一方の金
被膜上にはバリアメタル、半田材を介してレーザ
ダイオード素子を固定するとともに、このレーザ
ダイオード素子の上面と、他方の金被膜との間に
ワイヤを接続し、さらに、一方および他方の金被
膜の一部を電極取り出しのためのワイヤボンデイ
ング部とするものである。この構造では、レーザ
ダイオード素子の特性検査終了後、一方および他
方の金被膜に接続したワイヤを取り外し、その
後、この絶縁基板を製品用のステムに固定するこ
ともできる。
〔実施例〕
第２図〜第９図は、本発明にかかる半導体発光
装置の組立工程の各形態により示す工程断面図で
ある。
(1) 第２図において、１０は厚さ0.2mmのSiC基板
（ウエハ）であつてこの基板の上面上の全面に
接合性を良くするためCr（クロム）又はTi（チ
タン）等の金属の薄膜１１を蒸着又はスパツタ
により形成し、その上にAu（金）の薄膜（金被
膜）１２を蒸着又はスパツタにより形成する。
なお、SiC基板１０の下面にもAu等の金属が蒸
着されるが、このための説明及び図面は省略す
る。
(2) ホトレジストマスク（図示しない）を用いて
上記Cr等及びAuの薄膜１１，１２をペレツト
ボンデイング及びワイヤボンデイングされる部
分をのこして第３図に示すように不要部をパタ
ーニング（ホトエツチ）により除去する。この
場合パターニングされる部分にはSiC基板のス
クライブ領域(S)を含むものである。
(3) Au等の薄膜の上でレーザダイオード素子を
取り付ける部分に不要な金属拡散を阻止するた
めのバリアメタルとしてCr（クローム）、Ti（チ
タン）、Ｗ（タングステン）、Ta（タンタル）等
から選択し、本バリアメタル上に半田との濡れ
性の良好なAu（金）、Pt（白金）、Pd（パラジウ
ム）等を形成した金属被膜１３を第４図に示す
ように選択的に形成する。この金属被膜１３の
選択形成にはホトレジストマスク又はリフトオ
フ法（後述する）を用いて行なうものである。
(4) バリアメタルとなる金属被膜１３上に、半田
をリフトオフ法により形成する。すなわち第５
図に示すようにレーザダイオード素子をとりつ
ける部分のみが窓開するホトレジスト（感光耐
食樹脂）マスク１４を形成した上に適当な厚さ
に半田材（Pb−Sn系）１５を形成した後、上
記ホトレジスト・マスク特定の有機溶剤を用い
て溶解除去することによりホトレジストマスク
上の半田材を選択的に取り除く（第６図参照）。
(5) SiC基板１０をスクライブ領域Ｓでカツト
し、個々のペレツト（サブマウント）に分割す
る（第６図、第７図参照）。
(6) レーザダイオード素子（Ga As Al系共晶半
導体結晶の一部に不純物拡散により活性層とな
るPn接合を形成し、上下面に電極を設けたも
の）１６を上記半田材１５の上に示すように載
置し、加熱して半田材を溶かすことにより固定
する。この例では、レーザダイオード素子のみ
が固定され、ペデイスタルのような小片の固定
はないため、素子、小片等のチツプの固定は一
つとなり、チツプボンデイング時、チツプを保
持するコレツトが周囲に当接することもなく、
自動化が可能となる。
(7) 第８図に示すようにレーザダイオード素子１
６の上面電極に対して一つのAuからなるワイ
ヤ１７を直接ワイヤボンデイングするととも
に、金被膜１２においてレーザダイオード素子
の取り付けてない部分に他の１つのAuからな
るワイヤ１８をワイヤボンデイングにより接続
する。第９図は第８図に対応する平面図であ
る。
なお、ワイヤボンデイングを行なう以前に
SiC基板１０は第１２図に示すようにステム１
９上に半田等により固定され、ワイヤボンデイ
ングされたAuワイヤ１７，１８の他端をステ
ム上に植設されたリード２０にワイヤボンデイ
ングにより接続する。同図において２１はステ
ムヘツダ、２２は光出力モニター用受光素子、
２３は封止体であつて上部を開口しレーザ光が
上方へ向つて発振するようになる。なお、位置
精度を確実なものとするために、第１２図に示
すようにステム１９、サブマウント１０および
レーザダイオード（チツプ）１６のそれぞれの
端面は平坦とならないように取り付けた方が好
ましい。
上記の実施例で説明した本発明によれば、SiC
等の絶縁基板（又はサブマウントという）上に
Au被膜を半田付けする部分（１３）とワイヤボ
ンデイング（１２）する部分とを同時にパターニ
ングにより形成することにより、サブマウント上
に半田付けするのはレーザダイオード素子チツプ
のみとなるから組立の自動化が容易となる。
第９図では、レーザダイオード素子を半田付け
する部分とワイヤボンデイングする部分を含む
Au等の金皮膜をほとんど全面に形成する場場合
を示しているがワイヤボンデイングされる部分の
金皮膜はこれ以外に任意の形状とすることができ
る。
第１０図ではワイヤボンデイングされる金被膜
を部分的に狭くした場合の例を示し、ワイヤボン
デイング位置はいくぶん限定されることになる。
第１１図は、本発明に係わる最も好ましい一実
施例の金皮膜におけるワイヤボンデイングされる
部分を２つの部分、すなわち２つの金被膜１２
ａ，１２ｂに分けて形成した場合の例を示す。こ
の場合、レーザダイオード素子が半田付けされた
部分と一体の部分１２ａから切り離された部分１
２ｂにレーザダイオード素子上面のワイヤボンデ
イング部から取り出したAuワイヤ１７を一たん
接続し、ここを第２のワイヤボンデイング部とし
て新たなAuワイヤ２４をワイヤボンデイングし
外部リードへの電極取り出し部とする。
このように構成することにより、 (a) 第１及び第２の２つのワイヤボンデイング部
をサブマウントに設けたので、ステムへの取り
付け前にサブマウント単位での特性検査を行う
ことが可能となる。
(b) 同一平面上に２つのワイヤボンデイング部を
設けたので、同一平面の位置からリード位置へ
のワイヤボンデイングが可能である。
(c) 前記(a)，(b)によりワイヤボンデイングの自動
化を容易に行うことができる。
〔効 果〕
以上実施例で述べた本発明によれば下記のよう
に効果が得られる。
(1) レーザダイオード取り付け部とワイヤボンデ
イング部を一体に形成することにより従来のよ
うなAuペデイスタルが不要となり、組立の自
動化が実現できる。
(2) Auペデイスタルが不要になることにより材
料節減ができる。
(3) ワイヤボンデイング部となるAu被膜を２つ
部分に分けて形成することにより、レーザダイ
オードチツプ付けを既に行なつたサブマウント
毎に「移し変え」を行なう場合に有利である。
すなわち、レーザダイオード素子を固定した
サブマウントをテスト用のステムに固定してワ
イヤボンデイングを行ない、その後、レーザダ
イオード素子の特性検査を行なつて、良品の場
合、製品用ステムにサブマウントを移し変える
際、レーザダイオード素子と他方の金被膜を繋
ぐワイヤはそのままにでき、２つの金被膜に接
続されたワイヤを取り外せば容易に「移し変
え」が行なえる。この場合、レーザダイオード
素子に対しては加工（作業）が行なわれないこ
とから、レーザダイオード素子の損傷が防止で
きる。
(4) 第２のワイヤボンデイング部を設けることに
より、レーザダイオードから直接にリードへの
ワイヤボンデイングによる接続が一度で済み、
素子へのストレスが少なくなり寿命が向上す
る。
(5) ２つのワイヤボンデイング部をサブマウント
に設けたので、ステムへの取り付け前にサブマ
ウント単位での特性検査を行うことが可能とな
る。
(6) 同一平面上に２つのワイヤボンデイング部を
設けたので、同一平面の位置からリード位置へ
のワイヤボンデイングが可能である。
(7) 上記(1)〜(6)により製品の信頼性が向上する。
以上本発明者によつてなされた実施例にもとづ
き具体的に説明したが本発明は上記実施例に限定
されるものではなく、その要旨を逸脱しない範囲
で種々に変更可能であることはいうまでもない。
たとえばワイヤボンデイング部となるAu被膜の
形状を図示した形状以外の種々の形状をもたせる
ことができる。
〔利用分野〕
本発明はレーザダイオード一般、例えば赤外レ
ーザダイオード、可視レーザダイオード等の長波
長レーザダイオードの電極取り出し構造に適用で
きる。さらに本発明はレーザダイオード以外の半
導体発光素子の電極取り出し構造に応用できるも
のである。
【図面の簡単な説明】
第１図はこれまで使われているレーザダイオー
ドの電極取り出し構造の一例を示す断面図であ
る。第２図〜第８図は本発明によるレーザダイオ
ードの電極取り出し構造の一実施例をその組立工
程にしたがつて示す工程断面図である。第９図〜
第１１図は本発明によるレーザダイオードの電極
取り出し構造の各実施例を示す平面図である。第
１２図はレーザダイオード装置全体の組立後の形
状を示す正面図である。 １…SiC基板、２…半田被膜、３…レーザダイ
オード素子、４…金ペデイスタル、５，６…金ワ
イヤ、１０…絶縁基板（SiC基板：ウエハ：ペレ
ツト：サブマウント）、１１…Cr，Ti等の薄膜、
１２…金被膜（金の皮膜）、１３…バリアメタル、
１４…ホトレジストマスク、１５…半田材、１６
…レーザダイオード素子（チツプ）、１７，１８
…ワイヤ、１９…ステム、２０…リード、２１…
ステムヘツダ、２２…光出力モニタ用受光素子、
２３…封止体、２４…金ワイヤ、Ｓ…スクライブ
（ダイシング）領域。

Claims (1)

    【特許請求の範囲】
  1. １ レーザダイオード素子が絶縁基板に固定さ
    れ、該絶縁基板が複数の外部リードを有するステ
    ムに固定される半導体発光装置であつて、前記絶
    縁基板の主面に形成された相互に電気的に弧立し
    た２つの金被膜と、前記一方の金被膜のレーザダ
    イオード素子が取り付けられるべき部分に形成さ
    れたバリアメタルとしての金属被膜と、この金属
    被膜上に半田を介して固定されたレーザダイオー
    ド素子と、前記レーザダイオード素子の上面と前
    記他方の金被膜間に接続されたワイヤと、前記２
    つの金被膜のそれぞれの電極取り出し部となるワ
    イヤボンデイング部と前記外部リード間に接続さ
    れたワイヤとが設けられていることを特徴とする
    半導体発光装置。
JP58032764A 1983-03-02 1983-03-02 半導体発光装置 Granted JPS59159583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58032764A JPS59159583A (ja) 1983-03-02 1983-03-02 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58032764A JPS59159583A (ja) 1983-03-02 1983-03-02 半導体発光装置

Publications (2)

Publication Number Publication Date
JPS59159583A JPS59159583A (ja) 1984-09-10
JPH0470793B2 true JPH0470793B2 (ja) 1992-11-11

Family

ID=12367904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58032764A Granted JPS59159583A (ja) 1983-03-02 1983-03-02 半導体発光装置

Country Status (1)

Country Link
JP (1) JPS59159583A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208887A (ja) * 1985-03-13 1986-09-17 Rohm Co Ltd 半導体レ−ザ装置
JPS6428973A (en) * 1987-07-24 1989-01-31 Mitsubishi Electric Corp Member for mounting optical semiconductor element chip
JP3803339B2 (ja) 2003-01-10 2006-08-02 松下電器産業株式会社 半導体レーザ装置
TWI514522B (zh) * 2005-03-18 2015-12-21 Dowa Electronics Materials Co 副載置片及其製造方法
JP2006261569A (ja) * 2005-03-18 2006-09-28 Dowa Mining Co Ltd サブマウントおよびその製造方法
CN101465516B (zh) * 2009-01-09 2010-12-01 西安炬光科技有限公司 一种大功率半导体激光器及其制备方法
JP5381353B2 (ja) * 2009-06-05 2014-01-08 三菱電機株式会社 レーザダイオード装置
JP2014139997A (ja) * 2013-01-21 2014-07-31 Rohm Co Ltd 発光素子および発光素子パッケージ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940396A (ja) * 1972-08-25 1974-04-15
JPS5693387A (en) * 1979-12-26 1981-07-28 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPS5822760B2 (ja) * 1980-02-07 1983-05-11 工業技術院長 インフラサウンド用低域濾過装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5822760U (ja) * 1981-08-05 1983-02-12 株式会社日立製作所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940396A (ja) * 1972-08-25 1974-04-15
JPS5693387A (en) * 1979-12-26 1981-07-28 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPS5822760B2 (ja) * 1980-02-07 1983-05-11 工業技術院長 インフラサウンド用低域濾過装置

Also Published As

Publication number Publication date
JPS59159583A (ja) 1984-09-10

Similar Documents

Publication Publication Date Title
JP5955392B2 (ja) 金属成形体とパワー半導体の間に、太径ワイヤ又はストリップとのボンディングに使用する接続部を形成する方法
JP2006261569A (ja) サブマウントおよびその製造方法
US5247203A (en) Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material
US8310047B2 (en) Solder layer, heat sink using such a solder layer and method for manufacturing such a heat sink
JPH0470793B2 (ja)
JPS59167038A (ja) 光半導体素子用サブマウントの構造
JPS6074539A (ja) 光半導体素子用サブマウント
JP2874819B2 (ja) 半導体装置
JP5560468B2 (ja) 薄膜サーミスタセンサおよびその製造方法
JPH04186688A (ja) 半導体レーザ装置
JP3869755B2 (ja) 半導体装置
JPH01150379A (ja) 発光装置
JPH02168640A (ja) 異なる基板間の接続構造
JPS615593A (ja) 発光電子装置およびその製造方法
JP3826989B2 (ja) 半導体装置およびその製造方法
JPS62115748A (ja) 金バンプ形成法
JPH0793329B2 (ja) 半導体ペレツトの固定方法
JPH0770778B2 (ja) 半導体装置とその製造方法
USH434H (en) Contacts to III-V semiconductors
JPH05211374A (ja) 光半導体装置の製造方法
KR930006481B1 (ko) 반도체 소자 본딩방법 및 이에 사용되는 히트싱크용 서브마운트
JP2002016294A (ja) 発光装置とそのサブマウント
JPH04213832A (ja) 半田バンプ電極を有する半導体素子
JPH09219462A (ja) 半導体集積回路装置およびその製造方法
JPH07201920A (ja) 半導体装置の製造方法