JPH09219462A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 面実装形の半導体集積回路装置の小形化を図
る。 【解決手段】 半導体素子１を搭載する素子搭載面２ａ
およびこれの反対側の非素子搭載面２ｂを備えかつ半導
体素子１の電極とバンプ３を介して電気的に接続される
２つの薄膜引出し電極４が素子搭載面２ａに形成された
セラミック基板２と、半導体素子１が搭載されたセラミ
ック基板２の素子搭載面２ａに接合する接合面５ａおよ
びこれの反対側の露出面５ｂを備えかつ半導体素子１を
封止する封止部５と、セラミック基板２の非素子搭載面
２ｂおよび封止部５の露出面５ｂの両面に付着された薄
膜外部端子６と、薄膜引出し電極４と薄膜外部端子６と
を電気的に接続しかつセラミック基板２の側面２ｃおよ
び封止部５の側面５ｃの両面に付着された薄膜側面電極
７とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、小形化を図るダイオード（半導体素子を搭
載したダイオード）などの面実装形の半導体集積回路装
置およびその製造方法に関する。

【０００２】

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。

【０００３】面実装形の半導体集積回路装置の一例であ
る半導体素子を搭載したダイオード（チップダイオード
とも呼ぶ）には、リード線と半導体素子（ペレット）と
ガラススリーブとからなるＤＨＤ（ダブルヘットダイオ
ード）と、リードフレーム上に固定した半導体素子の電
極とリードフレームとをワイヤボンディングによって接
続した後樹脂封止した樹脂封止形ダイオードとがある。

【０００４】ここで、半導体集積回路装置の製造方法の
一例として、前記樹脂封止形ダイオードの製造方法につ
いて説明する。

【０００５】まず、リードフレーム上に、銀ペースト層
あるいは金・シリコン共晶合金層などの導電層を介して
半導体素子をマウンティングする。

【０００６】続いて、半導体素子の電極とリードフレー
ムのリード部とを金線あるいはアルミニウム線などの金
属ワイヤによりボンディングする。

【０００７】その後、リードフレームを金型にセット
し、エポキシやシリコーンなどの樹脂を封入して全体を
樹脂により成型封止する。

【０００８】なお、樹脂封止型の半導体集積回路装置な
どの電子部品については、例えば、株式会社工業調査
会、１９８０年１月１５日発行、「ＩＣ化実装技術（日
本マイクロエレクトロニクス協会編）」１３５〜１５６
頁に記載されており、そこでは半導体集積回路装置の種
々のパッケージ（封止）方法の説明に関連して、リード
を有する樹脂封止型の半導体集積回路装置が紹介されて
いる。

【０００９】ここで、前記ＤＨＤや樹脂封止形ダイオー
ドなどの半導体集積回路装置では、その軽薄短小化が進
んでいる（例えば、抵抗モジュールなどでは１０ｍｍ×
５ｍｍのサイズが最小）。

【００１０】

【発明が解決しようとする課題】ところが、前記した技
術におけるＤＨＤや樹脂封止形ダイオードなどの半導体
集積回路装置では、その部品の構造上および製造方法上
の理由により、半導体集積回路装置の軽薄短小化の実現
が困難になってきていることが問題とされる。

【００１１】また、部材費や加工費が増加しており原価
低減が厳しくなっていることが問題とされ、さらに、製
品サイズが小さくなってきているため、その耐湿性や気
密性が悪くなることも問題とされる。

【００１２】本発明の目的は、小形化を図るダイオード
などの面実装形の半導体集積回路装置およびその製造方
法を提供することにある。

【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１４】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１５】すなわち、本発明の半導体集積回路装置
は、半導体素子を搭載した面実装形のものであり、前記
半導体素子を搭載する素子搭載面およびこれの反対側の
非素子搭載面を備えかつ前記半導体素子上の電極とバン
プなどの接続電極を介して電気的に接続される少なくと
も２つの薄膜引出し電極が前記素子搭載面に形成された
素子搭載基板と、前記半導体素子が搭載された前記素子
搭載基板の素子搭載面に接合する接合面およびこれの反
対側の露出面を備えかつ前記半導体素子を封止する封止
部と、前記素子搭載基板の非素子搭載面または前記封止
部の露出面のうちの少なくとも何れか一方の面に付着さ
れた薄膜外部端子と、前記薄膜引出し電極と前記薄膜外
部端子とを電気的に接続しかつ前記素子搭載基板の側面
または前記封止部の側面のうちの何れか一方の側面もし
くは両側面に付着された薄膜側面電極とを有するもので
ある。

【００１６】これにより、インナリード部である薄膜引
出し電極を別々の部材によって支持する必要がなくな
り、かつ、アウタリード部である薄膜外部端子を突出さ
せない構造にすることができる。

【００１７】その結果、半導体集積回路装置の小形化を
図ることができる。

【００１８】また、本発明の半導体集積回路装置は、前
記薄膜引出し電極または前記薄膜外部端子もしくはその
両者がスクリーン印刷によって付着された電極または端
子である。

【００１９】さらに、本発明の半導体集積回路装置は、
前記封止部はガラスペーストまたは樹脂ペーストを用
い、かつスクリーン印刷によって形成された部材であ
る。

【００２０】なお、本発明の半導体集積回路装置は、前
記接続電極がバンプであり、前記半導体素子が前記素子
搭載基板に搭載された際に前記半導体素子の支持を補助
するダミーバンプが設けられているか、もしくは、前記
バンプが細長い形状からなる長手バンプである。

【００２１】また、本発明の半導体集積回路装置の製造
方法は、所定数の素子搭載基板に対応した基板領域を有
する基板部材を準備する工程、前記基板部材の相互に隣
接した素子搭載基板同士の外周部を横断させて前記薄膜
引出し電極を付着する工程、バンプなどの接続電極を前
記薄膜引出し電極に接続して前記半導体素子を前記素子
搭載基板に搭載する工程、前記素子搭載基板に搭載され
た前記半導体素子を封止する工程、前記素子搭載基板の
前記非素子搭載面または前記封止部の前記露出面のうち
の少なくとも何れか一方の面の所定箇所に薄膜外部端子
を付着する工程、前記基板部材および前記封止部を前記
基板部材の前記素子搭載基板ごとに切断することによ
り、隣接した素子搭載基板同士の外周部を横断する前記
薄膜引出し電極を切断する工程、前記素子搭載基板の側
面または前記封止部の側面のうちの何れか一方の側面も
しくは両側面に薄膜側面電極を付着して、前記薄膜引出
し電極と前記薄膜外部端子とを電気的に接続する工程を
有するものである。

【００２２】さらに、本発明の半導体集積回路装置の製
造方法は、前記基板部材の各々の素子搭載基板の外周部
に沿って多数の切り欠きが形成され、前記基板部材を切
断して前記素子搭載基板を形成する際に、前記切り欠き
に沿って切断するものである。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２４】図１は本発明による半導体集積回路装置の
構造の実施の形態の一例を示す斜視図、図２は本発明に
よる半導体集積回路装置の構造の実施の形態の一例を分
解して示す斜視図、図３は本発明の半導体集積回路装置
の製造方法における基板部材の構造の実施の形態の一例
を示す図であり、（ａ）はその斜視図、（ｂ）は基板部
材における切り欠きの部分拡大断面図、図４は本発明の
半導体集積回路装置の製造方法におけるスクリーン印刷
の実施の形態の一例を示す概念図、図５は本発明の半導
体集積回路装置の製造方法における基板部材の構造の実
施の形態の一例を示す斜視図、図６は本発明の半導体集
積回路装置の製造方法における基板部材の構造の実施の
形態の一例を示す斜視図、図７（ａ),（ｂ）は本発明の
半導体集積回路装置における半導体素子の構造の実施の
形態の一例を示す斜視図である。

【００２５】本実施の形態による半導体集積回路装置
は、半導体素子１を搭載しかつリードフレームを有して
いない面実装形のものであり、ここでは、その一例とし
て、半導体素子１を搭載した２極のダイオード（チップ
ダイオードまたはシリコンダイオードとも呼ぶ）につい
て説明する。

【００２６】前記ダイオードの構成は、半導体素子１を
搭載する素子搭載面２ａおよびこれの反対側の非素子搭
載面２ｂを備えかつ半導体素子１上の電極１ａと接続電
極であるバンプ３を介して電気的に接続される２つの薄
膜引出し電極４が素子搭載面２ａに形成された素子搭載
基板であるセラミック基板２と、半導体素子１が搭載さ
れたセラミック基板２の素子搭載面２ａに接合する接合
面５ａおよびこれの反対側の露出面５ｂを備えかつ半導
体素子１を封止する封止部５と、セラミック基板２の非
素子搭載面２ｂまたは封止部５の露出面５ｂのうちの少
なくとも何れか一方の面に付着された薄膜外部端子６
と、薄膜引出し電極４と薄膜外部端子６とを電気的に接
続しかつセラミック基板２の側面２ｃまたは封止部５の
側面５ｃのうちの何れか一方の側面２ｃ，５ｃもしくは
両方の側面２ｃ，５ｃに付着された薄膜側面電極７とか
らなるものである。

【００２７】なお、本実施の形態においては、アウタリ
ード部である薄膜外部端子６がセラミック基板２の非素
子搭載面２ｂの端部２ｄと封止部５の露出面５ｂの端部
５ｄとの両者に付着形成された場合を説明する。ただ
し、薄膜外部端子６は、セラミック基板２の非素子搭載
面２ｂと封止部５の露出面５ｂのうちの少なくとも何れ
か一方の面に付着形成されていればよい。

【００２８】また、本実施の形態においては、薄膜側面
電極７がセラミック基板２の側面２ｃと封止部５の側面
５ｃとの両者に付着形成された場合を説明する。ただ
し、薄膜側面電極７は、薄膜外部端子６がセラミック基
板２の非素子搭載面２ｂと封止部５の露出面５ｂのうち
の何れか一方の面にだけ付着形成されている場合には、
セラミック基板２の側面２ｃと封止部５の側面５ｃのう
ちの何れか一方の面にだけ付着形成され、インナリード
部である薄膜引出し電極４とアウタリード部である薄膜
外部端子６とを電気的に接続していてもよい。

【００２９】ここで、前記素子搭載基板は耐熱性を必要
とされることにより、セラミック基板２が最適である。

【００３０】また、薄膜引出し電極４または薄膜外部端
子６は、好ましくは、スクリーン印刷によって付着形成
されるものであり、その際に、ペースト１０ｃとして、
例えば、銀−パラジウムなどを用いる。

【００３１】ただし、薄膜引出し電極４または薄膜外部
端子６は、両者ともスクリーン印刷に限らず、蒸着など
によって付着形成してもよく、何れか一方がスクリーン
印刷で他方を蒸着によって付着形成してもよい。

【００３２】なお、薄膜側面電極７は、好ましくは、浸
漬（ディップ）方法によって付着形成されるものであ
り、その際にも、例えば、銀−パラジウムなどを用い
る。

【００３３】ただし、薄膜側面電極７についても、前記
浸漬方法以外のスクリーン印刷や蒸着などによって付着
形成してもよい。

【００３４】また、封止部５は、セラミック基板２と接
合相性の良い材料によって半導体素子１を封止すること
により形成されるものであるが、例えば、ガラスペース
トやエポキシ系などの樹脂ペーストを用いて、スクリー
ン印刷によって形成されることが好ましい。

【００３５】ただし、封止部５はスクリーン印刷以外の
方法、例えば、ディスペンサなどを用いた塗布手段によ
って形成してもよく、また、素子搭載基板がセラミック
基板２以外のものである場合には、ガラスペーストやエ
ポキシ系などの樹脂ペースト以外の他の接合相性の良い
材料によって封止されていてもよい。

【００３６】ここで、本実施の形態による半導体集積回
路装置は、ダイオードであるため、基本的に半導体素子
１には、図７（ａ）に示すように、２つのバンプ３がそ
れぞれ電極１ａ上に搭載されている。しかし、搭載時の
半導体素子１の支持を安定化させるために、図７（ｂ）
に示すように、半導体素子１の支持を補助するダミーバ
ンプ３ａが設けられていてもよい。この場合は、ダミー
バンプ３ａが１つ設けられているため、合計３つのバン
プ３（１つはダミーバンプ３ａ）が設けられている。

【００３７】なお、ダミーバンプ３ａの設置数は、特に
限定されるものではない。

【００３８】これにより、半導体素子１は２つのバンプ
３と１つのダミーバンプ３ａとを介してセラミック基板
２上に搭載され、前記２つのバンプ３を介して薄膜引出
し電極４と電気的に接続されている。

【００３９】次に、本実施の形態による半導体集積回路
装置（ダイオード）の製造方法について説明する。

【００４０】まず、図３（ａ）に示すように、所定数の
セラミック基板２に対応した基板領域８ａを有する基板
部材８を準備する。なお、基板部材８において、少なく
とも基板領域８ａはセラミック材によって形成され、所
定数かつ所定の大きさのセラミック基板２を切断可能な
ように、各々のセラミック基板２の外周部２ｅには、図
３（ｂ）に示すように、外周部２ｅに沿った多数の切り
欠きであるＶ溝９が形成されている。

【００４１】ここで、切り欠きはＶ溝９に限らず、基板
部材８の切断を容易にするものであれば、他の形状から
なるものであっても良く、また、前記切り欠きは、特
に、形成されていなくても良い。

【００４２】続いて、図５に示すように、基板部材８の
相互に隣接したセラミック基板２同士の外周部２ｅを横
断させて薄膜引出し電極４を素子搭載面２ａに付着形成
する。

【００４３】この時、薄膜引出し電極４をスクリーン印
刷によって付着形成し、続いて焼成などの熱処理を行
う。

【００４４】なお、スクリーン印刷は、図４に示すよう
に、箆であるスキージ１０ａによって銀−パラジウムな
どのぺースト１０ｃをスクリーン１０ｂを介して転写塗
布するものである。

【００４５】ここで、スクリーン１０ｂは、例えば、メ
ッシュ状のステンレス鋼などによって形成され、スクリ
ーン枠１０ｄによって保持されている。

【００４６】さらに、スクリーン１０ｂには、乳剤１０
ｅが塗布されており、乳剤１０ｅが塗布された箇所はぺ
ースト１０ｃが通過せず、乳剤１０ｅが塗布されていな
い箇所だけぺースト１０ｃが通過する。

【００４７】これにより、薄膜引出し電極４の付着形成
を行うことができる。

【００４８】なお、本実施の形態のダイオードは、セラ
ミック基板２の非素子搭載面２ｂおよび封止部５の露出
面５ｂの両者に薄膜外部端子６を付着形成するため、薄
膜引出し電極４の付着形成後、セラミック基板２の非素
子搭載面２ｂに対しての薄膜外部端子６の付着形成を行
う。

【００４９】つまり、図６に示すように、基板部材８の
基板領域８ａに有した多数のセラミック基板２の非素子
搭載面２ｂにおいて、各々のセラミック基板２の薄膜引
出し電極４（図５参照）が形成された方向とほぼ直角を
成す方向の端部２ｄ（図２参照）にだけ薄膜外部端子６
をスクリーン印刷によって付着形成し、続いて焼成など
の熱処理を行う。

【００５０】したがって、各々のセラミック基板２の非
素子搭載面２ｂの端部２ｄにおいて、所定の１方向（薄
膜引出し電極４が形成された方向とほぼ直角を成す方
向）にだけ薄膜外部端子６が付着形成されたことにな
る。

【００５１】その後、接続電極であるバンプ３を薄膜引
出し電極４に接続して所定数の半導体素子１をセラミッ
ク基板２上に搭載する。

【００５２】つまり、図７（ｂ）に示す半導体素子１上
のバンプ３と薄膜引出し電極４とを導電性ぺーストなど
によって接合する。

【００５３】その後、セラミック基板２に搭載された所
定数の半導体素子１をスクリーン印刷によって封止す
る。

【００５４】この時、セラミックと接合相性の良いガラ
スペーストなどを２回スクリーン印刷する。ただし、印
刷条件、製品外形寸法などによってスクリーン印刷の実
施回数は、１回でも複数回であってもよい。

【００５５】スクリーン印刷後は、その都度、炉などに
より封止部５の乾燥作業を行う。

【００５６】その後、封止部５の露出面５ｂの端部５ｄ
に、スクリーン印刷によって薄膜外部端子６を付着形成
する。

【００５７】これは、非素子搭載面２ｂに付着形成した
薄膜外部端子６と同方法によって、かつ同位置、同方向
（薄膜引出し電極４が形成された方向とほぼ直角を成す
方向の端部５ｄの位置）に薄膜外部端子６を付着形成す
るものであり、続いて焼成などの熱処理を行う。

【００５８】したがって、封止部５の露出面５ｂの端部
５ｄにおいて、所定の１方向（薄膜引出し電極４が形成
された方向とほぼ直角を成す方向）にだけ薄膜外部端子
６が付着形成されたことになる。

【００５９】その後、基板部材８の各々のセラミック基
板２において、薄膜引出し電極４と直角を成す方向の外
周部２ｅだけ、セラミック基板２ごとに基板部材８と封
止部５とを切断する第１クラッキングを行う。

【００６０】この時、セラミック基板２ごとにその外周
部２ｅに沿って多数の切り欠きであるＶ溝９が形成さ
れ、Ｖ溝９に沿って切断することにより、作業者がカッ
ターなどの治工具を用いずに、容易に切断することがで
きる。

【００６１】これにより、隣接したセラミック基板２同
士の外周部２ｅを横断する薄膜引出し電極４を切断する
ことができる。

【００６２】なお、この時点で、本実施の形態において
は、対向する２つの切断面に複数個の薄膜引出し電極４
の断面が露出し、かつ複数枚のセラミック基板２が繋が
ったスティック状の部材が形成される。

【００６３】その後、セラミック基板２の側面２ｃと封
止部５の側面５ｃとに浸漬方法によって薄膜側面電極７
を付着形成する。

【００６４】これにより、薄膜引出し電極４と、非素子
搭載面２ｂおよび露出面５ｂの薄膜外部端子６とを薄膜
側面電極７によって電気的に接続することができる。

【００６５】その結果、薄膜外部端子６や薄膜側面電極
７によって、本実施の形態によるダイオードをプリント
基板などの実装基板に実装した際に、実装基板の配線な
どと電気的な接合を図ることができる。

【００６６】その後、複数枚のセラミック基板２が繋が
った前記スティック状の部材において、薄膜引出し電極
４と平行な方向の外周部２ｅを切断する第２クラッキン
グを行う。

【００６７】これにより、各々のセラミック基板２ごと
の切断が終了し、ダイオード単体の形状とすることがで
きる。

【００６８】その後、切断されたダイオードに電気めっ
き（バレルめっきとも呼ぶ）などのめっき処理を行う。

【００６９】これは、銀−パラジウムからなる薄膜外部
端子６および薄膜側面電極７の各々の表面に、Ｎｉめっ
き、はんだめっきの順序でめっき処理を行うものであ
る。

【００７０】これによって、ダイオードをプリント基板
などの実装基板に実装した際に、ダイオードと実装基板
との接合条件を向上させることができる。

【００７１】また、Ｎｉめっきを行なうことによって、
はんだの食われ現象を防止することができる。

【００７２】その後、ダイオードの特性検査を行い、良
品、不良品の選別を行なう。

【００７３】さらに、良品のダイオードをテーピング
し、梱包を行って出荷する。

【００７４】なお、本実施の形態によるダイオードは、
第２クラッキングが終了した時点で、それぞれが側面２
ｃと側面５ｃとからなる４つの切断面を有し、かつ非素
子搭載面２ｂおよび露出面５ｂが四辺形のものであり、
対向する少なくとも２つの前記切断面に薄膜引出し電極
４の断面が露出しているものである。

【００７５】また、基板部材８においてセラミック基板
２の外周部２ｅにＶ溝９などの切り欠きが形成されてい
ない場合、第１クラッキングまたは第２クラッキング時
には、カッターなどの治工具を用いて切断を行う。

【００７６】さらに、前記ダイオードについては、セラ
ミック基板２の非素子搭載面２ｂおよび封止部５の露出
面５ｂの両者に薄膜外部端子６を付着形成する場合を説
明した。

【００７７】これは、薄膜外部端子６を非素子搭載面２
ｂと露出面５ｂとの両面に付着形成することにより、前
記ダイオードをプリント基板などの実装基板に搭載する
際の作業性を向上させるためのものである。

【００７８】つまり、薄膜外部端子６が非素子搭載面２
ｂと露出面５ｂとの両面に付着形成されていれば、ダイ
オードを搭載する際に、表裏面（非素子搭載面２ｂと露
出面５ｂのこと）の何れを前記実装基板側に向けて実装
させてもよい。

【００７９】しかし、薄膜外部端子６は、必ずしも非素
子搭載面２ｂと露出面５ｂとの両面に付着形成する必要
はなく、何れかの面に付着形成されていればよい。

【００８０】例えば、封止部５の露出面５ｂだけに薄膜
外部端子６を付着形成する場合、前記した本実施の形態
による半導体集積回路装置（ダイオード）の製造方法に
おいて、非素子搭載面２ｂに薄膜外部端子６を付着形成
する工程は省略することができる。

【００８１】さらに、この場合、薄膜側面電極７の付着
形成についても、封止部５の側面５ｃにだけ付着形成す
ればよく、これにより、薄膜引出し電極４と薄膜外部端
子６とを薄膜側面電極７によって電気的に接続すること
はできる。

【００８２】なお、非素子搭載面２ｂだけに薄膜外部端
子６を付着形成する場合についても、前記した露出面５
ｂだけに薄膜外部端子６を付着形成する場合と同様であ
ることは言うまでもない。

【００８３】本実施の形態の半導体集積回路装置（ダイ
オード）およびその製造方法によれば、以下のような作
用効果が得られる。

【００８４】すなわち、セラミック基板２の素子搭載面
２ａに半導体素子１上の電極１ａと電気的に接続される
薄膜引出し電極４が形成され、かつ素子搭載面２ａに半
導体素子１が搭載されることにより、インナリード部で
ある薄膜引出し電極４を別々の部材によって支持する必
要がなくなる。

【００８５】さらに、薄膜引出し電極４と電気的に接続
する薄膜外部端子６が、セラミック基板２の非素子搭載
面２ｂまたは封止部５の露出面５ｂのうちの少なくとも
何れか一方の面に形成されていることにより、アウタリ
ード部である薄膜外部端子６が突出していない構造とす
ることができる。

【００８６】その結果、半導体集積回路装置（ダイオー
ド）の小形化を図ることが可能になる。

【００８７】なお、本実施の形態のように、前記半導体
集積回路装置がダイオードの場合においては、図２に示
すように、本体の大きさがその一例として１０ｍｍ×５
ｍｍの小形サイズで、かつ半導体素子１を搭載したダイ
オードを実現することが可能になる。

【００８８】また、インナリード部である薄膜引出し電
極４を別々の部材によって支持する必要がなくなるた
め、部品点数を削減することが可能になる。

【００８９】これにより、製造コストを低減することが
できる。

【００９０】また、薄膜引出し電極４または薄膜外部端
子６もしくはその両者がスクリーン印刷によって形成さ
れた電極または端子であることにより、製造コストを低
減するとともに、バッチ処理によって薄膜引出し電極４
または薄膜外部端子６を形成することができる。

【００９１】なお、封止部５をガラスペーストまたは樹
脂ペーストを用いて、スクリーン印刷によって形成する
ことにより、前記同様、製造コストを低減できる。

【００９２】さらに、素子搭載基板がセラミック基板２
であることにより、セラミック基板２と接合相性の良い
ペースト、つまり、ガラスペーストや樹脂ペーストを用
いて封止を行うことにより、封止部５の耐湿性および気
密性を向上させることができる。

【００９３】ここで、スクリーン印刷によって薄膜引出
し電極４または薄膜外部端子６を形成し、さらに半導体
素子１の封止を行うことにより、１枚の基板部材８当た
り、数千枚のセラミック基板２のバッチ処理を実現する
ことができる。

【００９４】その結果、半導体集積回路装置（ダイオー
ド）の製造スループットを向上させることができる。

【００９５】また、半導体素子１とセラミック基板２と
を接続する接続電極がバンプ３であり、半導体素子１が
セラミック基板２に搭載された際に半導体素子１の支持
を補助するダミーバンプ３ａが設けられていることによ
り、半導体素子１を支持する箇所が３箇所になるため、
半導体素子１が傾いて搭載されることを低減でき、その
結果、半導体素子１の接合を安定化させることができ
る。

【００９６】さらに、基板部材８の各々のセラミック基
板２の外周部２ｅに沿って切り欠きであるＶ溝９が形成
されていることにより、基板部材８を切断してセラミッ
ク基板２を形成する際に、カッターなどの切断工具など
を用いることなく、容易に、かつ正確な形状に基板部材
８を切断することができる。

【００９７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。

【００９８】例えば、前記実施の形態による半導体集積
回路装置（ダイオード）の製造方法においては、セラミ
ック基板を基板部材から切断して形成する場合について
説明したが、セラミック基板は、予め、１つの半導体集
積回路装置に対応した所定の大きさに形成されたもので
あってもよい。

【００９９】この場合、予め、１つの半導体集積回路装
置に対応した所定の大きさのセラミック基板を準備し、
その後、前記実施の形態で説明した半導体集積回路装置
の製造方法と同様の製造方法を用いることにより、前記
実施の形態において説明した半導体集積回路装置と同様
のものを製造することができる。

【０１００】ここで、前記製造方法において、第１クラ
ッキングおよび第２クラッキングを省略可能であること
は言うまでもない。

【０１０１】また、前記実施の形態においては、素子搭
載基板がセラミック基板の場合について説明したが、前
記素子搭載基板は耐熱性を有するものであれば、エポキ
シ系の樹脂などによって形成されたプリント基板などで
あってもよい。

【０１０２】なお、前記実施の形態においては、半導体
素子が素子搭載基板に搭載された際に前記半導体素子の
支持を補助するダミーバンプが設けられている場合を説
明したが、図８に示す他の実施の形態の半導体素子１の
ように、接続電極が細長い形状からなる長手バンプ３ｂ
であってもよい。

【０１０３】これにより、半導体素子１を支持する面積
が増加するため、半導体素子１が傾いて搭載されること
を低減でき、その結果、半導体素子１の接合を安定化さ
せることができる。

【０１０４】また、前記実施の形態で説明した半導体集
積回路装置は、図９に示す他の実施の形態の半導体集積
回路装置のような構造を有するものであってもよい。

【０１０５】ここで、図９に示す半導体集積回路装置
は、封止部５が、素子搭載基板であるセラミック基板２
と一体化された基板補助部材２ｆによって囲まれた構造
のものである。

【０１０６】これは、素子搭載基板がセラミックなどの
焼結材料によって形成されたものである場合、素子搭載
基板と同じ焼結材料によって形成された基板補助部材２
ｆを準備し、予め、薄膜引出し電極４を形成したセラミ
ック基板２と基板補助部材２ｆとを熱処理することによ
り、両者を一体化させたものである。

【０１０７】これにより、外観形状を精度良く形成可能
な小形の面実装形の半導体集積回路装置を実現すること
もできる。

【０１０８】なお、前記実施の形態においては、半導体
集積回路装置が２極の（２つの薄膜外部端子を有した）
ダイオードの場合について説明したが、前記半導体集積
回路装置は３極のトランジスタ、あるいは４極以上の多
数の薄膜外部端子を備えた他の半導体集積回路装置であ
ってもよい。

【０１０９】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１１０】（１）．素子搭載基板の素子搭載面に半導
体素子と接続される薄膜引出し電極が形成されているこ
とにより、インナリード部である薄膜引出し電極を別々
の部材によって支持する必要がなくなり、かつ薄膜引出
し電極と電気的に接続する薄膜外部端子が素子搭載基板
の非素子搭載面または封止部の露出面のうちの何れか一
方の面に形成されていることにより、アウタリード部で
ある薄膜外部端子が突出していない構造とすることがで
きる。これにより、半導体集積回路装置の小形化を図る
ことができる。

【０１１１】（２）．インナリード部である薄膜引出し
電極を別々の部材によって支持する必要がなくなるた
め、部品点数を削減することが可能になる。これによ
り、製造コストを低減することができる。

【０１１２】（３）．薄膜引出し電極または薄膜外部端
子もしくはその両者がスクリーン印刷によって形成され
た電極または端子であることにより、製造コストを低減
するとともに、バッチ処理によって薄膜引出し電極また
は薄膜外部端子を形成することができる。

【０１１３】（４）．封止部をガラスペーストまたは樹
脂ペーストを用いて、スクリーン印刷によって形成する
ことにより、製造コストを低減できる。

【０１１４】（５）．素子搭載基板がセラミック基板で
あることにより、セラミック基板と相性の良いペース
ト、つまり、ガラスペーストや樹脂ペーストを用いて封
止を行うことにより、封止部の耐湿性および気密性を向
上させることができる。

【０１１５】（６）．スクリーン印刷によって薄膜引出
し電極または薄膜外部端子を形成し、さらに半導体素子
の封止を行うことにより、１枚の基板部材当たり、数千
枚の素子搭載基板のバッチ処理を実現することができ
る。その結果、半導体集積回路装置の製造スループット
を向上させることができる。

【０１１６】（７）．半導体素子と素子搭載基板とを接
続する接続電極がバンプであり、半導体素子が素子搭載
基板に搭載された際に半導体素子の支持を補助するダミ
ーバンプが設けられているか、もしくは前記バンプが細
長い形状からなる長手バンプであることにより、半導体
素子が傾いて搭載されることを低減でき、その結果、半
導体素子の接合を安定化させることができる。

【０１１７】（８）．基板部材上の各々の素子搭載基板
の外周部に沿って切り欠きが形成されていることによ
り、前記基板部材を切断して素子搭載基板を形成する際
に、切断工具などを用いることなく、容易に、かつ正確
な形状に基板部材を切断することができる。

【図面の簡単な説明】

【図１】本発明による半導体集積回路装置の構造の実施
の形態の一例を示す斜視図である。

【図２】本発明による半導体集積回路装置の構造の実施
の形態の一例を分解して示す斜視図である。

【図３】本発明の半導体集積回路装置の製造方法におけ
る基板部材の構造の実施の形態の一例を示す図であり、
（ａ）はその斜視図、（ｂ）は基板部材における切り欠
きの部分拡大断面図ある。

【図４】本発明の半導体集積回路装置の製造方法におけ
るスクリーン印刷の実施の形態の一例を示す概念図であ
る。

【図５】本発明の半導体集積回路装置の製造方法におけ
る基板部材の構造の実施の形態の一例を示す斜視図であ
る。

【図６】本発明の半導体集積回路装置の製造方法におけ
る基板部材の構造の実施の形態の一例を示す斜視図であ
る。

【図７】（ａ),（ｂ）は、本発明の半導体集積回路装置
における半導体素子の構造の実施の形態の一例を示す斜
視図である。

【図８】本発明の他の実施の形態である半導体集積回路
装置における半導体素子の構造の一例を示す斜視図であ
る。

【図９】本発明の他の実施の形態である半導体集積回路
装置の構造の一例を示す断面図である。

【符号の説明】

１ 半導体素子 １ａ 電極 ２ セラミック基板（素子搭載基板） ２ａ 素子搭載面 ２ｂ 非素子搭載面 ２ｃ 側面 ２ｄ 端部 ２ｅ 外周部 ２ｆ 基板補助部材 ３ バンプ（接続電極） ３ａ ダミーバンプ ３ｂ 長手バンプ（接続電極） ４ 薄膜引出し電極 ５ 封止部 ５ａ 接合面 ５ｂ 露出面 ５ｃ 側面 ５ｄ 端部 ６ 薄膜外部端子 ７ 薄膜側面電極 ８ 基板部材 ８ａ 基板領域 ９ Ｖ溝（切り欠き） １０ａ スキージ １０ｂ スクリーン １０ｃ ぺースト １０ｄ スクリーン枠 １０ｅ 乳剤

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松坂 浩志 山梨県塩山市下於曽276番地 株式会社塩 山製作所内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体素子を搭載した面実装形の半導体
   集積回路装置であって、 前記半導体素子を搭載する素子搭載面およびこれの反対
   側の非素子搭載面を備え、かつ前記半導体素子上の電極
   とバンプなどの接続電極を介して電気的に接続される少
   なくとも２つの薄膜引出し電極が前記素子搭載面に形成
   された素子搭載基板と、 前記半導体素子が搭載された前記素子搭載基板の素子搭
   載面に接合する接合面およびこれの反対側の露出面を備
   え、かつ前記半導体素子を封止する封止部と、 前記素子搭載基板の非素子搭載面または前記封止部の露
   出面のうちの少なくとも何れか一方の面に付着された薄
   膜外部端子と、 前記薄膜引出し電極と前記薄膜外部端子とを電気的に接
   続し、かつ前記素子搭載基板の側面または前記封止部の
   側面のうちの何れか一方の側面もしくは両側面に付着さ
   れた薄膜側面電極とを有することを特徴とする半導体集
   積回路装置。
2. 【請求項２】 請求項１記載の半導体集積回路装置であ
   って、前記薄膜引出し電極または前記薄膜外部端子もし
   くはその両者がスクリーン印刷によって付着された電極
   または端子であることを特徴とする半導体集積回路装
   置。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置であって、前記封止部はガラスペーストまたは樹脂
   ペーストを用い、かつスクリーン印刷によって形成され
   た部材であることを特徴とする半導体集積回路装置。
4. 【請求項４】 請求項１，２または３記載の半導体集積
   回路装置であって、前記接続電極がバンプであり、前記
   半導体素子が前記素子搭載基板に搭載された際に前記半
   導体素子の支持を補助するダミーバンプが設けられてい
   るか、もしくは前記バンプが細長い形状からなる長手バ
   ンプであることを特徴とする半導体集積回路装置。
5. 【請求項５】 請求項１，２，３または４記載の半導体
   集積回路装置であって、前記半導体集積回路装置が半導
   体素子を搭載し、かつ２つの薄膜外部端子を有するダイ
   オードであることを特徴とする半導体集積回路装置。
6. 【請求項６】 請求項１，２，３，４または５記載の半
   導体集積回路装置の製造方法であって、 所定数の素子搭載基板に対応した基板領域を有する基板
   部材を準備する工程、 前記基板部材の相互に隣接した素子搭載基板同士の外周
   部を横断させて前記薄膜引出し電極を付着する工程、 バンプなどの接続電極を前記薄膜引出し電極に接続して
   前記半導体素子を前記素子搭載基板に搭載する工程、 前記素子搭載基板に搭載された前記半導体素子を封止す
   る工程、 前記素子搭載基板の前記非素子搭載面または前記封止部
   の前記露出面のうちの少なくとも何れか一方の面の所定
   箇所に薄膜外部端子を付着する工程、 前記基板部材および前記封止部を前記基板部材の前記素
   子搭載基板ごとに切断することにより、隣接した素子搭
   載基板同士の外周部を横断する前記薄膜引出し電極を切
   断する工程、 前記素子搭載基板の側面または前記封止部の側面のうち
   の何れか一方の側面もしくは両側面に薄膜側面電極を付
   着して、前記薄膜引出し電極と前記薄膜外部端子とを電
   気的に接続する工程を有することを特徴とする半導体集
   積回路装置の製造方法。
7. 【請求項７】 請求項６記載の半導体集積回路装置の製
   造方法であって、前記基板部材の各々の素子搭載基板の
   外周部に沿って多数の切り欠きが形成され、前記基板部
   材を切断して前記素子搭載基板を形成する際に、前記切
   り欠きに沿って切断することを特徴とする半導体集積回
   路装置の製造方法。
8. 【請求項８】 請求項６または７記載の半導体集積回路
   装置の製造方法であって、前記薄膜引出し電極または前
   記薄膜外部端子もしくはその両者をスクリーン印刷によ
   って付着することを特徴とする半導体集積回路装置の製
   造方法。
9. 【請求項９】 請求項６，７または８記載の半導体集積
   回路装置の製造方法であって、前記半導体素子の封止を
   ガラスペーストまたは樹脂ペーストを用い、かつスクリ
   ーン印刷によって行うことを特徴とする半導体集積回路
   装置の製造方法。