JP3826989B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3826989B2 JP3826989B2 JP2000020650A JP2000020650A JP3826989B2 JP 3826989 B2 JP3826989 B2 JP 3826989B2 JP 2000020650 A JP2000020650 A JP 2000020650A JP 2000020650 A JP2000020650 A JP 2000020650A JP 3826989 B2 JP3826989 B2 JP 3826989B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- gold
- layer
- alloy layer
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に裏面電極を形成する技術に関し、例えば、ＮＰＮトランジスタの製造方法に利用して有効な技術に関する。
【０００２】
【従来の技術】
小信号を処理するＮＰＮトランジスタの製造方法において、ＮＰＮトランジスタ素子が作り込まれたシリコンペレット（以下、ペレットという。）をリードフレームのタブに機械的かつ電気的に接続する方法として、次のような方法が考えられる。
【０００３】
すなわち、シリコンウエハ（以下、ウエハという。）の状態で、Ｎ形半導体が形成されたペレットの裏面側に金−アンチモン（Ａｕ−Ｓｂ）合金層と、金（Ａｕ）層とからなる裏面電極が形成され、ウエハがペレットにダイシングによって分断される。ペレットボンディング工程において、リードフレームの銀（Ａｇ）めっき被膜が形成されたタブの上にペレットの裏面電極が窒素ガス雰囲気にてペレットボンディングされ、裏面電極がタブに融着によって機械的かつ電気的に接続される。
【０００４】
なお、ペレットボンディング技術を述べている例としては、日経ＢＰ社１９９３年５月３１日発行の「実践講座ＶＬＳＩパッケージング技術（下）」Ｐ１７〜Ｐ２２、がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記したＮＰＮトランジスタ素子が作り込まれたペレットをタブに機械的かつ電気的に接続する方法においては、ペレットのシリコン（Ｓｉ）と裏面電極のＡｕ−Ｓｂ合金層との合金層が脆弱なものとなり、ペレットとタブとの間で剥離が発生する場合がある。
【０００６】
本発明の目的は、ペレットとタブとを良好に機械的かつ電気的に接続することができる半導体装置の製造技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に基板側から第一金層と金−アンチモン合金層と第二金層とにより形成された裏面電極が形成されていることを特徴とする。
【００１０】
前記した手段によれば、裏面電極の第一金層のＡｕとペレットのＳｉとによって金−シリコン（Ａｕ−Ｓｉ）液相の強固な合金層が形成される。ペレットボンディングの初期段階において、このＡｕ−Ｓｉ合金層にはアンチモン（Ｓｂ）が含まれないため、ペレットボンディングに際して、Ａｕ−Ｓｉ合金層は確実に溶融する。すなわち、Ａｕ−Ｓｉ合金化が進んだ後にアンチモンが溶け込むため、Ａｕ−Ｓｉ合金層にはアンチモンが含まれない。また、ＳｉとＡｕ−Ｓｂとの合金層の形成温度範囲に比較してＳｉ−Ａｕ合金層の共晶温度のマージンが広いため、アンチモンが偏析しない。そして、Ａｕ−Ｓｉ合金層が安定しているため、ペレットボンディング時の溶融のばらつきが減少する。その結果、ペレットをタブに良好に機械的かつ電気的に接続することができる。
【００１１】
【発明の実施の形態】
図１は本発明の一実施の形態であるＮＰＮトランジスタを示しており、（ａ）は一部切断斜視図、（ｂ）は主要部の縦断面図である。図２以降は本発明の一実施の形態であるＮＰＮトランジスタの製造方法を説明するための図である。
【００１２】
本実施の形態において、本発明に係る半導体装置は図１に示されているように、小信号を扱うＮＰＮトランジスタとして構成されている。図１に示されているＮＰＮトランジスタ（以下、トランジスタという。）４０は、ＮＰＮトランジスタ素子３が作り込まれた半導体素子構造体であるペレット１７を備えており、パッケージとしてはミニモールドパッケージ（以下、ＭＰＡＫという。）４１を備えている。すなわち、トランジスタ４０のＭＰＡＫ４１はペレット１７のコレクタ５に形成された裏面電極１２が機械的かつ電気的に接続されたタブ３０と、ペレット１７のベース電極１０およびエミッタ電極１１がワイヤ３３および３４によって電気的に接続された二本のインナリード２８および２９と、タブ３０のインナリード２７および二本のインナリード２８、２９にそれぞれ一体的に連結されたアウタリード２４、２５、２６と、ペレット１７、タブ３０、三本のインナリード２７、２８、２９および二本のワイヤ３３、３４を樹脂封止した樹脂封止体３５とを備えており、三本のアウタリード２４、２５、２６は直方体に成形された樹脂封止体３５の一対の長辺側側面の外側においてガル・ウイング形状に屈曲されている。
【００１３】
本実施の形態において、ペレット１７の裏面電極１２はコレクタ５のＳｉと第一金（Ａｕ）層１３とによって形成されたＡｕ−Ｓｉ液相合金層１４、金−アンチモン（Ａｕ−Ｓｂ）合金層１５と第二金（Ａｕ）層１６とを備えており、タブ３０の銀（Ａｇ）めっき被膜３１に機械的かつ電気的に接続されている。
【００１４】
以下、本発明の一実施の形態であるＮＰＮトランジスタの製造方法を、図１に示された前記構成に係るトランジスタ４０の製造方法について説明する。
【００１５】
このトランジスタの製造方法に使用されるペレットは図２に示されている製造工程（以下、前工程という。）Ａによって製造され、図７に示されている組立工程（以下、後工程という。）Ｂによってパッケージングされる。
【００１６】
図２に示されている前工程ＡのＮＰＮトランジスタ素子の作り込み工程Ａ１において、図３に示されているように、シリコンウエハ（以下、ウエハという。）１にはペレット部２毎にＮＰＮトランジスタ素子３が作り込まれる。すなわち、図３（ｂ）に示されているように、ウエハ１の状態において、各ペレット部２のサブストレート４における一方の端面（以下、裏面とする。）にはアンチモン・ドープＮ＋層（以下、Ｎ＋層という。）によってコレクタ５が形成され、コレクタ（Ｎ＋層）５の上にはエピタキシャル層６が形成される。エピタキシャル層６にはベース７とエミッタ８とが形成され、その上にはパッシベーション膜９がベース７およびエミッタ８を被覆するように形成される。パッシベーション膜９におけるベース７に対向する所定の位置には、ベース用コンタクトホールがベース７に貫通するように形成されており、このコンタクトホールにはベース電極１０が形成されている。同様に、パッシベーション膜９におけるエミッタ８に対向する所定の位置には、エミッタ用コンタクトホールがエミッタ８に貫通するように形成されており、このコンタクトホールにはエミッタ電極１１が形成されている。
【００１７】
以上のようにＮＰＮトランジスタ素子３が作り込まれたウエハ１には図２に示されている前工程Ａの裏面電極形成工程Ａ２において、図４に示されているように、裏面電極１２が形成される。次に、本発明の特徴工程である図２に示された裏面電極形成工程Ａ２を図４について説明する。
【００１８】
まず、第一Ａｕ層形成工程２ａにおいて、図４（ａ）に示されているように、ウエハ１の状態のペレット部２の裏面には０．３μｍの厚さの第一Ａｕ層１３が蒸着装置（図示せず）によって形成される。
【００１９】
次いで、加熱工程２ｂにおいて、同一の蒸着装置の処理室をそのまま使用されて、ウエハ１が約４００℃に加熱されて１０分間保持され、続いて、約２００℃以下に冷却される。この加熱および冷却により、図４（ｂ）に示されているように、ペレット部２の裏面にはＡｕ−Ｓｉ液相合金層１４が形成される。この際、Ａｕ−Ｓｉ液相合金層１４が共晶温度（約４００℃）で比較的緩やかに形成された場合であっても、コレクタ（Ｎ＋層）５とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が形成される。
【００２０】
ところで、図５（ａ）に示されているように、ウエハ１のコレクタ（Ｎ＋層）５の裏面に０．３μｍ程度の薄いＡｕ−Ｓｂ合金層１５’が直接形成される従来例の場合においては、Ａｕ−Ｓｂ合金層１５’が液相共晶温度で加熱されて比較的緩やかに液相合金層が形成されると、Ｓｂは偏析し易いため、液相合金層に移動する。他方、Ａｕ−Ｓｂ合金層１５’中のＳｂの固溶度は小さいため、共晶温度での固溶度を超えた分がＡｕ−Ｓｂ合金層１５’の液相中には移動することができない。このため、コレクタ（Ｎ＋層）のＳｉとＡｕ−Ｓｂ合金層１５’との境界にＳｂが偏析して、Ｓｂリッチ層１５’ａが形成されてしまう。
【００２１】
ちなみに、Ｓｂの融点はペレットボンディング工程の作業温度である４００℃〜４６０℃よりも高い６４０℃であるため、ペレットボンディング時にＳｂリッチ層１５’ａは溶融しない。その結果、ペレットのタブへの融着が不充分になる場合が発生する。
【００２２】
しかし、本実施の形態においては、第一Ａｕ層１３が共晶温度（約４００℃）で比較的緩やかに形成された場合であっても、図５（ｂ）に示されているように、Ａｕ−Ｓｉ液相合金層１４の液相中に移動するＳｂはコレクタ（Ｎ＋層）５の中から偏析するものだけであるため、Ａｕ−Ｓｉ共晶合金中のＳｂの固溶度を超えることはなく、コレクタ５のＳｉ層とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が形成されることになる。つまり、Ｓｂリッチ層が形成されないため、ペレットのタブへの融着が不充分になるのを未然に回避することができる。
【００２３】
その後、Ａｕ−Ｓｂ合金層形成工程２ｃにおいて、図４（ｃ）に示されているように、ペレット部２の裏面には０．３μｍの厚さのＡｕ−Ｓｂ（０．４％）合金層１５が同一の蒸着装置の処理室がそのまま使用されて形成される。
【００２４】
次いで、第二Ａｕ層形成工程２ｄにおいて、図４（ｄ）に示されているように、ペレット部２の裏面には０．１μｍ〜０．３μｍの厚さの第二Ａｕ層１６が同一の蒸着装置の処理室によって形成される。
【００２５】
以上の裏面電極形成工程の従来の場合と本実施の形態の場合とを比較して示すと、図６に示されているようになる。図６（ａ）は従来の場合を示し、図６（ｂ）は本実施の形態の場合を示している。
【００２６】
以上のようにして裏面電極１２が形成された後に、図２に示されているように、ウエハ１はダイシング工程Ａ３において略正方形の薄い板形状のペレット１７に分断される。ダイシング工程Ａ３において、ウエハ１の裏面には粘着テープ（図示せず）が貼付されることにより、分断後のペレット１７群は一纏めの集合状態を維持され、この状態で図７に示されている後工程Ｂに供給される。
【００２７】
次に、図７に示されている後工程Ｂを、図８〜図１０によって説明する。
【００２８】
前工程Ａにおいて製造されたペレット１７が図７に示された後工程Ｂのリードフレーム製造工程Ｂ１において製造された多連リードフレームに、ペレットボンディング工程Ｂ２において図８に示されているようにボンディングされる。
【００２９】
図８に示されているように、多連リードフレーム２０は銅材料（銅または銅合金）等の導電性の良好な材料からなる薄板が用いられて、長方形の板形状に一体成形されており、複数の単位リードフレーム２１が長手方向に繰り返すように隣り合わせに並べられて連設されている。但し、図示および説明は一単位について行われる。
【００３０】
各単位リードフレーム２１は位置決め孔２２ａが開設された外枠２２を一対備えており、両外枠２２、２２間には一対のセクション枠２３、２３が間隔を置いて架設されている。両外枠２２、２２には三本のアウタリード２４、２５、２６が交互に接続されており、三本のアウタリード２４、２５、２６には各インナリード２７、２８、２９がそれぞれ一直線状に連設されている。中央のインナリード２７の先端には略正方形のタブ３０が一体的に形成されている。タブ３０および２本のインナリード２８、２９の先端部における表面にはボンダビリティーを高めるための銀（Ａｇ）めっき被膜３１がそれぞれ形成されている。隣り合うアウタリード２５と２６との間および各アウタリード２４、２５、２６とセクション枠２３、２３との間には各ダム３２がそれぞれ架橋されている。
【００３１】
ペレットボンディング工程Ｂ２において、多連リードフレーム２０はピッチ送りされて窒素（Ｎ2 ）ガスの雰囲気中で、単位リードフレーム２１毎に順次ペレットボンディングされる。すなわち、ヒータによって約４００℃〜４６０℃に加熱されたタブ３０にペレット１７が裏面電極１２側を下向きにして押し付けられる。ペレット１７の裏面電極１２が加熱されたタブ３０のＡｇめっき被膜３１の上に押し付けられると、裏面電極１２がコレクタ（Ｎ＋層）５との間で共晶溶融してＡｇめっき被膜３１上に融着するため、ペレット１７はタブ３０に強固に融着された状態になる。
【００３２】
この際、ペレットボンディングの作業温度である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層１４が溶融する際に、Ａｕ−Ｓｂ合金層１５および第二Ａｕ層１６も同時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層が形成された状態になる。このように裏面電極１２の合金層が安定することにより、ペレットボンディング時における裏面電極１２の溶融はばらつくことがないため、裏面電極１２はタブ３０に良好な状態で機械的かつ電気的に接続された状態になる。すなわち、裏面電極１２はタブ３０に強固に融着されるとともに、電気的にはオーミック接続された状態になる。
【００３３】
また、裏面電極１２の溶融のばらつきが防止されることにより、ペレットボンディングの作業時間のマージンを減少させることができるため、ペレット１７をタブ３０に押し付ける作業時間を短く設定することができ、ペレットボンディング工程Ｂ２の作業時間を短縮することができる。
【００３４】
ペレットボンディング工程Ｂ２が実施された後に、図７に示された後工程Ｂにおいてはワイヤボンディング工程Ｂ３が図９に示されているように実施される。すなわち、超音波熱圧着式ワイヤボンディング装置等の適当なワイヤボンディング装置（図示せず）が使用されて、ペレット１７のベース電極１０およびエミッタ電極１１と二本のインナリード２８および２９との間にワイヤ３３、３４がそれぞれ橋絡される。
【００３５】
その後、図７に示された後工程Ｂにおいては樹脂封止体成形工程Ｂ４が実施され、多連リードフレーム２０には樹脂封止体３５が図１０に示されているように成形される。すなわち、多連リードフレーム２０には各単位リードフレーム２１のペレット１７、タブ３０、インナリード２８、２９およびワイヤ３３、３４を樹脂封止する樹脂封止体３５が、トランスファ成形装置（図示せず）を使用されて一括して成形される。
【００３６】
その後、図７に示された後工程Ｂにおいてはリード切断成形工程Ｂ５が実施され、樹脂封止体３５の外枠２２やセクション枠２３およびダム３２等のリードフレームの不要な部分が切り落とされ、三本のアウタリード２４、２５、２６がガル・ウイング形状に成形される。これにより、ＭＰＡＫ４１が形成されたことになる。
【００３７】
以上の前工程Ａおよび後工程Ｂにより、図１に示されているようにＭＰＡＫ４１を備えた前記構成に係るトランジスタ４０が製造されたことになる。
【００３８】
前記実施の形態によれば、次の効果が得られる。
【００３９】
1) ＮＰＮトランジスタ素子が作り込まれたペレットのＳｂドープＮ＋層のコレクタの裏面に第一Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕとによって裏面電極を形成することにより、コレクタとＡｕ−Ｓｉ液相合金層との境界にＳｂが偏析するのを防止することができるため、強固なＡｕ−Ｓｉ液相合金層を形成することができる。
【００４０】
2) 前記1)の裏面電極が形成されたペレットがタブにＡｇめっき被膜を介してペレットボンディングされる際に、ペレットボンディングの作業温度である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層が溶融する時にＡｕ−Ｓｂ合金層および第二Ａｕ層も同時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形成することができる。
【００４１】
3) 前記2)により、ペレットボンディング時に裏面電極の溶融がばらつくのを防止することができるため、裏面電極をタブに良好な状態で機械的かつ電気的に接続することができる
【００４２】
4) 前記3)により、ペレットボンディング工程およびＮＰＮトランジスタの製造方法ひいてはＮＰＮトランジスタの品質および信頼性を高めることができる。
【００４３】
5) 裏面電極の溶融のばらつきが防止されることにより、ペレットボンディングの作業時間のマージンを減少することができるため、ペレットをタブに押し付ける作業時間を短く設定することができ、ペレットボンディング工程の作業時間を短縮することができる。
【００４４】
6) Ｓｉ−Ａｕ−Ｓｂ合金層の形成の温度範囲に比較し、Ａｕ−Ｓｉ共晶温度のマージンは広く、Ｓｂ偏析の危惧もないため、成膜時の不良を防止することができる。
【００４５】
7) 第一Ａｕ層形成工程、加熱工程、Ａｕ−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一の処理室において連続的に実施することにより、各工程毎のウエハの搬送作業やサセプタへの着脱作業を省略することができるため、裏面電極形成工程全体としての作業時間を短縮することができ、生産性を高めることができる。
【００４６】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４７】
例えば、第一Ａｕ層１３、Ａｕ−Ｓｂ合金層１５および第二Ａｕ層１６を形成する手段としては、蒸着法を使用するに限らず、スパッタリング法や分子線結晶成長（ＭＢＥ）法等を使用していもよい。
【００４８】
第一Ａｕ層形成工程、加熱工程、Ａｕ−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一の処理室において連続して実施するに限らず、異なる処理室において順次実施してもよい。すなわち、第一Ａｕ層、第一Ａｕ層−シリコン合金層、Ａｕ−Ｓｂ合金層の表面が酸化、汚染されなければ、それらの形成方法は問わない。例えば、連続枚葉スパッタリング装置が使用される場合には、各ターゲット毎に処理室が異なるのが一般的であり、ウエハはロードロック室の真空中を搬送されることにより、表面の酸化や汚染を防止されつつ各処理室を移動されることになる。
【００４９】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＮＰＮトランジスタに適用した場合について説明したが、それに限定されるものではなく、ダイオード抵抗体、静電容量素子等の半導体基板の裏面側にＮ形半導体層を有するペレットが搭載された半導体装置全般に適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５１】
半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に基板側から第一Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕ層とにより形成された裏面電極を形成することにより、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形成することができるため、ペレットボンディング時の溶融のばらつきが減少させることができ、ペレットの機械的かつ電気的な接続特性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＮＰＮトランジスタを示しており、（ａ）は一部切断斜視図、（ｂ）は主要部の縦断面図である。
【図２】本発明の一実施の形態であるＮＰＮトランジスタの製造方法の前工程を示す工程図である。
【図３】ＮＰＮトランジスタ素子の作り込み工程を示しており、（ａ）はウエハの平面図、（ｂ）はペレット部の縦断面図である。
【図４】裏面電極形成工程を示す各縦断面図であり、（ａ）は第一Ａｕ層形成工程後、（ｂ）は加熱工程後、（ｃ）はＡｕ−Ｓｂ合金層形成工程後、（ｄ）は第二Ａｕ層形成工程後を示している
【図５】Ａｕ−Ｓｉ液相合金層形成の作用を説明するための主要部の各縦断面図であり、（ａ）は従来の場合を示し、（ｂ）は本実施の形態の場合を示している。
【図６】裏面電極形成工程を示す各線図であり、（ａ）は従来の場合を示し、（ｂ）は本実施の形態の場合を示している。
【図７】本発明の一実施の形態であるＮＰＮトランジスタの製造方法の後工程を示す工程図である。
【図８】ペレットボンディング工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図９】ワイヤボンディング工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図１０】樹脂封止体成形工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【符号の説明】
１…ウエハ（シリコンウエハ）、２…ペレット部、３…ＮＰＮトランジスタ素子、４…サブストレート、５…コレクタ（アンチモンドープＮ＋層）、６…エピタキシャル層、７…ベース、８…エミッタ、９…パッシベーション膜、１０…ベース電極、１１…エミッタ電極、１２…裏面電極、１３…第一Ａｕ層、１４…Ａｕ−Ｓｉ液相合金層、１５…Ａｕ−Ｓｂ合金層、１６…第二Ａｕ層、１７…ペレット、２０…多連リードフレーム、２１…単位リードフレーム、２２…外枠、２３…セクション枠、２４、２５、２６…アウタリード、２７、２８、２９…インナリード、３０…タブ、３１…銀（Ａｇ）めっき被膜、３２…ダム、３３、３４…ワイヤ、３５…樹脂封止体、４０…ＮＰＮトランジスタ、４１…ＭＰＡＫ。
【発明の属する技術分野】
本発明は、半導体装置の製造技術、特に、半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に裏面電極を形成する技術に関し、例えば、ＮＰＮトランジスタの製造方法に利用して有効な技術に関する。
【０００２】
【従来の技術】
小信号を処理するＮＰＮトランジスタの製造方法において、ＮＰＮトランジスタ素子が作り込まれたシリコンペレット（以下、ペレットという。）をリードフレームのタブに機械的かつ電気的に接続する方法として、次のような方法が考えられる。
【０００３】
すなわち、シリコンウエハ（以下、ウエハという。）の状態で、Ｎ形半導体が形成されたペレットの裏面側に金−アンチモン（Ａｕ−Ｓｂ）合金層と、金（Ａｕ）層とからなる裏面電極が形成され、ウエハがペレットにダイシングによって分断される。ペレットボンディング工程において、リードフレームの銀（Ａｇ）めっき被膜が形成されたタブの上にペレットの裏面電極が窒素ガス雰囲気にてペレットボンディングされ、裏面電極がタブに融着によって機械的かつ電気的に接続される。
【０００４】
なお、ペレットボンディング技術を述べている例としては、日経ＢＰ社１９９３年５月３１日発行の「実践講座ＶＬＳＩパッケージング技術（下）」Ｐ１７〜Ｐ２２、がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記したＮＰＮトランジスタ素子が作り込まれたペレットをタブに機械的かつ電気的に接続する方法においては、ペレットのシリコン（Ｓｉ）と裏面電極のＡｕ−Ｓｂ合金層との合金層が脆弱なものとなり、ペレットとタブとの間で剥離が発生する場合がある。
【０００６】
本発明の目的は、ペレットとタブとを良好に機械的かつ電気的に接続することができる半導体装置の製造技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、次の通りである。
【０００９】
すなわち、半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に基板側から第一金層と金−アンチモン合金層と第二金層とにより形成された裏面電極が形成されていることを特徴とする。
【００１０】
前記した手段によれば、裏面電極の第一金層のＡｕとペレットのＳｉとによって金−シリコン（Ａｕ−Ｓｉ）液相の強固な合金層が形成される。ペレットボンディングの初期段階において、このＡｕ−Ｓｉ合金層にはアンチモン（Ｓｂ）が含まれないため、ペレットボンディングに際して、Ａｕ−Ｓｉ合金層は確実に溶融する。すなわち、Ａｕ−Ｓｉ合金化が進んだ後にアンチモンが溶け込むため、Ａｕ−Ｓｉ合金層にはアンチモンが含まれない。また、ＳｉとＡｕ−Ｓｂとの合金層の形成温度範囲に比較してＳｉ−Ａｕ合金層の共晶温度のマージンが広いため、アンチモンが偏析しない。そして、Ａｕ−Ｓｉ合金層が安定しているため、ペレットボンディング時の溶融のばらつきが減少する。その結果、ペレットをタブに良好に機械的かつ電気的に接続することができる。
【００１１】
【発明の実施の形態】
図１は本発明の一実施の形態であるＮＰＮトランジスタを示しており、（ａ）は一部切断斜視図、（ｂ）は主要部の縦断面図である。図２以降は本発明の一実施の形態であるＮＰＮトランジスタの製造方法を説明するための図である。
【００１２】
本実施の形態において、本発明に係る半導体装置は図１に示されているように、小信号を扱うＮＰＮトランジスタとして構成されている。図１に示されているＮＰＮトランジスタ（以下、トランジスタという。）４０は、ＮＰＮトランジスタ素子３が作り込まれた半導体素子構造体であるペレット１７を備えており、パッケージとしてはミニモールドパッケージ（以下、ＭＰＡＫという。）４１を備えている。すなわち、トランジスタ４０のＭＰＡＫ４１はペレット１７のコレクタ５に形成された裏面電極１２が機械的かつ電気的に接続されたタブ３０と、ペレット１７のベース電極１０およびエミッタ電極１１がワイヤ３３および３４によって電気的に接続された二本のインナリード２８および２９と、タブ３０のインナリード２７および二本のインナリード２８、２９にそれぞれ一体的に連結されたアウタリード２４、２５、２６と、ペレット１７、タブ３０、三本のインナリード２７、２８、２９および二本のワイヤ３３、３４を樹脂封止した樹脂封止体３５とを備えており、三本のアウタリード２４、２５、２６は直方体に成形された樹脂封止体３５の一対の長辺側側面の外側においてガル・ウイング形状に屈曲されている。
【００１３】
本実施の形態において、ペレット１７の裏面電極１２はコレクタ５のＳｉと第一金（Ａｕ）層１３とによって形成されたＡｕ−Ｓｉ液相合金層１４、金−アンチモン（Ａｕ−Ｓｂ）合金層１５と第二金（Ａｕ）層１６とを備えており、タブ３０の銀（Ａｇ）めっき被膜３１に機械的かつ電気的に接続されている。
【００１４】
以下、本発明の一実施の形態であるＮＰＮトランジスタの製造方法を、図１に示された前記構成に係るトランジスタ４０の製造方法について説明する。
【００１５】
このトランジスタの製造方法に使用されるペレットは図２に示されている製造工程（以下、前工程という。）Ａによって製造され、図７に示されている組立工程（以下、後工程という。）Ｂによってパッケージングされる。
【００１６】
図２に示されている前工程ＡのＮＰＮトランジスタ素子の作り込み工程Ａ１において、図３に示されているように、シリコンウエハ（以下、ウエハという。）１にはペレット部２毎にＮＰＮトランジスタ素子３が作り込まれる。すなわち、図３（ｂ）に示されているように、ウエハ１の状態において、各ペレット部２のサブストレート４における一方の端面（以下、裏面とする。）にはアンチモン・ドープＮ＋層（以下、Ｎ＋層という。）によってコレクタ５が形成され、コレクタ（Ｎ＋層）５の上にはエピタキシャル層６が形成される。エピタキシャル層６にはベース７とエミッタ８とが形成され、その上にはパッシベーション膜９がベース７およびエミッタ８を被覆するように形成される。パッシベーション膜９におけるベース７に対向する所定の位置には、ベース用コンタクトホールがベース７に貫通するように形成されており、このコンタクトホールにはベース電極１０が形成されている。同様に、パッシベーション膜９におけるエミッタ８に対向する所定の位置には、エミッタ用コンタクトホールがエミッタ８に貫通するように形成されており、このコンタクトホールにはエミッタ電極１１が形成されている。
【００１７】
以上のようにＮＰＮトランジスタ素子３が作り込まれたウエハ１には図２に示されている前工程Ａの裏面電極形成工程Ａ２において、図４に示されているように、裏面電極１２が形成される。次に、本発明の特徴工程である図２に示された裏面電極形成工程Ａ２を図４について説明する。
【００１８】
まず、第一Ａｕ層形成工程２ａにおいて、図４（ａ）に示されているように、ウエハ１の状態のペレット部２の裏面には０．３μｍの厚さの第一Ａｕ層１３が蒸着装置（図示せず）によって形成される。
【００１９】
次いで、加熱工程２ｂにおいて、同一の蒸着装置の処理室をそのまま使用されて、ウエハ１が約４００℃に加熱されて１０分間保持され、続いて、約２００℃以下に冷却される。この加熱および冷却により、図４（ｂ）に示されているように、ペレット部２の裏面にはＡｕ−Ｓｉ液相合金層１４が形成される。この際、Ａｕ−Ｓｉ液相合金層１４が共晶温度（約４００℃）で比較的緩やかに形成された場合であっても、コレクタ（Ｎ＋層）５とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が形成される。
【００２０】
ところで、図５（ａ）に示されているように、ウエハ１のコレクタ（Ｎ＋層）５の裏面に０．３μｍ程度の薄いＡｕ−Ｓｂ合金層１５’が直接形成される従来例の場合においては、Ａｕ−Ｓｂ合金層１５’が液相共晶温度で加熱されて比較的緩やかに液相合金層が形成されると、Ｓｂは偏析し易いため、液相合金層に移動する。他方、Ａｕ−Ｓｂ合金層１５’中のＳｂの固溶度は小さいため、共晶温度での固溶度を超えた分がＡｕ−Ｓｂ合金層１５’の液相中には移動することができない。このため、コレクタ（Ｎ＋層）のＳｉとＡｕ−Ｓｂ合金層１５’との境界にＳｂが偏析して、Ｓｂリッチ層１５’ａが形成されてしまう。
【００２１】
ちなみに、Ｓｂの融点はペレットボンディング工程の作業温度である４００℃〜４６０℃よりも高い６４０℃であるため、ペレットボンディング時にＳｂリッチ層１５’ａは溶融しない。その結果、ペレットのタブへの融着が不充分になる場合が発生する。
【００２２】
しかし、本実施の形態においては、第一Ａｕ層１３が共晶温度（約４００℃）で比較的緩やかに形成された場合であっても、図５（ｂ）に示されているように、Ａｕ−Ｓｉ液相合金層１４の液相中に移動するＳｂはコレクタ（Ｎ＋層）５の中から偏析するものだけであるため、Ａｕ−Ｓｉ共晶合金中のＳｂの固溶度を超えることはなく、コレクタ５のＳｉ層とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が形成されることになる。つまり、Ｓｂリッチ層が形成されないため、ペレットのタブへの融着が不充分になるのを未然に回避することができる。
【００２３】
その後、Ａｕ−Ｓｂ合金層形成工程２ｃにおいて、図４（ｃ）に示されているように、ペレット部２の裏面には０．３μｍの厚さのＡｕ−Ｓｂ（０．４％）合金層１５が同一の蒸着装置の処理室がそのまま使用されて形成される。
【００２４】
次いで、第二Ａｕ層形成工程２ｄにおいて、図４（ｄ）に示されているように、ペレット部２の裏面には０．１μｍ〜０．３μｍの厚さの第二Ａｕ層１６が同一の蒸着装置の処理室によって形成される。
【００２５】
以上の裏面電極形成工程の従来の場合と本実施の形態の場合とを比較して示すと、図６に示されているようになる。図６（ａ）は従来の場合を示し、図６（ｂ）は本実施の形態の場合を示している。
【００２６】
以上のようにして裏面電極１２が形成された後に、図２に示されているように、ウエハ１はダイシング工程Ａ３において略正方形の薄い板形状のペレット１７に分断される。ダイシング工程Ａ３において、ウエハ１の裏面には粘着テープ（図示せず）が貼付されることにより、分断後のペレット１７群は一纏めの集合状態を維持され、この状態で図７に示されている後工程Ｂに供給される。
【００２７】
次に、図７に示されている後工程Ｂを、図８〜図１０によって説明する。
【００２８】
前工程Ａにおいて製造されたペレット１７が図７に示された後工程Ｂのリードフレーム製造工程Ｂ１において製造された多連リードフレームに、ペレットボンディング工程Ｂ２において図８に示されているようにボンディングされる。
【００２９】
図８に示されているように、多連リードフレーム２０は銅材料（銅または銅合金）等の導電性の良好な材料からなる薄板が用いられて、長方形の板形状に一体成形されており、複数の単位リードフレーム２１が長手方向に繰り返すように隣り合わせに並べられて連設されている。但し、図示および説明は一単位について行われる。
【００３０】
各単位リードフレーム２１は位置決め孔２２ａが開設された外枠２２を一対備えており、両外枠２２、２２間には一対のセクション枠２３、２３が間隔を置いて架設されている。両外枠２２、２２には三本のアウタリード２４、２５、２６が交互に接続されており、三本のアウタリード２４、２５、２６には各インナリード２７、２８、２９がそれぞれ一直線状に連設されている。中央のインナリード２７の先端には略正方形のタブ３０が一体的に形成されている。タブ３０および２本のインナリード２８、２９の先端部における表面にはボンダビリティーを高めるための銀（Ａｇ）めっき被膜３１がそれぞれ形成されている。隣り合うアウタリード２５と２６との間および各アウタリード２４、２５、２６とセクション枠２３、２３との間には各ダム３２がそれぞれ架橋されている。
【００３１】
ペレットボンディング工程Ｂ２において、多連リードフレーム２０はピッチ送りされて窒素（Ｎ2 ）ガスの雰囲気中で、単位リードフレーム２１毎に順次ペレットボンディングされる。すなわち、ヒータによって約４００℃〜４６０℃に加熱されたタブ３０にペレット１７が裏面電極１２側を下向きにして押し付けられる。ペレット１７の裏面電極１２が加熱されたタブ３０のＡｇめっき被膜３１の上に押し付けられると、裏面電極１２がコレクタ（Ｎ＋層）５との間で共晶溶融してＡｇめっき被膜３１上に融着するため、ペレット１７はタブ３０に強固に融着された状態になる。
【００３２】
この際、ペレットボンディングの作業温度である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層１４が溶融する際に、Ａｕ−Ｓｂ合金層１５および第二Ａｕ層１６も同時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層が形成された状態になる。このように裏面電極１２の合金層が安定することにより、ペレットボンディング時における裏面電極１２の溶融はばらつくことがないため、裏面電極１２はタブ３０に良好な状態で機械的かつ電気的に接続された状態になる。すなわち、裏面電極１２はタブ３０に強固に融着されるとともに、電気的にはオーミック接続された状態になる。
【００３３】
また、裏面電極１２の溶融のばらつきが防止されることにより、ペレットボンディングの作業時間のマージンを減少させることができるため、ペレット１７をタブ３０に押し付ける作業時間を短く設定することができ、ペレットボンディング工程Ｂ２の作業時間を短縮することができる。
【００３４】
ペレットボンディング工程Ｂ２が実施された後に、図７に示された後工程Ｂにおいてはワイヤボンディング工程Ｂ３が図９に示されているように実施される。すなわち、超音波熱圧着式ワイヤボンディング装置等の適当なワイヤボンディング装置（図示せず）が使用されて、ペレット１７のベース電極１０およびエミッタ電極１１と二本のインナリード２８および２９との間にワイヤ３３、３４がそれぞれ橋絡される。
【００３５】
その後、図７に示された後工程Ｂにおいては樹脂封止体成形工程Ｂ４が実施され、多連リードフレーム２０には樹脂封止体３５が図１０に示されているように成形される。すなわち、多連リードフレーム２０には各単位リードフレーム２１のペレット１７、タブ３０、インナリード２８、２９およびワイヤ３３、３４を樹脂封止する樹脂封止体３５が、トランスファ成形装置（図示せず）を使用されて一括して成形される。
【００３６】
その後、図７に示された後工程Ｂにおいてはリード切断成形工程Ｂ５が実施され、樹脂封止体３５の外枠２２やセクション枠２３およびダム３２等のリードフレームの不要な部分が切り落とされ、三本のアウタリード２４、２５、２６がガル・ウイング形状に成形される。これにより、ＭＰＡＫ４１が形成されたことになる。
【００３７】
以上の前工程Ａおよび後工程Ｂにより、図１に示されているようにＭＰＡＫ４１を備えた前記構成に係るトランジスタ４０が製造されたことになる。
【００３８】
前記実施の形態によれば、次の効果が得られる。
【００３９】
1) ＮＰＮトランジスタ素子が作り込まれたペレットのＳｂドープＮ＋層のコレクタの裏面に第一Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕとによって裏面電極を形成することにより、コレクタとＡｕ−Ｓｉ液相合金層との境界にＳｂが偏析するのを防止することができるため、強固なＡｕ−Ｓｉ液相合金層を形成することができる。
【００４０】
2) 前記1)の裏面電極が形成されたペレットがタブにＡｇめっき被膜を介してペレットボンディングされる際に、ペレットボンディングの作業温度である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層が溶融する時にＡｕ−Ｓｂ合金層および第二Ａｕ層も同時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形成することができる。
【００４１】
3) 前記2)により、ペレットボンディング時に裏面電極の溶融がばらつくのを防止することができるため、裏面電極をタブに良好な状態で機械的かつ電気的に接続することができる
【００４２】
4) 前記3)により、ペレットボンディング工程およびＮＰＮトランジスタの製造方法ひいてはＮＰＮトランジスタの品質および信頼性を高めることができる。
【００４３】
5) 裏面電極の溶融のばらつきが防止されることにより、ペレットボンディングの作業時間のマージンを減少することができるため、ペレットをタブに押し付ける作業時間を短く設定することができ、ペレットボンディング工程の作業時間を短縮することができる。
【００４４】
6) Ｓｉ−Ａｕ−Ｓｂ合金層の形成の温度範囲に比較し、Ａｕ−Ｓｉ共晶温度のマージンは広く、Ｓｂ偏析の危惧もないため、成膜時の不良を防止することができる。
【００４５】
7) 第一Ａｕ層形成工程、加熱工程、Ａｕ−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一の処理室において連続的に実施することにより、各工程毎のウエハの搬送作業やサセプタへの着脱作業を省略することができるため、裏面電極形成工程全体としての作業時間を短縮することができ、生産性を高めることができる。
【００４６】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４７】
例えば、第一Ａｕ層１３、Ａｕ−Ｓｂ合金層１５および第二Ａｕ層１６を形成する手段としては、蒸着法を使用するに限らず、スパッタリング法や分子線結晶成長（ＭＢＥ）法等を使用していもよい。
【００４８】
第一Ａｕ層形成工程、加熱工程、Ａｕ−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一の処理室において連続して実施するに限らず、異なる処理室において順次実施してもよい。すなわち、第一Ａｕ層、第一Ａｕ層−シリコン合金層、Ａｕ−Ｓｂ合金層の表面が酸化、汚染されなければ、それらの形成方法は問わない。例えば、連続枚葉スパッタリング装置が使用される場合には、各ターゲット毎に処理室が異なるのが一般的であり、ウエハはロードロック室の真空中を搬送されることにより、表面の酸化や汚染を防止されつつ各処理室を移動されることになる。
【００４９】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＮＰＮトランジスタに適用した場合について説明したが、それに限定されるものではなく、ダイオード抵抗体、静電容量素子等の半導体基板の裏面側にＮ形半導体層を有するペレットが搭載された半導体装置全般に適用することができる。
【００５０】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。
【００５１】
半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に基板側から第一Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕ層とにより形成された裏面電極を形成することにより、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形成することができるため、ペレットボンディング時の溶融のばらつきが減少させることができ、ペレットの機械的かつ電気的な接続特性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＮＰＮトランジスタを示しており、（ａ）は一部切断斜視図、（ｂ）は主要部の縦断面図である。
【図２】本発明の一実施の形態であるＮＰＮトランジスタの製造方法の前工程を示す工程図である。
【図３】ＮＰＮトランジスタ素子の作り込み工程を示しており、（ａ）はウエハの平面図、（ｂ）はペレット部の縦断面図である。
【図４】裏面電極形成工程を示す各縦断面図であり、（ａ）は第一Ａｕ層形成工程後、（ｂ）は加熱工程後、（ｃ）はＡｕ−Ｓｂ合金層形成工程後、（ｄ）は第二Ａｕ層形成工程後を示している
【図５】Ａｕ−Ｓｉ液相合金層形成の作用を説明するための主要部の各縦断面図であり、（ａ）は従来の場合を示し、（ｂ）は本実施の形態の場合を示している。
【図６】裏面電極形成工程を示す各線図であり、（ａ）は従来の場合を示し、（ｂ）は本実施の形態の場合を示している。
【図７】本発明の一実施の形態であるＮＰＮトランジスタの製造方法の後工程を示す工程図である。
【図８】ペレットボンディング工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図９】ワイヤボンディング工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図１０】樹脂封止体成形工程後を示しており、（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【符号の説明】
１…ウエハ（シリコンウエハ）、２…ペレット部、３…ＮＰＮトランジスタ素子、４…サブストレート、５…コレクタ（アンチモンドープＮ＋層）、６…エピタキシャル層、７…ベース、８…エミッタ、９…パッシベーション膜、１０…ベース電極、１１…エミッタ電極、１２…裏面電極、１３…第一Ａｕ層、１４…Ａｕ−Ｓｉ液相合金層、１５…Ａｕ−Ｓｂ合金層、１６…第二Ａｕ層、１７…ペレット、２０…多連リードフレーム、２１…単位リードフレーム、２２…外枠、２３…セクション枠、２４、２５、２６…アウタリード、２７、２８、２９…インナリード、３０…タブ、３１…銀（Ａｇ）めっき被膜、３２…ダム、３３、３４…ワイヤ、３５…樹脂封止体、４０…ＮＰＮトランジスタ、４１…ＭＰＡＫ。
Claims (5)
- 半導体基板の裏面側にＮ形半導体層が形成されたペレットの裏面側に基板側から第一金層と金−アンチモン合金層と第二金層とにより形成された裏面電極が形成されていることを特徴とする半導体装置。
- 前記ペレットにＮＰＮトランジスタ素子またはＮ形基板を有するダイオードまたはＮ形基板を有する抵抗体もしくは静電容量素子が作り込まれていることを特徴とする請求項１に記載の半導体装置。
- 請求項１に記載の半導体装置の製造方法であって、
半導体ウエハの裏面に第一金層が形成される第一金層形成工程と、
前記第一金層形成後の半導体ウエハが加熱されて金−シリコン液相合金層が形成される加熱工程と、
前記加熱後の半導体ウエハの裏面に金−アンチモン合金層が形成される金−アンチモン合金層形成工程と、
前記金−アンチモン合金層形成後の半導体ウエハの裏面に第二金層が形成される第二金層形成工程とを、
備えていることを特徴とする半導体装置の製造方法。 - 前記第一金層形成工程、前記金−アンチモン合金層形成工程および第二金層形成工程が蒸着法またはスパッタリング法によって実施されることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記第一金層形成工程、前記加熱工程、前記金−アンチモン合金層形成工程および第二金層形成工程が同一の処理室において続いて実施されることを特徴とする請求項３または４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020650A JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020650A JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210659A JP2001210659A (ja) | 2001-08-03 |
| JP3826989B2 true JP3826989B2 (ja) | 2006-09-27 |
Family
ID=18547177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000020650A Expired - Fee Related JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826989B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI239520B (en) | 2001-10-12 | 2005-09-11 | Konica Corp | Objective lens, optical element, optical pick-up apparatus and optical information recording and/or reproducing apparatus equipped therewith |
| JP7271166B2 (ja) * | 2018-12-21 | 2023-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-01-28 JP JP2000020650A patent/JP3826989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210659A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0606522B1 (en) | Semiconductor device and methods for producing and mounting the semiconductor device | |
| JPH08181392A (ja) | 電気素子の接合材料および接合方法 | |
| JPH04245652A (ja) | 半導体装置の製造方法 | |
| US8324115B2 (en) | Semiconductor chip, semiconductor device and methods for producing the same | |
| US5308797A (en) | Leads for semiconductor chip assembly and method | |
| JP2005526402A (ja) | 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 | |
| US5332695A (en) | Method of manufacturing semi conductor device mounted on a heat sink | |
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07142518A (ja) | リードフレームならびに半導体チップおよびそれを用いた半導体装置 | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JP2633833B2 (ja) | 半導体レーザ | |
| JP3854467B2 (ja) | 半導体装置の製造方法 | |
| JPH05235323A (ja) | 半導体装置 | |
| US20220045031A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0341742A (ja) | 半導体装置およびその製造方法 | |
| JP2003068674A (ja) | 半導体装置及びその製造方法 | |
| JP3220638B2 (ja) | 半導体装置の製造方法 | |
| JPH0430563A (ja) | 半導体集積回路装置 | |
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |