JP2001210659A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001210659A JP2001210659A JP2000020650A JP2000020650A JP2001210659A JP 2001210659 A JP2001210659 A JP 2001210659A JP 2000020650 A JP2000020650 A JP 2000020650A JP 2000020650 A JP2000020650 A JP 2000020650A JP 2001210659 A JP2001210659 A JP 2001210659A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pellet
- gold
- alloy layer
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 ペレットとタブとを良好に機械的かつ電気的
に接続する。 【解決手段】 ＮＰＮトランジスタ素子３が作り込まれ
たペレット１７はコレクタ５に形成された裏面電極１２
がタブ３０にボンディングされ、ベース電極１０、エミ
ッタ電極１１がワイヤ３３、３４でインナリード２８、
２９に電気的に接続され、樹脂封止体３５で樹脂封止さ
れている。ペレット１７の裏面電極１２はコレクタ５の
Ｓｉと第一金層１３とによって形成されたＡｕ−Ｓｉ液
相合金層１４、金−アンチモン合金層１５と第二金層１
６とで形成されてタブ３０の銀めっき被膜３１に機械的
かつ電気的に接続されている。 【効果】 均質なＡｕ−Ｓｂ−Ｓｉ合金層が形成される
ため、ペレットボンディング時の溶融のばらつきを抑え
て良好にボンディングできる。
に接続する。 【解決手段】 ＮＰＮトランジスタ素子３が作り込まれ
たペレット１７はコレクタ５に形成された裏面電極１２
がタブ３０にボンディングされ、ベース電極１０、エミ
ッタ電極１１がワイヤ３３、３４でインナリード２８、
２９に電気的に接続され、樹脂封止体３５で樹脂封止さ
れている。ペレット１７の裏面電極１２はコレクタ５の
Ｓｉと第一金層１３とによって形成されたＡｕ−Ｓｉ液
相合金層１４、金−アンチモン合金層１５と第二金層１
６とで形成されてタブ３０の銀めっき被膜３１に機械的
かつ電気的に接続されている。 【効果】 均質なＡｕ−Ｓｂ−Ｓｉ合金層が形成される
ため、ペレットボンディング時の溶融のばらつきを抑え
て良好にボンディングできる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、半導体基板の裏面側にＮ形半導体層が形成
されたペレットの裏面側に裏面電極を形成する技術に関
し、例えば、ＮＰＮトランジスタの製造方法に利用して
有効な技術に関する。
技術、特に、半導体基板の裏面側にＮ形半導体層が形成
されたペレットの裏面側に裏面電極を形成する技術に関
し、例えば、ＮＰＮトランジスタの製造方法に利用して
有効な技術に関する。
【０００２】
【従来の技術】小信号を処理するＮＰＮトランジスタの
製造方法において、ＮＰＮトランジスタ素子が作り込ま
れたシリコンペレット（以下、ペレットという。）をリ
ードフレームのタブに機械的かつ電気的に接続する方法
として、次のような方法が考えられる。
製造方法において、ＮＰＮトランジスタ素子が作り込ま
れたシリコンペレット（以下、ペレットという。）をリ
ードフレームのタブに機械的かつ電気的に接続する方法
として、次のような方法が考えられる。
【０００３】すなわち、シリコンウエハ（以下、ウエハ
という。）の状態で、Ｎ形半導体が形成されたペレット
の裏面側に金−アンチモン（Ａｕ−Ｓｂ）合金層と、金
（Ａｕ）層とからなる裏面電極が形成され、ウエハがペ
レットにダイシングによって分断される。ペレットボン
ディング工程において、リードフレームの銀（Ａｇ）め
っき被膜が形成されたタブの上にペレットの裏面電極が
窒素ガス雰囲気にてペレットボンディングされ、裏面電
極がタブに融着によって機械的かつ電気的に接続され
る。
という。）の状態で、Ｎ形半導体が形成されたペレット
の裏面側に金−アンチモン（Ａｕ−Ｓｂ）合金層と、金
（Ａｕ）層とからなる裏面電極が形成され、ウエハがペ
レットにダイシングによって分断される。ペレットボン
ディング工程において、リードフレームの銀（Ａｇ）め
っき被膜が形成されたタブの上にペレットの裏面電極が
窒素ガス雰囲気にてペレットボンディングされ、裏面電
極がタブに融着によって機械的かつ電気的に接続され
る。
【０００４】なお、ペレットボンディング技術を述べて
いる例としては、日経ＢＰ社１９９３年５月３１日発行
の「実践講座ＶＬＳＩパッケージング技術（下）」Ｐ１
７〜Ｐ２２、がある。
いる例としては、日経ＢＰ社１９９３年５月３１日発行
の「実践講座ＶＬＳＩパッケージング技術（下）」Ｐ１
７〜Ｐ２２、がある。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
たＮＰＮトランジスタ素子が作り込まれたペレットをタ
ブに機械的かつ電気的に接続する方法においては、ペレ
ットのシリコン（Ｓｉ）と裏面電極のＡｕ−Ｓｂ合金層
との合金層が脆弱なものとなり、ペレットとタブとの間
で剥離が発生する場合がある。
たＮＰＮトランジスタ素子が作り込まれたペレットをタ
ブに機械的かつ電気的に接続する方法においては、ペレ
ットのシリコン（Ｓｉ）と裏面電極のＡｕ−Ｓｂ合金層
との合金層が脆弱なものとなり、ペレットとタブとの間
で剥離が発生する場合がある。
【０００６】本発明の目的は、ペレットとタブとを良好
に機械的かつ電気的に接続することができる半導体装置
の製造技術を提供することにある。
に機械的かつ電気的に接続することができる半導体装置
の製造技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、半導体基板の裏面側にＮ形半導
体層が形成されたペレットの裏面側に基板側から第一金
層と金−アンチモン合金層と第二金層とにより形成され
た裏面電極が形成されていることを特徴とする。
体層が形成されたペレットの裏面側に基板側から第一金
層と金−アンチモン合金層と第二金層とにより形成され
た裏面電極が形成されていることを特徴とする。
【００１０】前記した手段によれば、裏面電極の第一金
層のＡｕとペレットのＳｉとによって金−シリコン（Ａ
ｕ−Ｓｉ）液相の強固な合金層が形成される。ペレット
ボンディングの初期段階において、このＡｕ−Ｓｉ合金
層にはアンチモン（Ｓｂ）が含まれないため、ペレット
ボンディングに際して、Ａｕ−Ｓｉ合金層は確実に溶融
する。すなわち、Ａｕ−Ｓｉ合金化が進んだ後にアンチ
モンが溶け込むため、Ａｕ−Ｓｉ合金層にはアンチモン
が含まれない。また、ＳｉとＡｕ−Ｓｂとの合金層の形
成温度範囲に比較してＳｉ−Ａｕ合金層の共晶温度のマ
ージンが広いため、アンチモンが偏析しない。そして、
Ａｕ−Ｓｉ合金層が安定しているため、ペレットボンデ
ィング時の溶融のばらつきが減少する。その結果、ペレ
ットをタブに良好に機械的かつ電気的に接続することが
できる。
層のＡｕとペレットのＳｉとによって金−シリコン（Ａ
ｕ−Ｓｉ）液相の強固な合金層が形成される。ペレット
ボンディングの初期段階において、このＡｕ−Ｓｉ合金
層にはアンチモン（Ｓｂ）が含まれないため、ペレット
ボンディングに際して、Ａｕ−Ｓｉ合金層は確実に溶融
する。すなわち、Ａｕ−Ｓｉ合金化が進んだ後にアンチ
モンが溶け込むため、Ａｕ−Ｓｉ合金層にはアンチモン
が含まれない。また、ＳｉとＡｕ−Ｓｂとの合金層の形
成温度範囲に比較してＳｉ−Ａｕ合金層の共晶温度のマ
ージンが広いため、アンチモンが偏析しない。そして、
Ａｕ−Ｓｉ合金層が安定しているため、ペレットボンデ
ィング時の溶融のばらつきが減少する。その結果、ペレ
ットをタブに良好に機械的かつ電気的に接続することが
できる。
【００１１】
【発明の実施の形態】図１は本発明の一実施の形態であ
るＮＰＮトランジスタを示しており、（ａ）は一部切断
斜視図、（ｂ）は主要部の縦断面図である。図２以降は
本発明の一実施の形態であるＮＰＮトランジスタの製造
方法を説明するための図である。
るＮＰＮトランジスタを示しており、（ａ）は一部切断
斜視図、（ｂ）は主要部の縦断面図である。図２以降は
本発明の一実施の形態であるＮＰＮトランジスタの製造
方法を説明するための図である。
【００１２】本実施の形態において、本発明に係る半導
体装置は図１に示されているように、小信号を扱うＮＰ
Ｎトランジスタとして構成されている。図１に示されて
いるＮＰＮトランジスタ（以下、トランジスタとい
う。）４０は、ＮＰＮトランジスタ素子３が作り込まれ
た半導体素子構造体であるペレット１７を備えており、
パッケージとしてはミニモールドパッケージ（以下、Ｍ
ＰＡＫという。）４１を備えている。すなわち、トラン
ジスタ４０のＭＰＡＫ４１はペレット１７のコレクタ５
に形成された裏面電極１２が機械的かつ電気的に接続さ
れたタブ３０と、ペレット１７のベース電極１０および
エミッタ電極１１がワイヤ３３および３４によって電気
的に接続された二本のインナリード２８および２９と、
タブ３０のインナリード２７および二本のインナリード
２８、２９にそれぞれ一体的に連結されたアウタリード
２４、２５、２６と、ペレット１７、タブ３０、三本の
インナリード２７、２８、２９および二本のワイヤ３
３、３４を樹脂封止した樹脂封止体３５とを備えてお
り、三本のアウタリード２４、２５、２６は直方体に成
形された樹脂封止体３５の一対の長辺側側面の外側にお
いてガル・ウイング形状に屈曲されている。
体装置は図１に示されているように、小信号を扱うＮＰ
Ｎトランジスタとして構成されている。図１に示されて
いるＮＰＮトランジスタ（以下、トランジスタとい
う。）４０は、ＮＰＮトランジスタ素子３が作り込まれ
た半導体素子構造体であるペレット１７を備えており、
パッケージとしてはミニモールドパッケージ（以下、Ｍ
ＰＡＫという。）４１を備えている。すなわち、トラン
ジスタ４０のＭＰＡＫ４１はペレット１７のコレクタ５
に形成された裏面電極１２が機械的かつ電気的に接続さ
れたタブ３０と、ペレット１７のベース電極１０および
エミッタ電極１１がワイヤ３３および３４によって電気
的に接続された二本のインナリード２８および２９と、
タブ３０のインナリード２７および二本のインナリード
２８、２９にそれぞれ一体的に連結されたアウタリード
２４、２５、２６と、ペレット１７、タブ３０、三本の
インナリード２７、２８、２９および二本のワイヤ３
３、３４を樹脂封止した樹脂封止体３５とを備えてお
り、三本のアウタリード２４、２５、２６は直方体に成
形された樹脂封止体３５の一対の長辺側側面の外側にお
いてガル・ウイング形状に屈曲されている。
【００１３】本実施の形態において、ペレット１７の裏
面電極１２はコレクタ５のＳｉと第一金（Ａｕ）層１３
とによって形成されたＡｕ−Ｓｉ液相合金層１４、金−
アンチモン（Ａｕ−Ｓｂ）合金層１５と第二金（Ａｕ）
層１６とを備えており、タブ３０の銀（Ａｇ）めっき被
膜３１に機械的かつ電気的に接続されている。
面電極１２はコレクタ５のＳｉと第一金（Ａｕ）層１３
とによって形成されたＡｕ−Ｓｉ液相合金層１４、金−
アンチモン（Ａｕ−Ｓｂ）合金層１５と第二金（Ａｕ）
層１６とを備えており、タブ３０の銀（Ａｇ）めっき被
膜３１に機械的かつ電気的に接続されている。
【００１４】以下、本発明の一実施の形態であるＮＰＮ
トランジスタの製造方法を、図１に示された前記構成に
係るトランジスタ４０の製造方法について説明する。
トランジスタの製造方法を、図１に示された前記構成に
係るトランジスタ４０の製造方法について説明する。
【００１５】このトランジスタの製造方法に使用される
ペレットは図２に示されている製造工程（以下、前工程
という。）Ａによって製造され、図７に示されている組
立工程（以下、後工程という。）Ｂによってパッケージ
ングされる。
ペレットは図２に示されている製造工程（以下、前工程
という。）Ａによって製造され、図７に示されている組
立工程（以下、後工程という。）Ｂによってパッケージ
ングされる。
【００１６】図２に示されている前工程ＡのＮＰＮトラ
ンジスタ素子の作り込み工程Ａ１において、図３に示さ
れているように、シリコンウエハ（以下、ウエハとい
う。）１にはペレット部２毎にＮＰＮトランジスタ素子
３が作り込まれる。すなわち、図３（ｂ）に示されてい
るように、ウエハ１の状態において、各ペレット部２の
サブストレート４における一方の端面（以下、裏面とす
る。）にはアンチモン・ドープＮ＋層（以下、Ｎ＋層と
いう。）によってコレクタ５が形成され、コレクタ（Ｎ
＋層）５の上にはエピタキシャル層６が形成される。エ
ピタキシャル層６にはベース７とエミッタ８とが形成さ
れ、その上にはパッシベーション膜９がベース７および
エミッタ８を被覆するように形成される。パッシベーシ
ョン膜９におけるベース７に対向する所定の位置には、
ベース用コンタクトホールがベース７に貫通するように
形成されており、このコンタクトホールにはベース電極
１０が形成されている。同様に、パッシベーション膜９
におけるエミッタ８に対向する所定の位置には、エミッ
タ用コンタクトホールがエミッタ８に貫通するように形
成されており、このコンタクトホールにはエミッタ電極
１１が形成されている。
ンジスタ素子の作り込み工程Ａ１において、図３に示さ
れているように、シリコンウエハ（以下、ウエハとい
う。）１にはペレット部２毎にＮＰＮトランジスタ素子
３が作り込まれる。すなわち、図３（ｂ）に示されてい
るように、ウエハ１の状態において、各ペレット部２の
サブストレート４における一方の端面（以下、裏面とす
る。）にはアンチモン・ドープＮ＋層（以下、Ｎ＋層と
いう。）によってコレクタ５が形成され、コレクタ（Ｎ
＋層）５の上にはエピタキシャル層６が形成される。エ
ピタキシャル層６にはベース７とエミッタ８とが形成さ
れ、その上にはパッシベーション膜９がベース７および
エミッタ８を被覆するように形成される。パッシベーシ
ョン膜９におけるベース７に対向する所定の位置には、
ベース用コンタクトホールがベース７に貫通するように
形成されており、このコンタクトホールにはベース電極
１０が形成されている。同様に、パッシベーション膜９
におけるエミッタ８に対向する所定の位置には、エミッ
タ用コンタクトホールがエミッタ８に貫通するように形
成されており、このコンタクトホールにはエミッタ電極
１１が形成されている。
【００１７】以上のようにＮＰＮトランジスタ素子３が
作り込まれたウエハ１には図２に示されている前工程Ａ
の裏面電極形成工程Ａ２において、図４に示されている
ように、裏面電極１２が形成される。次に、本発明の特
徴工程である図２に示された裏面電極形成工程Ａ２を図
４について説明する。
作り込まれたウエハ１には図２に示されている前工程Ａ
の裏面電極形成工程Ａ２において、図４に示されている
ように、裏面電極１２が形成される。次に、本発明の特
徴工程である図２に示された裏面電極形成工程Ａ２を図
４について説明する。
【００１８】まず、第一Ａｕ層形成工程２ａにおいて、
図４（ａ）に示されているように、ウエハ１の状態のペ
レット部２の裏面には０．３μｍの厚さの第一Ａｕ層１
３が蒸着装置（図示せず）によって形成される。
図４（ａ）に示されているように、ウエハ１の状態のペ
レット部２の裏面には０．３μｍの厚さの第一Ａｕ層１
３が蒸着装置（図示せず）によって形成される。
【００１９】次いで、加熱工程２ｂにおいて、同一の蒸
着装置の処理室をそのまま使用されて、ウエハ１が約４
００℃に加熱されて１０分間保持され、続いて、約２０
０℃以下に冷却される。この加熱および冷却により、図
４（ｂ）に示されているように、ペレット部２の裏面に
はＡｕ−Ｓｉ液相合金層１４が形成される。この際、Ａ
ｕ−Ｓｉ液相合金層１４が共晶温度（約４００℃）で比
較的緩やかに形成された場合であっても、コレクタ（Ｎ
＋層）５とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが
偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が
形成される。
着装置の処理室をそのまま使用されて、ウエハ１が約４
００℃に加熱されて１０分間保持され、続いて、約２０
０℃以下に冷却される。この加熱および冷却により、図
４（ｂ）に示されているように、ペレット部２の裏面に
はＡｕ−Ｓｉ液相合金層１４が形成される。この際、Ａ
ｕ−Ｓｉ液相合金層１４が共晶温度（約４００℃）で比
較的緩やかに形成された場合であっても、コレクタ（Ｎ
＋層）５とＡｕ−Ｓｉ液相合金層１４との境界にＳｂが
偏析することなしに強固なＡｕ−Ｓｉ液相合金層１４が
形成される。
【００２０】ところで、図５（ａ）に示されているよう
に、ウエハ１のコレクタ（Ｎ＋層）５の裏面に０．３μ
ｍ程度の薄いＡｕ−Ｓｂ合金層１５’が直接形成される
従来例の場合においては、Ａｕ−Ｓｂ合金層１５’が液
相共晶温度で加熱されて比較的緩やかに液相合金層が形
成されると、Ｓｂは偏析し易いため、液相合金層に移動
する。他方、Ａｕ−Ｓｂ合金層１５’中のＳｂの固溶度
は小さいため、共晶温度での固溶度を超えた分がＡｕ−
Ｓｂ合金層１５’の液相中には移動することができな
い。このため、コレクタ（Ｎ＋層）のＳｉとＡｕ−Ｓｂ
合金層１５’との境界にＳｂが偏析して、Ｓｂリッチ層
１５’ａが形成されてしまう。
に、ウエハ１のコレクタ（Ｎ＋層）５の裏面に０．３μ
ｍ程度の薄いＡｕ−Ｓｂ合金層１５’が直接形成される
従来例の場合においては、Ａｕ−Ｓｂ合金層１５’が液
相共晶温度で加熱されて比較的緩やかに液相合金層が形
成されると、Ｓｂは偏析し易いため、液相合金層に移動
する。他方、Ａｕ−Ｓｂ合金層１５’中のＳｂの固溶度
は小さいため、共晶温度での固溶度を超えた分がＡｕ−
Ｓｂ合金層１５’の液相中には移動することができな
い。このため、コレクタ（Ｎ＋層）のＳｉとＡｕ−Ｓｂ
合金層１５’との境界にＳｂが偏析して、Ｓｂリッチ層
１５’ａが形成されてしまう。
【００２１】ちなみに、Ｓｂの融点はペレットボンディ
ング工程の作業温度である４００℃〜４６０℃よりも高
い６４０℃であるため、ペレットボンディング時にＳｂ
リッチ層１５’ａは溶融しない。その結果、ペレットの
タブへの融着が不充分になる場合が発生する。
ング工程の作業温度である４００℃〜４６０℃よりも高
い６４０℃であるため、ペレットボンディング時にＳｂ
リッチ層１５’ａは溶融しない。その結果、ペレットの
タブへの融着が不充分になる場合が発生する。
【００２２】しかし、本実施の形態においては、第一Ａ
ｕ層１３が共晶温度（約４００℃）で比較的緩やかに形
成された場合であっても、図５（ｂ）に示されているよ
うに、Ａｕ−Ｓｉ液相合金層１４の液相中に移動するＳ
ｂはコレクタ（Ｎ＋層）５の中から偏析するものだけで
あるため、Ａｕ−Ｓｉ共晶合金中のＳｂの固溶度を超え
ることはなく、コレクタ５のＳｉ層とＡｕ−Ｓｉ液相合
金層１４との境界にＳｂが偏析することなしに強固なＡ
ｕ−Ｓｉ液相合金層１４が形成されることになる。つま
り、Ｓｂリッチ層が形成されないため、ペレットのタブ
への融着が不充分になるのを未然に回避することができ
る。
ｕ層１３が共晶温度（約４００℃）で比較的緩やかに形
成された場合であっても、図５（ｂ）に示されているよ
うに、Ａｕ−Ｓｉ液相合金層１４の液相中に移動するＳ
ｂはコレクタ（Ｎ＋層）５の中から偏析するものだけで
あるため、Ａｕ−Ｓｉ共晶合金中のＳｂの固溶度を超え
ることはなく、コレクタ５のＳｉ層とＡｕ−Ｓｉ液相合
金層１４との境界にＳｂが偏析することなしに強固なＡ
ｕ−Ｓｉ液相合金層１４が形成されることになる。つま
り、Ｓｂリッチ層が形成されないため、ペレットのタブ
への融着が不充分になるのを未然に回避することができ
る。
【００２３】その後、Ａｕ−Ｓｂ合金層形成工程２ｃに
おいて、図４（ｃ）に示されているように、ペレット部
２の裏面には０．３μｍの厚さのＡｕ−Ｓｂ（０．４
％）合金層１５が同一の蒸着装置の処理室がそのまま使
用されて形成される。
おいて、図４（ｃ）に示されているように、ペレット部
２の裏面には０．３μｍの厚さのＡｕ−Ｓｂ（０．４
％）合金層１５が同一の蒸着装置の処理室がそのまま使
用されて形成される。
【００２４】次いで、第二Ａｕ層形成工程２ｄにおい
て、図４（ｄ）に示されているように、ペレット部２の
裏面には０．１μｍ〜０．３μｍの厚さの第二Ａｕ層１
６が同一の蒸着装置の処理室によって形成される。
て、図４（ｄ）に示されているように、ペレット部２の
裏面には０．１μｍ〜０．３μｍの厚さの第二Ａｕ層１
６が同一の蒸着装置の処理室によって形成される。
【００２５】以上の裏面電極形成工程の従来の場合と本
実施の形態の場合とを比較して示すと、図６に示されて
いるようになる。図６（ａ）は従来の場合を示し、図６
（ｂ）は本実施の形態の場合を示している。
実施の形態の場合とを比較して示すと、図６に示されて
いるようになる。図６（ａ）は従来の場合を示し、図６
（ｂ）は本実施の形態の場合を示している。
【００２６】以上のようにして裏面電極１２が形成され
た後に、図２に示されているように、ウエハ１はダイシ
ング工程Ａ３において略正方形の薄い板形状のペレット
１７に分断される。ダイシング工程Ａ３において、ウエ
ハ１の裏面には粘着テープ（図示せず）が貼付されるこ
とにより、分断後のペレット１７群は一纏めの集合状態
を維持され、この状態で図７に示されている後工程Ｂに
供給される。
た後に、図２に示されているように、ウエハ１はダイシ
ング工程Ａ３において略正方形の薄い板形状のペレット
１７に分断される。ダイシング工程Ａ３において、ウエ
ハ１の裏面には粘着テープ（図示せず）が貼付されるこ
とにより、分断後のペレット１７群は一纏めの集合状態
を維持され、この状態で図７に示されている後工程Ｂに
供給される。
【００２７】次に、図７に示されている後工程Ｂを、図
８〜図１０によって説明する。
８〜図１０によって説明する。
【００２８】前工程Ａにおいて製造されたペレット１７
が図７に示された後工程Ｂのリードフレーム製造工程Ｂ
１において製造された多連リードフレームに、ペレット
ボンディング工程Ｂ２において図８に示されているよう
にボンディングされる。
が図７に示された後工程Ｂのリードフレーム製造工程Ｂ
１において製造された多連リードフレームに、ペレット
ボンディング工程Ｂ２において図８に示されているよう
にボンディングされる。
【００２９】図８に示されているように、多連リードフ
レーム２０は銅材料（銅または銅合金）等の導電性の良
好な材料からなる薄板が用いられて、長方形の板形状に
一体成形されており、複数の単位リードフレーム２１が
長手方向に繰り返すように隣り合わせに並べられて連設
されている。但し、図示および説明は一単位について行
われる。
レーム２０は銅材料（銅または銅合金）等の導電性の良
好な材料からなる薄板が用いられて、長方形の板形状に
一体成形されており、複数の単位リードフレーム２１が
長手方向に繰り返すように隣り合わせに並べられて連設
されている。但し、図示および説明は一単位について行
われる。
【００３０】各単位リードフレーム２１は位置決め孔２
２ａが開設された外枠２２を一対備えており、両外枠２
２、２２間には一対のセクション枠２３、２３が間隔を
置いて架設されている。両外枠２２、２２には三本のア
ウタリード２４、２５、２６が交互に接続されており、
三本のアウタリード２４、２５、２６には各インナリー
ド２７、２８、２９がそれぞれ一直線状に連設されてい
る。中央のインナリード２７の先端には略正方形のタブ
３０が一体的に形成されている。タブ３０および２本の
インナリード２８、２９の先端部における表面にはボン
ダビリティーを高めるための銀（Ａｇ）めっき被膜３１
がそれぞれ形成されている。隣り合うアウタリード２５
と２６との間および各アウタリード２４、２５、２６と
セクション枠２３、２３との間には各ダム３２がそれぞ
れ架橋されている。
２ａが開設された外枠２２を一対備えており、両外枠２
２、２２間には一対のセクション枠２３、２３が間隔を
置いて架設されている。両外枠２２、２２には三本のア
ウタリード２４、２５、２６が交互に接続されており、
三本のアウタリード２４、２５、２６には各インナリー
ド２７、２８、２９がそれぞれ一直線状に連設されてい
る。中央のインナリード２７の先端には略正方形のタブ
３０が一体的に形成されている。タブ３０および２本の
インナリード２８、２９の先端部における表面にはボン
ダビリティーを高めるための銀（Ａｇ）めっき被膜３１
がそれぞれ形成されている。隣り合うアウタリード２５
と２６との間および各アウタリード２４、２５、２６と
セクション枠２３、２３との間には各ダム３２がそれぞ
れ架橋されている。
【００３１】ペレットボンディング工程Ｂ２において、
多連リードフレーム２０はピッチ送りされて窒素（Ｎ
2 ）ガスの雰囲気中で、単位リードフレーム２１毎に順
次ペレットボンディングされる。すなわち、ヒータによ
って約４００℃〜４６０℃に加熱されたタブ３０にペレ
ット１７が裏面電極１２側を下向きにして押し付けられ
る。ペレット１７の裏面電極１２が加熱されたタブ３０
のＡｇめっき被膜３１の上に押し付けられると、裏面電
極１２がコレクタ（Ｎ＋層）５との間で共晶溶融してＡ
ｇめっき被膜３１上に融着するため、ペレット１７はタ
ブ３０に強固に融着された状態になる。
多連リードフレーム２０はピッチ送りされて窒素（Ｎ
2 ）ガスの雰囲気中で、単位リードフレーム２１毎に順
次ペレットボンディングされる。すなわち、ヒータによ
って約４００℃〜４６０℃に加熱されたタブ３０にペレ
ット１７が裏面電極１２側を下向きにして押し付けられ
る。ペレット１７の裏面電極１２が加熱されたタブ３０
のＡｇめっき被膜３１の上に押し付けられると、裏面電
極１２がコレクタ（Ｎ＋層）５との間で共晶溶融してＡ
ｇめっき被膜３１上に融着するため、ペレット１７はタ
ブ３０に強固に融着された状態になる。
【００３２】この際、ペレットボンディングの作業温度
である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相
合金層１４が溶融する際に、Ａｕ−Ｓｂ合金層１５およ
び第二Ａｕ層１６も同時に溶融するため、均質なＡｕ−
Ｓｂ−Ｓｉ合金層が形成された状態になる。このように
裏面電極１２の合金層が安定することにより、ペレット
ボンディング時における裏面電極１２の溶融はばらつく
ことがないため、裏面電極１２はタブ３０に良好な状態
で機械的かつ電気的に接続された状態になる。すなわ
ち、裏面電極１２はタブ３０に強固に融着されるととも
に、電気的にはオーミック接続された状態になる。
である約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相
合金層１４が溶融する際に、Ａｕ−Ｓｂ合金層１５およ
び第二Ａｕ層１６も同時に溶融するため、均質なＡｕ−
Ｓｂ−Ｓｉ合金層が形成された状態になる。このように
裏面電極１２の合金層が安定することにより、ペレット
ボンディング時における裏面電極１２の溶融はばらつく
ことがないため、裏面電極１２はタブ３０に良好な状態
で機械的かつ電気的に接続された状態になる。すなわ
ち、裏面電極１２はタブ３０に強固に融着されるととも
に、電気的にはオーミック接続された状態になる。
【００３３】また、裏面電極１２の溶融のばらつきが防
止されることにより、ペレットボンディングの作業時間
のマージンを減少させることができるため、ペレット１
７をタブ３０に押し付ける作業時間を短く設定すること
ができ、ペレットボンディング工程Ｂ２の作業時間を短
縮することができる。
止されることにより、ペレットボンディングの作業時間
のマージンを減少させることができるため、ペレット１
７をタブ３０に押し付ける作業時間を短く設定すること
ができ、ペレットボンディング工程Ｂ２の作業時間を短
縮することができる。
【００３４】ペレットボンディング工程Ｂ２が実施され
た後に、図７に示された後工程Ｂにおいてはワイヤボン
ディング工程Ｂ３が図９に示されているように実施され
る。すなわち、超音波熱圧着式ワイヤボンディング装置
等の適当なワイヤボンディング装置（図示せず）が使用
されて、ペレット１７のベース電極１０およびエミッタ
電極１１と二本のインナリード２８および２９との間に
ワイヤ３３、３４がそれぞれ橋絡される。
た後に、図７に示された後工程Ｂにおいてはワイヤボン
ディング工程Ｂ３が図９に示されているように実施され
る。すなわち、超音波熱圧着式ワイヤボンディング装置
等の適当なワイヤボンディング装置（図示せず）が使用
されて、ペレット１７のベース電極１０およびエミッタ
電極１１と二本のインナリード２８および２９との間に
ワイヤ３３、３４がそれぞれ橋絡される。
【００３５】その後、図７に示された後工程Ｂにおいて
は樹脂封止体成形工程Ｂ４が実施され、多連リードフレ
ーム２０には樹脂封止体３５が図１０に示されているよ
うに成形される。すなわち、多連リードフレーム２０に
は各単位リードフレーム２１のペレット１７、タブ３
０、インナリード２８、２９およびワイヤ３３、３４を
樹脂封止する樹脂封止体３５が、トランスファ成形装置
（図示せず）を使用されて一括して成形される。
は樹脂封止体成形工程Ｂ４が実施され、多連リードフレ
ーム２０には樹脂封止体３５が図１０に示されているよ
うに成形される。すなわち、多連リードフレーム２０に
は各単位リードフレーム２１のペレット１７、タブ３
０、インナリード２８、２９およびワイヤ３３、３４を
樹脂封止する樹脂封止体３５が、トランスファ成形装置
（図示せず）を使用されて一括して成形される。
【００３６】その後、図７に示された後工程Ｂにおいて
はリード切断成形工程Ｂ５が実施され、樹脂封止体３５
の外枠２２やセクション枠２３およびダム３２等のリー
ドフレームの不要な部分が切り落とされ、三本のアウタ
リード２４、２５、２６がガル・ウイング形状に成形さ
れる。これにより、ＭＰＡＫ４１が形成されたことにな
る。
はリード切断成形工程Ｂ５が実施され、樹脂封止体３５
の外枠２２やセクション枠２３およびダム３２等のリー
ドフレームの不要な部分が切り落とされ、三本のアウタ
リード２４、２５、２６がガル・ウイング形状に成形さ
れる。これにより、ＭＰＡＫ４１が形成されたことにな
る。
【００３７】以上の前工程Ａおよび後工程Ｂにより、図
１に示されているようにＭＰＡＫ４１を備えた前記構成
に係るトランジスタ４０が製造されたことになる。
１に示されているようにＭＰＡＫ４１を備えた前記構成
に係るトランジスタ４０が製造されたことになる。
【００３８】前記実施の形態によれば、次の効果が得ら
れる。
れる。
【００３９】1) ＮＰＮトランジスタ素子が作り込まれ
たペレットのＳｂドープＮ＋層のコレクタの裏面に第一
Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕとによって裏面電
極を形成することにより、コレクタとＡｕ−Ｓｉ液相合
金層との境界にＳｂが偏析するのを防止することができ
るため、強固なＡｕ−Ｓｉ液相合金層を形成することが
できる。
たペレットのＳｂドープＮ＋層のコレクタの裏面に第一
Ａｕ層とＡｕ−Ｓｂ合金層と第二Ａｕとによって裏面電
極を形成することにより、コレクタとＡｕ−Ｓｉ液相合
金層との境界にＳｂが偏析するのを防止することができ
るため、強固なＡｕ−Ｓｉ液相合金層を形成することが
できる。
【００４０】2) 前記1)の裏面電極が形成されたペレッ
トがタブにＡｇめっき被膜を介してペレットボンディン
グされる際に、ペレットボンディングの作業温度である
約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層
が溶融する時にＡｕ−Ｓｂ合金層および第二Ａｕ層も同
時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形
成することができる。
トがタブにＡｇめっき被膜を介してペレットボンディン
グされる際に、ペレットボンディングの作業温度である
約４００℃〜４６０℃において、Ａｕ−Ｓｉ液相合金層
が溶融する時にＡｕ−Ｓｂ合金層および第二Ａｕ層も同
時に溶融するため、均質なＡｕ−Ｓｂ−Ｓｉ合金層を形
成することができる。
【００４１】3) 前記2)により、ペレットボンディング
時に裏面電極の溶融がばらつくのを防止することができ
るため、裏面電極をタブに良好な状態で機械的かつ電気
的に接続することができる
時に裏面電極の溶融がばらつくのを防止することができ
るため、裏面電極をタブに良好な状態で機械的かつ電気
的に接続することができる
【００４２】4) 前記3)により、ペレットボンディング
工程およびＮＰＮトランジスタの製造方法ひいてはＮＰ
Ｎトランジスタの品質および信頼性を高めることができ
る。
工程およびＮＰＮトランジスタの製造方法ひいてはＮＰ
Ｎトランジスタの品質および信頼性を高めることができ
る。
【００４３】5) 裏面電極の溶融のばらつきが防止され
ることにより、ペレットボンディングの作業時間のマー
ジンを減少することができるため、ペレットをタブに押
し付ける作業時間を短く設定することができ、ペレット
ボンディング工程の作業時間を短縮することができる。
ることにより、ペレットボンディングの作業時間のマー
ジンを減少することができるため、ペレットをタブに押
し付ける作業時間を短く設定することができ、ペレット
ボンディング工程の作業時間を短縮することができる。
【００４４】6) Ｓｉ−Ａｕ−Ｓｂ合金層の形成の温度
範囲に比較し、Ａｕ−Ｓｉ共晶温度のマージンは広く、
Ｓｂ偏析の危惧もないため、成膜時の不良を防止するこ
とができる。
範囲に比較し、Ａｕ−Ｓｉ共晶温度のマージンは広く、
Ｓｂ偏析の危惧もないため、成膜時の不良を防止するこ
とができる。
【００４５】7) 第一Ａｕ層形成工程、加熱工程、Ａｕ
−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一
の処理室において連続的に実施することにより、各工程
毎のウエハの搬送作業やサセプタへの着脱作業を省略す
ることができるため、裏面電極形成工程全体としての作
業時間を短縮することができ、生産性を高めることがで
きる。
−Ｓｂ合金層形成工程および第二Ａｕ層形成工程を同一
の処理室において連続的に実施することにより、各工程
毎のウエハの搬送作業やサセプタへの着脱作業を省略す
ることができるため、裏面電極形成工程全体としての作
業時間を短縮することができ、生産性を高めることがで
きる。
【００４６】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００４７】例えば、第一Ａｕ層１３、Ａｕ−Ｓｂ合金
層１５および第二Ａｕ層１６を形成する手段としては、
蒸着法を使用するに限らず、スパッタリング法や分子線
結晶成長（ＭＢＥ）法等を使用していもよい。
層１５および第二Ａｕ層１６を形成する手段としては、
蒸着法を使用するに限らず、スパッタリング法や分子線
結晶成長（ＭＢＥ）法等を使用していもよい。
【００４８】第一Ａｕ層形成工程、加熱工程、Ａｕ−Ｓ
ｂ合金層形成工程および第二Ａｕ層形成工程を同一の処
理室において連続して実施するに限らず、異なる処理室
において順次実施してもよい。すなわち、第一Ａｕ層、
第一Ａｕ層−シリコン合金層、Ａｕ−Ｓｂ合金層の表面
が酸化、汚染されなければ、それらの形成方法は問わな
い。例えば、連続枚葉スパッタリング装置が使用される
場合には、各ターゲット毎に処理室が異なるのが一般的
であり、ウエハはロードロック室の真空中を搬送される
ことにより、表面の酸化や汚染を防止されつつ各処理室
を移動されることになる。
ｂ合金層形成工程および第二Ａｕ層形成工程を同一の処
理室において連続して実施するに限らず、異なる処理室
において順次実施してもよい。すなわち、第一Ａｕ層、
第一Ａｕ層−シリコン合金層、Ａｕ−Ｓｂ合金層の表面
が酸化、汚染されなければ、それらの形成方法は問わな
い。例えば、連続枚葉スパッタリング装置が使用される
場合には、各ターゲット毎に処理室が異なるのが一般的
であり、ウエハはロードロック室の真空中を搬送される
ことにより、表面の酸化や汚染を防止されつつ各処理室
を移動されることになる。
【００４９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＮＰＮ
トランジスタに適用した場合について説明したが、それ
に限定されるものではなく、ダイオード抵抗体、静電容
量素子等の半導体基板の裏面側にＮ形半導体層を有する
ペレットが搭載された半導体装置全般に適用することが
できる。
なされた発明をその背景となった利用分野であるＮＰＮ
トランジスタに適用した場合について説明したが、それ
に限定されるものではなく、ダイオード抵抗体、静電容
量素子等の半導体基板の裏面側にＮ形半導体層を有する
ペレットが搭載された半導体装置全般に適用することが
できる。
【００５０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５１】半導体基板の裏面側にＮ形半導体層が形成
されたペレットの裏面側に基板側から第一Ａｕ層とＡｕ
−Ｓｂ合金層と第二Ａｕ層とにより形成された裏面電極
を形成することにより、均質なＡｕ−Ｓｂ−Ｓｉ合金層
を形成することができるため、ペレットボンディング時
の溶融のばらつきが減少させることができ、ペレットの
機械的かつ電気的な接続特性を高めることができる。
されたペレットの裏面側に基板側から第一Ａｕ層とＡｕ
−Ｓｂ合金層と第二Ａｕ層とにより形成された裏面電極
を形成することにより、均質なＡｕ−Ｓｂ−Ｓｉ合金層
を形成することができるため、ペレットボンディング時
の溶融のばらつきが減少させることができ、ペレットの
機械的かつ電気的な接続特性を高めることができる。
【図１】本発明の一実施の形態であるＮＰＮトランジス
タを示しており、（ａ）は一部切断斜視図、（ｂ）は主
要部の縦断面図である。
タを示しており、（ａ）は一部切断斜視図、（ｂ）は主
要部の縦断面図である。
【図２】本発明の一実施の形態であるＮＰＮトランジス
タの製造方法の前工程を示す工程図である。
タの製造方法の前工程を示す工程図である。
【図３】ＮＰＮトランジスタ素子の作り込み工程を示し
ており、（ａ）はウエハの平面図、（ｂ）はペレット部
の縦断面図である。
ており、（ａ）はウエハの平面図、（ｂ）はペレット部
の縦断面図である。
【図４】裏面電極形成工程を示す各縦断面図であり、
（ａ）は第一Ａｕ層形成工程後、（ｂ）は加熱工程後、
（ｃ）はＡｕ−Ｓｂ合金層形成工程後、（ｄ）は第二Ａ
ｕ層形成工程後を示している
（ａ）は第一Ａｕ層形成工程後、（ｂ）は加熱工程後、
（ｃ）はＡｕ−Ｓｂ合金層形成工程後、（ｄ）は第二Ａ
ｕ層形成工程後を示している
【図５】Ａｕ−Ｓｉ液相合金層形成の作用を説明するた
めの主要部の各縦断面図であり、（ａ）は従来の場合を
示し、（ｂ）は本実施の形態の場合を示している。
めの主要部の各縦断面図であり、（ａ）は従来の場合を
示し、（ｂ）は本実施の形態の場合を示している。
【図６】裏面電極形成工程を示す各線図であり、（ａ）
は従来の場合を示し、（ｂ）は本実施の形態の場合を示
している。
は従来の場合を示し、（ｂ）は本実施の形態の場合を示
している。
【図７】本発明の一実施の形態であるＮＰＮトランジス
タの製造方法の後工程を示す工程図である。
タの製造方法の後工程を示す工程図である。
【図８】ペレットボンディング工程後を示しており、
（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図９】ワイヤボンディング工程後を示しており、
（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
（ａ）は一部省略斜視図、（ｂ）は正面断面図である。
【図１０】樹脂封止体成形工程後を示しており、（ａ）
は一部省略斜視図、（ｂ）は正面断面図である。
は一部省略斜視図、（ｂ）は正面断面図である。
１…ウエハ（シリコンウエハ）、２…ペレット部、３…
ＮＰＮトランジスタ素子、４…サブストレート、５…コ
レクタ（アンチモンドープＮ＋層）、６…エピタキシャ
ル層、７…ベース、８…エミッタ、９…パッシベーショ
ン膜、１０…ベース電極、１１…エミッタ電極、１２…
裏面電極、１３…第一Ａｕ層、１４…Ａｕ−Ｓｉ液相合
金層、１５…Ａｕ−Ｓｂ合金層、１６…第二Ａｕ層、１
７…ペレット、２０…多連リードフレーム、２１…単位
リードフレーム、２２…外枠、２３…セクション枠、２
４、２５、２６…アウタリード、２７、２８、２９…イ
ンナリード、３０…タブ、３１…銀（Ａｇ）めっき被
膜、３２…ダム、３３、３４…ワイヤ、３５…樹脂封止
体、４０…ＮＰＮトランジスタ、４１…ＭＰＡＫ。
ＮＰＮトランジスタ素子、４…サブストレート、５…コ
レクタ（アンチモンドープＮ＋層）、６…エピタキシャ
ル層、７…ベース、８…エミッタ、９…パッシベーショ
ン膜、１０…ベース電極、１１…エミッタ電極、１２…
裏面電極、１３…第一Ａｕ層、１４…Ａｕ−Ｓｉ液相合
金層、１５…Ａｕ−Ｓｂ合金層、１６…第二Ａｕ層、１
７…ペレット、２０…多連リードフレーム、２１…単位
リードフレーム、２２…外枠、２３…セクション枠、２
４、２５、２６…アウタリード、２７、２８、２９…イ
ンナリード、３０…タブ、３１…銀（Ａｇ）めっき被
膜、３２…ダム、３３、３４…ワイヤ、３５…樹脂封止
体、４０…ＮＰＮトランジスタ、４１…ＭＰＡＫ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊早坂 尚 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F047 AA11 BA41 BA42 BB19 CB08
Claims (5)
- 【請求項１】 半導体基板の裏面側にＮ形半導体層が形
成されたペレットの裏面側に基板側から第一金層と金−
アンチモン合金層と第二金層とにより形成された裏面電
極が形成されていることを特徴とする半導体装置。 - 【請求項２】 前記ペレットにＮＰＮトランジスタ素子
またはＮ形基板を有するダイオードまたはＮ形基板を有
する抵抗体もしくは静電容量素子が作り込まれているこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
であって、半導体ウエハの裏面に第一金層が形成される
第一金層形成工程と、前記第一金層形成後の半導体ウエ
ハが加熱されて金−シリコン液相合金層が形成される加
熱工程と、前記加熱後の半導体ウエハの裏面に金−アン
チモン合金層が形成される金−アンチモン合金層形成工
程と、前記金−アンチモン合金層形成後の半導体ウエハ
の裏面に第二金層が形成される第二金層形成工程とを、
備えていることを特徴とする半導体装置の製造方法。 - 【請求項４】 前記第一金層形成工程、前記金−アンチ
モン合金層形成工程および第二金層形成工程が蒸着法ま
たはスパッタリング法によって実施されることを特徴と
する請求項３に記載の半導体装置の製造方法。 - 【請求項５】 前記第一金層形成工程、前記加熱工程、
前記金−アンチモン合金層形成工程および第二金層形成
工程が同一の処理室において続いて実施されることを特
徴とする請求項３または４に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020650A JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020650A JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210659A true JP2001210659A (ja) | 2001-08-03 |
| JP3826989B2 JP3826989B2 (ja) | 2006-09-27 |
Family
ID=18547177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000020650A Expired - Fee Related JP3826989B2 (ja) | 2000-01-28 | 2000-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826989B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2221817A1 (en) | 2001-10-12 | 2010-08-25 | Konica Minolta Opto, Inc. | Objective lens, optical element, optical pick-up apparatus and optical information recording and/or reproducing apparatus equipped therewith |
| CN111354784A (zh) * | 2018-12-21 | 2020-06-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
-
2000
- 2000-01-28 JP JP2000020650A patent/JP3826989B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2221817A1 (en) | 2001-10-12 | 2010-08-25 | Konica Minolta Opto, Inc. | Objective lens, optical element, optical pick-up apparatus and optical information recording and/or reproducing apparatus equipped therewith |
| EP2221816A1 (en) | 2001-10-12 | 2010-08-25 | Konica Minolta Opto, Inc. | Objective lens, optical element, optical pick-up apparatus and optical information recording and/or reproducing apparatus equipped therewith |
| EP2919234A1 (en) | 2001-10-12 | 2015-09-16 | Konica Minolta Opto, Inc. | Objective lens, optical element, optical pick-up apparatus and optical information recording and/or reproducing apparatus equipped therewith |
| CN111354784A (zh) * | 2018-12-21 | 2020-06-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3826989B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| JP2984068B2 (ja) | 半導体装置の製造方法 | |
| US8975117B2 (en) | Semiconductor device using diffusion soldering | |
| US20080105907A1 (en) | Semiconductor chip, semiconductor device and methods for producing the same | |
| JP2005526402A (ja) | 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 | |
| US5308797A (en) | Leads for semiconductor chip assembly and method | |
| EP0460785B1 (en) | Semiconductor device having a heat sink | |
| JPH0964258A (ja) | 大電力半導体デバイス | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| CN107527827B (zh) | 通过无焊剂焊接制造的半导体器件 | |
| US3986251A (en) | Germanium doped light emitting diode bonding process | |
| JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JP3500015B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| US20060197203A1 (en) | Die structure of package and method of manufacturing the same | |
| US12027490B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2633833B2 (ja) | 半導体レーザ | |
| US20220045031A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH05235323A (ja) | 半導体装置 | |
| JP3854467B2 (ja) | 半導体装置の製造方法 | |
| JP3345759B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003068674A (ja) | 半導体装置及びその製造方法 | |
| JPH0341742A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |