JP2005526402A - 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 - Google Patents

半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 Download PDF

Info

Publication number
JP2005526402A
JP2005526402A JP2004506099A JP2004506099A JP2005526402A JP 2005526402 A JP2005526402 A JP 2005526402A JP 2004506099 A JP2004506099 A JP 2004506099A JP 2004506099 A JP2004506099 A JP 2004506099A JP 2005526402 A JP2005526402 A JP 2005526402A
Authority
JP
Japan
Prior art keywords
plastic casing
casing body
solder
semiconductor component
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004506099A
Other languages
English (en)
Inventor
ギュンター　ヴァイトル
ゲオルク　ボーグナー
ヒーグラー ミヒャエル
ヴィンター マティアス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2005526402A publication Critical patent/JP2005526402A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

放射線を送信又は受信する半導体チップ９が、リードフレーム２に組み付けるためにはんだ付けされる。このリードフレーム２は、あらかじめ形成されたプラスチックケーシング体５、「プレモールドされたパッケージ」により取り囲まれるように成形されている。１０μｍよりも小さい層厚さに塗布された低融点のはんだ３を使用することにより、はんだ付けプロセスは、ほぼプラスチックケーシング体５の熱的な損傷なしに行うことができる。

Description

本発明は、請求項１の上位概念部に記載の方法及び請求項２４の上位概念部に記載のオプトエレクトロニック半導体構成素子に関する。さらに本発明は、前記オプトエレクトロニック半導体構成素子を製造する方法に関する。
放射線を送信及び／又受信する半導体チップは、「あらかじめケーシングを付与された」リードフレームに、従来の形式で接着プロセスにより固定されている。このリードフレームではチップ組付け領域に、このチップ組付け領域を取り囲むようにプラスチックケーシング体が成形されている。
前記ケーシング構成形式では、半導体チップは接着によりリードフレームに被着される。なぜならば、これにより、はんだ付けプロセスにおいては不可欠であるが、プラスチックケーシングを損傷しかねない高い温度が回避されるからである。
特に高い電気的な出力を有する構成素子のために必要な、半導体チップとリードフレームとの結合部の極めて良好な電気的及び熱的な伝導率のためには、チップと接続部との間の金属的な結合が接着結合に比べて有利であろう。とりわけ高出力発光ダイオードの領域では、極めて良好な熱連結が重要であり、これにより、持ち込まれた損失出力がケーシングから導出され、場合によっては外部のヒートシンクに連結される。ケーシング損傷の危険性の前記理由から、これまでにはあらかじめ射出成形されたプラスチックケーシング体において発光ダイオード（ＬＥＤ）チップとリードフレームとの間にはんだ付け結合を施すことは除外されていた。
そこで本発明の課題は、冒頭で述べた形式の方法を改良して、半導体チップを、チップと接続部との間の金属の結合を用いて、プラスチックケーシング体に固定することができ、同時にプラスチックケーシング体の機能性が損傷される危険性が低減されているものを提供することである。さらに、対応したオプトエレクトロニック構成素子及びこのオプトエレクトロニック構成素子を製造するための方法を提供したい。
この課題は、請求項１の特徴部に記載の方法、請求項２４の特徴部に記載のオプトエレクトロニック構成素子若しくは請求項３９の特徴部に記載の方法により解決される。
低融点のはんだをわずかな量だけ使用することにより、熱可塑性樹脂及び／又は熱硬化性樹脂を含有する、有利には熱可塑性樹脂により製造されたプラスチックケーシング体が接触している金属部分の強すぎる加熱が阻止される。特に有利には、熱可塑性樹脂としては高温熱可塑性樹脂、例えばＰＰＡ、ポリスルホン及びＬＰＣ（Liquid Crystal Polymer;液晶ポリマ）が使用される。熱可塑性樹脂は、有利には二酸化チタン、ガラス繊維、鉱物の充填材及びこれに類似の充填材により充填されている。有利には、２００〜２６０℃の間の温度ではんだ付けすることのできるはんだ層が使用される。同時に軟ろうの使用により、硬ろうを使用した場合とは反対に、はんだ付けされたチップの、チップ損傷につながる恐れのある歪みをほぼ阻止することができる。
有利には、接続部は、第１の主面と第２の主面とを有している。この方法の特に有利な１変化形では、前記第１の主面と第２の主面とは、プラスチックケーシング体により被覆されている。この場合に、特に第１の主面及び／又は第２の主面は直接にプラスチックケーシング体に隣接している。
低融点の軟ろうとしては、純粋なすず、主成分がすずである合金又は共融混合物を有する合金、例えば、ＡｇＳｎ，ＣｕＳｎ，ＰｂＳｎ又はＩｎＰｂ又はこれらの合金から成る混合物が使用される。はんだとして合金が使用される場合には、それぞれ２成分系又はそれよりも多い複数成分系の共融混合物となるように合金の組成を選択し、これにより、合金のできるだけ低い融点が得られていると有利である。
はんだ付けしたい箇所への、１〜１０μｍまでの厚さを有する薄い層の意図的な析出が有利である。特に２〜５μｍまでの厚さを有する層の析出が有利である。これにより、リードフレームに向けられた側におけるＬＥＤチップの側面の濡れは阻止することができる。このような濡れは、フリップチップ組付け（以下を参照）の場合には非常に簡単に活性のエピタキシ層列の短絡につながる恐れがある。
有利には、薄いはんだ層は、従来の方法、例えば蒸着、スパッタリングなどにより被着することができる。
はんだがリードフレームに塗布される場合には、有利にはリードフレームに、このリードフレームを取り囲むようにプラスチックケーシング体が成形される前に行われる。
特に有利には、合金の個々の成分の薄い層を幾重にも交互に析出することが有利である。層パッケージの厚さ全体は、この場合にもやはり有利には１〜１０μｍまで、若しくは２〜５μｍまでである。
薄い層の金属は、隣接層へのそれぞれ短い拡散距離に基づいて、はんだ付けプロセスの間に混合される。はんだの急速な溶融、ひいてはチップと接続部との急速なはんだ付けは、有利には次のような効果を有する、すなわち、プレモールドされたパッケージのプラスチックケーシング体が、高められた温度に短時間のみさらされる必要があり、これにより、機能性はほとんど損なわれないという効果を有している。
短いはんだ付け継続時間により、同時にはんだプロセスの温度が低い場合には、ＬＥＤチップをプレモールドされたパッケージのリードフレームにはんだ付けすること、すなわち、チップと接続部との間に金属の結合部を設けることが可能である。
はんだを加熱する場合に酸化層がはんだ又ははんだ付けしたい表面に形成されることを阻止するためには、はんだ付けしたい表面にはんだを塗布した後に、薄い金膜を、はんだ及び／又ははんだ付けしたいチップ表面、若しくははんだ付けしたいリードフレーム表面に被着すると有利である。
低い加工温度は、チップのほぼひずみなしのはんだ付けを可能にする。
わずかなはんだ量により、特にチップの活性のエピタキシ層列を、接続部に向けてはんだ付けする可能性が生じる。「フェースダウン」又は「トップダウン」組付けとも呼ばれるこのいわゆる「フリップチップ」装置は、本発明による技術的な理論によれば極めて小さいはんだ量に基づいてのみ実施することができる。
チップの側壁の濡れは、従来の接着プロセスにおいても生じる。このことが、フリップチップ組付けにおいて接着法によりチップをリードフレーム又は別の導電性の接続部に被着することが困難な理由である。
特に銀微粒子により充填された従来の導電性接着剤を使用した場合は、とりわけ銀微粒子が湿潤時には電界で比較的強く移動するという問題が生じる。このことは、特に運転のために高い電圧を必要とする赤外線センサ及び赤外線放射体の場合についていえる。この問題に対処するためには、この場合には従来の形式で導電性の充填材として、しばしば金微粒子が使用される。
軟ろうの使用は、これとは反対に非常に安価である。
本発明による方法及びオプトエレクトロニック構成素子の有利な発展形及び構成が従属請求項に記載されている。
本発明による方法及びオプトエレクトロニック構成素子の別の利点及び有利な構成が、図１から図８までに関して詳しく説明した以下の実施例に明らかである。
図１による実施例は、第１の主面と第２の主面とが設けられているリードフレーム２を有している。このリードフレーム２には、プラスチックケーシング体５がリードフレーム２を取り囲むようにトランスファモールド又はインジェクションモールドされている（プレモールドされたパッケージ）。前記プラスチックケーシング体５の切欠き６には、ＬＥＤチップ９が、金属のリードフレーム２の接続部１２に軟ろうにより固定されている。前記切欠き６はケーシング基体の外部からリードフレーム２へ通じている。リードフレーム２の第１の主面と第２の主面とは、プラスチックにより被覆されている。したがってリードフレームのほかには、付加的な冷却体は基本的には存在していない。
リードフレームの代わりに、択一的に、プラスチックケーシング体５に被着された金属化層２２を設け、この金属化層２２が接続部１２を有しているようにしてもよい。別の選択肢として、プラスチックケーシング体に埋め込まれた冷却体が接続部として働くようにすることができる。ＬＥＤチップ９と接続部１２との間に設けられたはんだ層３が、有利には１〜１０μｍまでの厚さを有している。特に有利には、はんだ層は２〜５μｍまでの厚さを有している。本実施例の軟質はんだは、主に純粋なすず、又は主成分がすずである合金から成っている。はんだ付けのためのはんだ材料としては、例えば、材料系が共融混合物を有する合金を使用してもよい。このためには、ＡｇＳｎ，ＣｕＳｎ，ＰｂＳｎ又はＩｎＰｂ、又はこれらの合金のうちの少なくとも２つから成る混合物又は層列が考慮される。プラスチックケーシング体は、熱可塑性樹脂、有利には高熱熱可塑性樹脂、例えばＰＰＡを有している。ポリスルホン又はＬＣＰ（液晶ポリマ：Liquid Crystal Polymers）を使用することもできる。充填材例えばガラス繊維、鉱物の充填材及びＴｉＯ２により改良された耐熱性を得ることができる。しかしながら、プラスチックケーシング体は、熱硬化性樹脂を有していてもよい。
図２に示した第２実施例は、上に述べた実施例とは次の点で異なっている。すなわち、ＬＥＤチップ９が、フリップチップ組付け（上記参照）時に軟ろうにより接続部に固定されている。この場合には、この接続部はケーシング基体５に蒸着された金属化層２２であるが、最初に述べた場合のようにリードフレームの一部であってもよい。わずかなはんだ厚さに基づいて、はんだはチップ９の下方で押し出されない。エピタキシ層列の短絡の危険性は著しく低減されている。
これに対して、著しく大きい厚さを有するはんだ層が被着される場合には、図３に示したように、はんだがリードフレーム２に搭載されたチップ９の下方で押し出される危険性が生じる。このようなはんだは、チップ９の接続部と側壁とを濡らす。フリップチップの形のチップ９の活性の側４がリードフレーム２へ向かって配置されている場合には、メニスカス１３を形成するはんだは、接続部１２からチップ９のチップ基板１まで活性のエピタキシ層列４に沿って電気的な短絡を引き起こす。
図４は、はんだ層３の配置のための特に有利な可能性を示している。このはんだ層３は、はんだ付けプロセスで合金を形成する。この合金の材料系は共融混合物を有している。合金の個々の成分の薄い層２３，３３が、チップと接続部との間に交互に配置されている。層２３は、例えばすずから成っており、かつ層３３は銀から成っている。
それぞれの隣接層への短い拡散距離により、個々の金属は、はんだ付けプロセスの間に互いに混合され、合金を形成する。
図５に概略的に示した実施例は、例えば図１による実施例に記載したような、プレモールドされたパッケージにＬＥＤチップをはんだ付けするための組付け手順である。主にすず又は主成分をすずとする合金から成っている（例えば２〜５μｍまでの厚さを有する）はんだ層が接続部に被着される。この接続部は、例えばリードフレーム、プラスチックケーシング体に埋め込まれた冷却体、又はプラスチックケーシング体に被着された金属化層であってよい。リードフレームの場合には、特にリードフレームは、冷却体の使用なしに埋め込まれ、これにより、リードフレームの第１の主面と第２の主面とはプラスチックにより被覆されている。次いではんだにはフラックスが加えられ、その上にチップが配置される。次いでプレモールドされたパッケージは、有利には２００〜２６０℃までではんだ付け炉を通過する。このはんだ付け炉内でははんだ結合が施される。次いで前記プレモールドされたパッケージは洗浄ユニットを通過する。この洗浄ユニットでは、特にフラックスによりもたらされた残滓が洗い落とされる。
フラックスは、連続炉内ではんだ及びチップに形成された酸化層を除去するため、若しくは酸化層の発生を阻止するために必要である。はんだ結合の質を著しく低下させる酸化層がはんだに形成されることを阻止するためには、はんだ付け工程の前にはんだに金薄膜を析出させることもできる。
上に述べた方法形式に対して択一的に、はんだ層は、プラスチックケーシング体を形成する前にリードフレームに被着することができる。
図６に概略的に示した第２実施例によるプロセスは、主にはんだペーストの形のはんだが使用されることにより上に述べた実施例とは異なっている。このはんだペーストは、接続部のみに又は半導体チップのみに塗布するか、又は接続部にも半導体チップにも塗布することができる。ＬＥＤチップは、コンベヤがはんだ付け炉を通過する前に、プレモールドされたパッケージの内部の、はんだペーストを施された接続部の箇所に配置される。
はんだペースト内に含まれた化学物質、例えばフラックスを除去するためには、本実施例においてもはんだ炉に洗浄ユニットが後置されている。
図７の実施例による方法では、はんだがＬＥＤチップの背面に蒸着により塗布される。はんだ材料としては合金が使用される。この合金の材料系は共融混合物を有している。この合金は、ＡｇＳｎ，ＣｕＳｎ，ＰｂＳｎ又はＩｎＰｂ又はこれらの合金のうちの少なくとも２つから成る混合物であってよい。個々の合金の層列、又はこれらの合金を形成する個々の金属の層列を使用することも可能である。チップはプレモールドされたパッケージの内部のリードフレームに配置される。前に述べた実施例とは反対に、リードフレームとチップとは、リードフレームの下方に位置する加熱テーブルにより加熱され、これにより、軟ろうが溶融される。
この場合にはフラックスを使用することなしにはんだ付けされる。それ故、はんだ付け炉には洗浄ユニットは後置されていない。これにより、広範に特に重大な形の不純化なしに、はんだ付けされた半導体構素子７が得られる。
図８の実施例による方法では、上に述べた実施例の場合のように、はんだを蒸着されたＬＥＤチップが、プレモールドされたパッケージの内部のリードフレームに配置される。はんだ層は、蒸着の後には１〜１０μｍまでの厚さ、有利には１〜５μｍまでの厚さを有している。プラスチックケーシング体は、熱硬化性樹脂又は熱可塑性樹脂のためのトランスファモールド又はインジェクションモールド又は別の形状付与法によりリードフレームに形成されていてよい。本実施例では、リードフレーム上のはんだ付けしたい箇所にあらかじめフラックスが塗布される。コンベヤは、はんだ炉を通過し、次いで洗浄ユニットを通過する。はんだ付け工程の後には、はんだ層の厚さは０．１〜１０μｍまで、有利には０．１〜５μｍまでである。
本発明による方法のための全ての実施例では、ＬＥＤチップはフリップチップ組付けにおいても接続部に固定することができる。ＬＥＤチップへのはんだの蒸着は、この場合には当然のことながらチップ背面に施される必要はなく、ＬＥＤチップの活性のエピタキシ層列に施さればよい。
接続部は、２つの主面で、プラスチックケーシング体のプラスチックにより覆われていてよく、これにより、さらなる冷却体は接続部に存在していない。
放射線を放出する半導体チップにおいて使用するほかには、本発明による方法は当然のことながら別の半導体構造体、例えば特に赤外線センサ、赤外線放射体又はトランジスタのはんだ付けのためにも使用可能である。
本発明による方法により組み付けられたチップを備えたオプトエレクトロニック半導体構成素子の概略図である。
本発明によりフリップチップで組み付けられたチップを備えたオプトエレクトロニック半導体構成素子の概略図である。
従来の接着法によりフリップチップ組み付けしたチップを供えたオプトエレクトロニック半導体構成素子の概略図である。
本発明による方法により準備されたはんだ付け箇所の概略図である。
本発明による方法の第１実施例の組付け手順のためのフローチャートである。
本発明による方法の第２実施例の組付け手順のためのフローチャートである。
本発明による方法の第３実施例の組付け手順のためのフローチャートである。
本発明による方法の第４実施例の組付け手順のためのフローチャートである。

Claims (39)

  1. プラスチックケーシング体（５）内に、又はプラスチックケーシング体（５）に配置された熱的及び／又は電気的に伝導性の接続部（１２，２）に半導体チップ（９）を被着する方法において、結合を、はんだ付けプロセスにより形成することを特徴とする、プラスチックケーシング体（５）内に、又はプラスチックケーシング体（５）に配置された熱的及び／又は電気的に伝導性の接続部（１２，２）に半導体チップ（９）を被着する方法。
  2. 接続部が、第１の主面及び第２の主面を有しているようにする、請求項１記載の方法。
  3. プラスチックケーシング体により第１の主面及び第２の主面を被覆する、請求項２記載の方法。
  4. プラスチックケーシング体が、熱可塑性樹脂を有しているようにする、請求項
    １から３までのいずれか１項記載の方法。
  5. プラスチックケーシング体が、熱硬化性樹脂を有しているようにする、請求項１から４までのいずれか１項記載の方法。
  6. リードフレーム（２）を取り囲む成形により、特にインジェクションモールド又はトランスファモールドによりプラスチックケーシング体（５）を形成し、かつ接続部（１２）を、リードフレーム（２）の構成部分として形成する、請求項１から５までのいずれか１項記載の方法。
  7. 接続部（１２）として、プラスチックケーシング体（５）に被着された金属化層を用いる、請求項１から５までのいずれか１項記載の方法。
  8. 接続部（１２）として、プラスチックケーシング体（５）に埋め込まれた冷却体を用いる、請求項１から６までのいずれか１項記載の方法。
  9. 半導体チップ（９）と接続部（１２，２）との間に１μｍ〜１０μｍまでの厚さを有するはんだ層（３）を使用する、請求項１から８までのいずれか１項記載の方法。
  10. 半導体チップ（９）と接続部（１２，２）との間に２μｍ〜５μｍまでの厚さを有するはんだ層（３）を使用する、請求項１から８までのいずれか１項記載の方法。
  11. はんだ付けを、２００℃〜２６０℃までの間の温度で行う、請求項１から１０までのいずれか１項記載の方法。
  12. はんだ材料として、主に純粋なすず又は主成分をすずとする合金を使用する、請求項１から１１までのいずれか１項記載の方法。
  13. はんだ材料として、主に合金を使用し、該合金の材料系が共融混合物を有するようにする、請求項１から１１までのいずれか１項記載の方法。
  14. はんだ材料として、ＡｇＳｎ，ＣｕＳｎ，ＰｂＳｎ及びＩｎＰｂから成る合金のグループによる合金、又はこれらの合金のうちの少なくとも２つから成る混合物又は層列を使用する、請求項１３記載の方法。
  15. はんだ付けの前にはんだ材料をチップ（９）に塗布する、請求項１から１４までのいずれか１項記載の方法。
  16. はんだ付けの前にはんだ材料を接続部（１２，２）に塗布する、請求項１から１５までのいずれか１項記載の方法。
  17. はんだの種々異なった合金成分から成る層を、半導体チップ（９）及び／又は接続部（１２，２）に被着することを特徴とする、請求項１３から１６までのいずれか１項記載の方法。
  18. はんだ付けの前にはんだ材料に金膜を析出させる、請求項１から１７までのいずれか１項記載の方法。
  19. はんだ付けの前に半導体チップ（９）を、フラックスにより接続部（１２，２）に固定する、請求項１から１８までのいずれか１項記載の方法。
  20. はんだ付けの前に半導体チップ（９）を、はんだペーストにより接続部（１２，２）に固定する、請求項１から１９までのいずれか１項記載の方法。
  21. はんだ付け工程のために連続炉を使用する、請求項１から２０までのいずれか１項記載の方法。
  22. はんだ付け工程のために、加熱プレートを使用する、請求項１から２０までのいずれか１項記載の方法。
  23. プラスチックケーシング体（５）が、はんだ付け工程の後に洗浄ユニットを通過するようにする、請求項１から２２までのいずれか１項記載の方法。
  24. オプトエレクトロニック半導体構成素子（７）であって、プラスチックケーシング体（５）内に、又はプラスチックケーシング体（５）に配置された熱的及び／又は電気的に伝導性の接続部（１２）に、放射線を放出する及び／又は放射線を受信する半導体チップ（９）が設けられている形式のものにおいて、半導体チップ（９）と、外側部分（１２，２）との間に設けられた結合層が、軟ろうを有していることを特徴とする、オプトエレクトロニック半導体構成素子（７）。
  25. 接続部が、第１の主面と第２の主面とを有していることを特徴とする、請求項２４記載のオプトエレクトロニック半導体構成素子（７）。
  26. 第１の主面と第２の主面とが、プラスチックケーシング体により被覆されている、請求項２５記載のオプトエレクトロニック半導体構成素子。
  27. プラスチックケーシング体が、熱可塑性樹脂を有している、請求項２４から２６までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  28. プラスチックケーシング体が、熱硬化性樹脂を有している、請求項２４から２７までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  29. 接続部（１２）が、リードフレーム（２）の構成部分であり、該リードフレーム（２）が、プラスチックケーシング体（５）により、リードフレーム（２）を取り囲むように成形されている、特にインジェクションモールド又はトランスファモールドされている、請求項２４から２８までのいずれか１項記載のオプトエレクトロニック半導体構成素子。
  30. 接続部（１２）が、プラスチックケーシング体（５）に被着された金属化層（２２）である、請求項２８記載のオプトエレクトロニック半導体構成素子（７）。
  31. 接続部（１２）が、プラスチックケーシング体（５）内に埋め込まれた冷却体である、請求項２８記載のオプトエレクトロニック半導体構成素子（７）。
  32. 半導体チップ（９）と、接続部（１２，２）との間に、０．１μｍ〜１０μｍまでの厚さを有するはんだ層（３）が設けられている、請求項２８から３１までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  33. 半導体チップ（９）と接続部（１２，２）との間に、０．１μｍ〜５μｍまでの厚さを有するはんだ層（３）が設けられている、請求項２８から３１までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  34. はんだ材料（３）として、主に純粋なすず又は主成分をすずとする合金が使用されている、請求項２７から３２までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  35. はんだ材料として、主に合金が使用されており、該合金の材料系が共融混合物を有している、請求項２８から３３までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  36. はんだ材料（３）として、主にＡｇＳｎ，ＣｕＳｎ，ＰｂＳｎ及びＩｎＰｂから成るグループによる合金、又はこれらの合金のうち少なくとも２つから成る混合物又は層列が使用されている、請求項３５記載のオプトエレクトロニック半導体構成素子。
  37. 半導体チップが、フリップチップ組付けにより接続部（１２）に固定されており、これにより、活性のエピタキシ層列（４）が接続部（１２）に向けられている、請求項２８から３６までのいずれか１項記載のオプトエレクトロニック半導体構成素子（７）。
  38. エピタキシ層列（４）と接続部分との間に、はんだ層と、コンタクト層、特にエピタキシ層列のコンタクト金属化部のみが存在している、請求項３７記載のオプトエレクトロニック半導体素子。
  39. 請求項３７又は３８記載のオプトエレクトロニック半導体構成素子を製造する方法であって、次の方法ステップを用いる、すなわち、
    ａ）エピタキシ層列（４）を基板ウエーハに形成し、
    ｂ）コンタクト層を形成し、
    ｃ）ステップａ）及びステップｂ）で形成されたウエーハを個々の半導体チップに個別化し、
    ｄ）チップを、プラスチックケーシングの接続部にはんだ付けにより固定する、
    ことを特徴とする、請求項３７又は３８記載のオプトエレクトロニック半導体素子を製造する方法。
JP2004506099A 2002-05-16 2003-05-14 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 Pending JP2005526402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10221857A DE10221857A1 (de) 2002-05-16 2002-05-16 Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
PCT/DE2003/001557 WO2003098706A2 (de) 2002-05-16 2003-05-14 Verfahren zum befestigen eines halbleiterchips in einen kunststoffgehäusekörper, optoelektronisches halbleiterbauelement

Publications (1)

Publication Number Publication Date
JP2005526402A true JP2005526402A (ja) 2005-09-02

Family

ID=29285481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004506099A Pending JP2005526402A (ja) 2002-05-16 2003-05-14 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法

Country Status (7)

Country Link
US (1) US8110437B2 (ja)
EP (1) EP1504476A2 (ja)
JP (1) JP2005526402A (ja)
CN (1) CN1666348A (ja)
DE (1) DE10221857A1 (ja)
TW (1) TWI260080B (ja)
WO (1) WO2003098706A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10348253B3 (de) * 2003-10-16 2005-02-17 Robert Bosch Gmbh Verfahren zum Einkleben eines Chips in ein Premold-Gehäuse und zugehöringe Vorrichtung
DE102004004783A1 (de) * 2003-12-19 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement und Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen
CN100468792C (zh) * 2004-11-24 2009-03-11 杨秋忠 整合型发光二极管及其制造方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
TWI284433B (en) * 2006-02-23 2007-07-21 Novalite Optronics Corp Light emitting diode package and fabricating method thereof
WO2008024761A2 (en) 2006-08-21 2008-02-28 Innotec Corporation Electrical device having boardless electrical component mounting arrangement
US20090001491A1 (en) * 2006-10-30 2009-01-01 Biomimetics Technologies Inc Method for producing a microchip that is able to detect infrared light with a semiconductor at room temperature
US8093619B2 (en) * 2006-12-28 2012-01-10 Nichia Corporation Light emitting device
US8408773B2 (en) 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
US7712933B2 (en) 2007-03-19 2010-05-11 Interlum, Llc Light for vehicles
US8230575B2 (en) 2007-12-12 2012-07-31 Innotec Corporation Overmolded circuit board and method
US20110260192A1 (en) * 2008-10-01 2011-10-27 Chang Hoon Kwak Light-emitting diode package using a liquid crystal polymer
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
DE102010052835A1 (de) * 2010-11-29 2012-05-31 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
US8952413B2 (en) * 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US9022631B2 (en) 2012-06-13 2015-05-05 Innotec Corp. Flexible light pipe
US9601673B2 (en) 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6172210A (ja) * 1984-09-17 1986-04-14 Oki Electric Ind Co Ltd 光半導体結合器におけるレンズ半田付け方法
JPH08181392A (ja) * 1994-08-01 1996-07-12 Nippondenso Co Ltd 電気素子の接合材料および接合方法
JPH11121920A (ja) * 1997-10-13 1999-04-30 Nippon Telegr & Teleph Corp <Ntt> 半田リフロー方法およびその装置
JPH11220218A (ja) * 1997-11-07 1999-08-10 Sharp Corp 半導体発光装置、その製造方法およびマウント部材
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JPH11307875A (ja) * 1998-04-24 1999-11-05 Sony Corp 電子装置
JP2001111116A (ja) * 1999-10-13 2001-04-20 Rohm Co Ltd チップ型半導体発光装置
JP2001223391A (ja) * 2000-02-08 2001-08-17 Nichia Chem Ind Ltd 発光ダイオードの形成方法
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2002083835A (ja) * 2000-09-08 2002-03-22 Sharp Corp 半導体装置の製造方法
JP2002118294A (ja) * 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339768A (en) * 1980-01-18 1982-07-13 Amp Incorporated Transistors and manufacture thereof
JPS5864052A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置およびその製造方法
JPS5893358A (ja) * 1981-11-30 1983-06-03 Mitsubishi Electric Corp 半導体装置
JPS6081884A (ja) * 1983-10-11 1985-05-09 Nec Corp 半導体発光装置
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
MX171852B (es) * 1989-05-31 1993-11-19 Texas Instruments Inc Combinacion de marco conductor para la construccion de un paquete de circuito integrado y metodo para producir un dispositivo semiconductor de empaque de cavidad
KR940002444B1 (ko) * 1990-11-13 1994-03-24 금성일렉트론 주식회사 반도체 소자의 패키지 어셈블리 방법
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
JP4090512B2 (ja) * 1997-04-08 2008-05-28 日本オプネクスト株式会社 光モジュール
US6246123B1 (en) * 1998-05-04 2001-06-12 Motorola, Inc. Transparent compound and applications for its use
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
US6261868B1 (en) * 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
EP1188182B1 (en) * 1999-05-31 2012-08-22 Infineon Technologies AG A method of assembling a semiconductor device package
DE19929026B4 (de) * 1999-06-25 2011-02-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Drucksensors
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6643919B1 (en) * 2000-05-19 2003-11-11 Siliconware Precision Industries Co., Ltd. Method of fabricating a semiconductor device package having a core-hollowed portion without causing resin flash on lead frame
KR100542336B1 (ko) * 2000-07-17 2006-01-11 산요덴키가부시키가이샤 반도체 레이저장치
DE10124141B4 (de) 2000-09-29 2009-11-26 Infineon Technologies Ag Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
WO2002027789A1 (de) 2000-09-29 2002-04-04 Infineon Technologies Ag Verbindungseinrichtung
JP2002313995A (ja) * 2001-04-19 2002-10-25 Mitsubishi Electric Corp ランドグリッドアレイ型半導体装置およびその実装方法
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
KR100975692B1 (ko) * 2002-07-01 2010-08-12 가부시끼가이샤 르네사스 테크놀로지 반도체 장치
JP2007317822A (ja) * 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6172210A (ja) * 1984-09-17 1986-04-14 Oki Electric Ind Co Ltd 光半導体結合器におけるレンズ半田付け方法
JPH08181392A (ja) * 1994-08-01 1996-07-12 Nippondenso Co Ltd 電気素子の接合材料および接合方法
JPH11121920A (ja) * 1997-10-13 1999-04-30 Nippon Telegr & Teleph Corp <Ntt> 半田リフロー方法およびその装置
JPH11220218A (ja) * 1997-11-07 1999-08-10 Sharp Corp 半導体発光装置、その製造方法およびマウント部材
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JPH11307875A (ja) * 1998-04-24 1999-11-05 Sony Corp 電子装置
JP2001111116A (ja) * 1999-10-13 2001-04-20 Rohm Co Ltd チップ型半導体発光装置
JP2001223391A (ja) * 2000-02-08 2001-08-17 Nichia Chem Ind Ltd 発光ダイオードの形成方法
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2002118294A (ja) * 2000-04-24 2002-04-19 Nichia Chem Ind Ltd フリップチップ型発光ダイオード及び製造方法
JP2002083835A (ja) * 2000-09-08 2002-03-22 Sharp Corp 半導体装置の製造方法
JP2002115076A (ja) * 2000-10-11 2002-04-19 Hitachi Chem Co Ltd 置換金めっき方法

Also Published As

Publication number Publication date
US20050214968A1 (en) 2005-09-29
EP1504476A2 (de) 2005-02-09
TWI260080B (en) 2006-08-11
WO2003098706A3 (de) 2004-05-27
TW200401422A (en) 2004-01-16
CN1666348A (zh) 2005-09-07
WO2003098706A2 (de) 2003-11-27
US8110437B2 (en) 2012-02-07
DE10221857A1 (de) 2003-11-27

Similar Documents

Publication Publication Date Title
JP2005526402A (ja) 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法
US6693350B2 (en) Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
TWI489602B (zh) 半導體結構及半導體封裝系統
US5578869A (en) Components for housing an integrated circuit device
JP3601432B2 (ja) 半導体装置
EP1188182B1 (en) A method of assembling a semiconductor device package
KR101138306B1 (ko) Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ
US8084861B2 (en) Connection structure semiconductor chip and electronic component including the connection structure and methods for producing the connection structure
US20110316160A1 (en) Semiconductor Arrangement, Semiconductor Module, and Method for Connecting a Semiconductor Chip to a Ceramic Substrate
JPH08181392A (ja) 電気素子の接合材料および接合方法
JPH04245652A (ja) 半導体装置の製造方法
TW200844529A (en) Optical coupler package
JP2009076703A (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP3685659B2 (ja) 半導体装置の製造方法
TWI335114B (en) Optimized contact design for thermosonic bonding of flip-chip devices
JP2004083964A (ja) 銅系放熱板及びその製造方法
US11908830B2 (en) Semiconductor device and method for fabricating the same
US20220392820A1 (en) Integrated circuit optical package
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JP3826989B2 (ja) 半導体装置およびその製造方法
JPH02244689A (ja) 半導体レーザ素子放熱体のサブマウントの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110127