JPS5864052A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS5864052A
JPS5864052A JP56164590A JP16459081A JPS5864052A JP S5864052 A JPS5864052 A JP S5864052A JP 56164590 A JP56164590 A JP 56164590A JP 16459081 A JP16459081 A JP 16459081A JP S5864052 A JPS5864052 A JP S5864052A
Authority
JP
Japan
Prior art keywords
lead frame
resin
enclosure
thermoplastic resin
envelope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56164590A
Other languages
English (en)
Other versions
JPH0121627B2 (ja
Inventor
Rikuro Sono
薗　陸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56164590A priority Critical patent/JPS5864052A/ja
Publication of JPS5864052A publication Critical patent/JPS5864052A/ja
Publication of JPH0121627B2 publication Critical patent/JPH0121627B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は放射線照射によるソフトエラーが発生しない構
造とした樹脂封止形半導体装置とその製造方法に関する
。
従来よシ、半導体記憶装置にα線が照射されると、メモ
リ七ルの記憶を狂わせるいわゆるソフトエラーが知られ
ておシ、これは配憶装置としては致命的な問題となって
いる。α線は例えばセラ、ミックパッケージを構成する
アルきす（１，Ｏ，）やシリカ（Ｓｉｎ、　）などの無
機材料に極〈微量に含まれる放射性元素から放射され、
そのためセラミック製パッケージ内部にはα線をａｍす
るような対策がなされている。一方、當産品として汎用
さ　　　　　、れている樹脂封止形（モールド）パッケ
ージは樹脂材料にフィラーと称して同じくアルミナ、シ
リカやガラスなどの無機物を７０ｑ６程度も含有してお
シ、シかもこれらの樹脂材料は半導体チ゛ツブに密着す
る構造であるから、絶えずα線に照射されて、ソフトエ
ラーを発生する心配があシ、そのため、超高集積度記憶
装置には殆んどモールドパッケージが使用されていない
状況である。又使用の場合には、素子表面に保ｌｉ！膜
を形成する等の配慮がなされている。
しかしながら、大量主意に最も適しているモールドパッ
ケージを使用しない半導体記憶装置は低価格化が困難で
あり、′これを解消させるため本発明はソフトエラーの
発生が非常に少いモールドパッケージを有する半導体装
置とその製造方法を提案するものである。
本発明の特徴とするところは、外囲器の全部あるいは一
部が熱可塑性樹脂から作成され、内部に無機物のフィラ
ーを含まない高純度樹脂が充たされたバツｌ−ジ構造を
有する半導体装置とその製造方法であり、以下実施例に
よシ図面を参照して詳しく説明する。
第１図は本発明にかかる半導体装置の透視平面図で、リ
ードフレーム１はタイバー２、外枠３を切断除去する前
工程を図示している。第２図はその拡大した横断面図を
示しており、図において４は半導体チップ、５紘熱可塑
性樹脂からなる外囲器、６は内部に充填した高純度樹脂
、７は金属キャップである。かような構造にすると半導
体チップ４は高純度樹脂に被覆されて、高純度樹脂はア
ルミナやシリカのような無機物を含んでいないからα線
放射によりソフトエラーを生ずることはない。高純度樹
脂は例えばフィラーを含有しない純粋なエポキシ樹脂を
用い、これを溶融し、中ニア−させる。このように高純
度樹脂で厚く被覆されいると、たとえ外囲器とした熱可
塑性樹脂にフィラーが含まれてα線を放射しても、又、
キャップをセラミック製にしてα線放射の心配があって
も高純度樹脂で阻まれてソフトエラーを発生することが
ない。通常％　３００（”）程度の厚さの樹脂で充分に
α線が阻止される。
第３図は本発明にかかる他の実施例の横断面図を示し、
底面を金属板８とし、周囲四方の側面のみを熱可塑性樹
脂で作成した例で、放熱性が改善される構造である。
次に製造方法を説明すると、本発明の半導体装置社出来
るだけ低価格化されることが重要で、構造と同様に製造
方法にも特徴がある。第４図に製造工程表を示している
が、リードフレームはテープ状に巻いたフープ材として
連続して供給され、送られたリードフレームは１つずつ
表と鼻とに金型をセットし、その中に３００（ｔ′）に
加熱し、溶融した熱可塑性樹脂に注入し成形させる。上
下金型に挾まれたリードフレームには間隙があるが。
精々０．１〜ｏ、２（ｇｗ）と狭いので、漏れることな
く、樹脂の表面張力で保持する。このようにして、順次
１個ずつ連続的にプレモールド卓れるが、このインジエ
ンクヨンモールド（射出成形）方式は温度管理がたやす
くて、低コスト化に望ましい方法である。熱可塑性樹脂
としては例えばトリアジンなどが使用される。
かくして外囲器がプレモールドされたリードフレームに
半導体チップを半田付又はペースト等で接着するが、本
工程も自動的にチップ接着が行な（’Ｃ） われる。チップ付けは２００　　　程度でなされること
が重要で、余シ高温とすれば外囲器が溶けて崩れる心配
がある０次いで、取り付けた半導体チップが破壊されな
いように、８個ないし１０個を１シートとしたリードフ
レームに分割した後、公知の自動ボンデング装置でワイ
ヤ付けが行なわれる０ 次いで、高純度樹脂、例えばフィラーを含壕ない純粋な
エポキシ樹脂を１５０（０〕に溶融し、外囲器内にドロ
ッピングして、キュアーさせると、樹脂は浸透性良く、
隅々ま°で充填される。この工程の途中、・即ち高純度
樹脂の半溶融状態で、金属キャップを載せて、同時に接
着凝固させる０次いで、・リードフレームの外枠、タイ
バーを切断除去し、リード曲げ加工して半導体装置が完
成される村上記のプレモールドの際、金製と一緒に金属
板をセットすれば、第３図の構造に形成される０この金
属板やキャップは、リードフレームと同様に熱膨張の小
さい鉄・ニッケル合金材が好ましいが必ずしもそれに拘
わるものではない０ 以上の実施例から明らかなように、本発明にかかる半導
体装置は製作の自動化が容易で、材料費も安価であり低
コストで製造すること力ｊできる。
且つ、熱放散も良い上に、従来のソフトエラ一対策のよ
うにレジンなどを厚く塗布する必要がなくて、半導体チ
ップにストレスが加わることは比較的少ない。し九がっ
て、大形チップの収容にも問題がなく、半帰体記憶装置
のコストダウンに極めて適した構造である。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の透視平面図、第２
図はその横断面図、第３図祉他の実施例の横断面図、第
４図は製造工程表を示す。 図中、１はリードフレーム、２はタイバー、５はリード
フレームの外枠、４は半導体チップ、５は外囲器、６は
高純度樹脂、７は金属キャップ、８は金属板である。 第１ｖ４ 第２図 第３Ｖ！４

Claims (1)

  1. 【特許請求の範囲】 １、外囲器の全部あるいは一部が熱可塑性樹脂から作成
    され、内部に無機物のフィラーを含ま表い高純度樹脂が
    充たされたパッケージ構造を有することを特徴とする半
    導体装置。 λ　連続した帯状のリードフレームに、予め熱可塑性樹
    脂を射出成形して外囲器を連続的に形成する工程と、次
    いでリードフレームに半導体チップを接着し、ワイヤー
    付けした後、フィラーを含まない高純度樹脂を、外囲器
    内部にドロッピングして同時にキャップを接着する工程
    とが含まれることを特徴′とする半導体装置の製造方法
    。
JP56164590A 1981-10-14 1981-10-14 半導体装置およびその製造方法 Granted JPS5864052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56164590A JPS5864052A (ja) 1981-10-14 1981-10-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56164590A JPS5864052A (ja) 1981-10-14 1981-10-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS5864052A true JPS5864052A (ja) 1983-04-16
JPH0121627B2 JPH0121627B2 (ja) 1989-04-21

Family

ID=15796064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56164590A Granted JPS5864052A (ja) 1981-10-14 1981-10-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5864052A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033438A (ja) * 2000-07-13 2002-01-31 Denso Corp 樹脂封入型回路装置
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
JPS5658249A (en) * 1979-10-19 1981-05-21 Hitachi Ltd Package for integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
JPS5658249A (en) * 1979-10-19 1981-05-21 Hitachi Ltd Package for integrated circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033438A (ja) * 2000-07-13 2002-01-31 Denso Corp 樹脂封入型回路装置
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US8110437B2 (en) 2002-05-16 2012-02-07 Osram Opto Semiconductors Gmbh Method for attaching a semiconductor chip in a plastic encapsulant, optoelectronic semiconductor component and method for the production thereof

Also Published As

Publication number Publication date
JPH0121627B2 (ja) 1989-04-21

Similar Documents

Publication Publication Date Title
US5958100A (en) Process of making a glass semiconductor package
EP0747942B1 (en) Improvements in or relating to integrated circuits
US6063650A (en) Reduced stress LOC assembly
US20040033644A1 (en) Methods for transfer molding encapsulation of a semiconductor die with attached heat sink
JP2000208540A (ja) 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
US5578871A (en) Integrated circuit package and method of making the same
JPS5864052A (ja) 半導体装置およびその製造方法
JPS5827326A (ja) Ｉｃチツプの樹脂封止方法
US6194779B1 (en) Plastic mold type semiconductor device
JP2021086866A (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
JPH0745765A (ja) 樹脂封止型半導体装置の樹脂封止法
US5759875A (en) Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP2983767B2 (ja) 固体撮像素子の製造方法
JPH02114553A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
KR100518911B1 (ko) 몰딩금형의게이트구조
JP3564743B2 (ja) 半導体素子封止用金型
JP3138260B2 (ja) 固体撮像素子の製造方法
JPS63110645A (ja) 半導体装置の製造方法
JPS59141251A (ja) 半導体装置パツケ−ジ
JPS61150343A (ja) 樹脂封止型半導体装置の製造方法
JPH05326596A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
JPH0575009A (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JPH06216293A (ja) リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いたｌｓｉパッケ−ジの製造方法
JP2003318210A (ja) 半導体装置の製造方法