JP3564743B2 - 半導体素子封止用金型 - Google Patents
半導体素子封止用金型 Download PDFInfo
- Publication number
- JP3564743B2 JP3564743B2 JP18552394A JP18552394A JP3564743B2 JP 3564743 B2 JP3564743 B2 JP 3564743B2 JP 18552394 A JP18552394 A JP 18552394A JP 18552394 A JP18552394 A JP 18552394A JP 3564743 B2 JP3564743 B2 JP 3564743B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- sealing material
- sealing
- gap
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【産業上の利用分野】
本発明は、半導体素子封止用金型に関する。
【０００２】
【従来の技術】
半導体素子の封止には量産性に優れたトランスファ成形が一般的に用いられている。これは、封止用の熱硬化性樹脂を適当な温度（一般的には１６０〜１９０℃）で溶融させ、金型内に設けたキャビティにゲートから注入し、半導体素子を封止するものである。
【０００３】
【発明が解決しようとする課題】
パッケージの薄型化に伴い、半導体素子封止時のトランスファ成形が困難になっている。特に、パッケージ厚さが１．５ｍｍ以下の薄型パッケージの場合、リードフレームの加工精度、組立工程での変形等により金型キャビティ内での上下バランスが崩れて、封止時にフレームの変形が発生し、問題となっている。即ち、トランスファ成形で半導体素子封止をする場合、ＴＳＯＰ、ＴＱＦＰ等の薄型パッケージにおいては、図４（ａ）に示すように、上型１ａ及び下型１ｂからなる金型１のキャビティ１ｃ内での上下バランスがとれていれば、封止材４の充填時に上側の封止材４ａと下側の封止材４ｂとが等しく流れて、同図（ｂ）に示すように不具合を生ずることなく充填される。図において２は半導体素子及び３はリードフレームである。しかし、リードフレームの加工精度、ダイボンディングやワイヤボンディングのときのストレス等でダイパットが変移する。このようなフレームを用いてトランスファ成形を行うと、図５（ａ）に示すように、流路の広い側の封止材４ａが流路の狭い側の封止材４ｂより速く流入する。そして、同図（ｂ）に示すように、この封止材４の圧力によりダイパットの変形が発生する。
【０００４】
また、パワートランジスタの場合には、基板実装時に絶縁膜の要らないフルモールドタイプが主流となりつつあるが、パッケージ裏面のヘッダ下に発生する気泡が問題となっている。特に、熱放散性向上のため、ヘッダ下の封止材厚さをより薄く設計したパッケージでは気泡の発生が顕著となる。この気泡が発生した場合、パッケージの耐電圧が大幅に低下するため、大きな問題となっている。フルモールドタイプのパワートランジスタでは、もともと金型キャビティ内の上下バランスが崩れている。このため、図６（ａ）に示すように、上側から廻り込んだ封止材４ａと下側からの封止材４ｂとがヘッダ下面の封止材４の厚さの薄い部分５で接合する。この結果、同図（ｂ）に示すように、封止材厚さの薄い部分５に気泡６が発生し易くなる。本発明は、上記した問題を解決する半導体素子封止用金型を提供することを目的とする。
【０００５】
【課題を解決するための手段】
発明者らは、前記の問題を解決するために種々検討を重ねた結果、金型キャビティ内の適切な場所に突起を設けることにより、成形性を大幅に改善できることを発見した。本発明は、トランスファ成形により半導体素子を封止する金型のキャビティ内に、高さが３０〜４００μｍの突起を１個以上設けた半導体素子封止用金型、必要に応じて該突起の近辺に１〜２００μｍの空気抜きの隙間を１個以上設けた半導体素子封止用金型に関する。
【０００６】
本発明を図面を参照して詳細に説明する。
図１は金型１のマーク面側に突起７を設けた例で、同図（ａ）に示すように、上下バランスがとれておらず、上側封止材４ａの流れが下側封止材４ｂより先行するが、同図（ｂ）に示すように、突起７によって上側封止材４ａは流れが滞留して、遅れていた下側封止材４ｂとのバランスが回復し、同図（ｃ）に示すように、ダイパット変形を発生させることなく、封止材を充填することが出来る。
【０００７】
フルモールドタイプのパワートランジスタの場合は、図２に示すように、ヘッダ下面よりもやや外側に突起８を設ける。同図（ａ）に示すように、上側から先行して廻り込んだ封止材４ａは、突起８付近で滞留する。この間に遅れていた下側封止材４ｂが突起８付近に到達して接合する。そのとき、キャビティ内に残っていた空気によってこの突起８付近に気泡６が発生する。しかし、この突起をヘッダ下面の封止材厚さの薄い部分ではなく、封止材厚さに余裕のある部分に設ければ、たとえ気泡が発生しても耐電圧の低下は殆ど認められない程度になる。
【０００８】
気泡の発生を防止するには、上記の突起の近辺に隙間を設けて空気を抜け易くする。即ち、図３（ａ）に示すように、上側から先行して廻り込んだ封止材４ａは、突起８付近で滞留する。この間に遅れていた下側封止材４ｂが突起８付近に到達して接合する。このとき、突起８の周囲に設けた隙間９からキャビティ内に残っていた空気が抜ける。このため、同図（ｂ）に示すように、気泡を発生させることなく、封止材を充填することが出来る。なお、空気抜きのために設ける隙間の場所は突起の近辺とされ、図３のように突起の周囲が好ましいが、突起自身に穴を設けてもよい。この場合の突起はセルフクリーニング性を持たせるため、成形１サイクルについて少なくとも１度は摺動させれば、隙間への樹脂の詰まりが防止されるので、好ましい。
【０００９】
本発明において、突起の形状は特に制限がなく、円柱、角柱、台形、直方体等どのような形でも用いることが出来る。突起の高さは３０〜４００μｍであれば使用可能である。３０μｍ未満では効果が小さく、４００μｍを越えると過度の滞留による不具合が発生する。好ましくは５０〜２００μｍである。この高さは上記した範囲で可変にすると好都合である。突起の数は１個以上であれば特に規定しない。
隙間の形状については、特に制限がなく、どのような形でも用いることが出来る。隙間の大きさは１〜２００μｍであれば使用可能である。１μｍ未満では空気の抜けが悪く、２００μｍを越えると封止材の洩れが大きく実用的ではない。好ましくは５〜１００μｍである。
【００１０】
【実施例】
次に本発明の実施例を説明する。
実施例１、２、３及び比較例１、２、３
図１における突起７を２ｍｍφの円柱とし、その高さを表１に示す数値にして、各２０個の半導体素子封止を行い、ＴＳＯＰパッケージを得た。この結果を表１に示す。なお、比較例３のダイパッド変形は突起側であった。
【００１１】
【表１】
【００１２】
表１から明らかなように、比較例のものにはダイパッド変形が発生したが、実施例のものには全くなかった。
【００１３】
実施例４、５、６、７及び比較例４、５、６
図３における突起８を３ｍｍφの円柱とし、その高さ及び突起８の周囲の隙間９を表２に示す数値とし、各３０個の半導体素子封止を行い、ＴＯ−３Ｐフルモールドタイプのパワートランジスタを作製した。但し、実施例７については隙間９を設けず、図２に示すように突起８の位置を外側にずらした。この結果を表２に示す。
【００１４】
【表２】
【００１５】
表２から明らかなように、比較例のものには気泡のあるものが見られ、耐電圧試験が不良であるが、実施例４〜６のものは気泡は見られず、耐電圧試験は合格である。隙間を設けない実施例７のものには気泡のあるものがあるが、耐電圧試験は合格である。
【００１６】
【発明の効果】
本発明によれば、金型のキャビティ内に突起を設けたのでリードフレームの変形が防止され、また、突起に加えて隙間を設けたので気泡の発生が防止される。従って、これらの金型を用いて製造した半導体装置は成形歩留が向上し、また、信頼性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図２】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図３】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図４】従来の半導体素子封止用金型による成形を示す断面図である。
【図５】従来の半導体素子封止用金型による成形を示す断面図である。
【図６】従来の半導体素子封止用金型による成形を示す断面図である。
【符号の説明】
１…金型、１ａ…上型、１ｂ…下型、１ｃ…キャビティ、２…半導体素子、３…リードフレーム、４…封止材、４ａ…上側の封止材、４ｂ…下側の封止材、５…封止材の厚さの薄い部分、６…気泡、７…突起、８…突起、９…隙間
【産業上の利用分野】
本発明は、半導体素子封止用金型に関する。
【０００２】
【従来の技術】
半導体素子の封止には量産性に優れたトランスファ成形が一般的に用いられている。これは、封止用の熱硬化性樹脂を適当な温度（一般的には１６０〜１９０℃）で溶融させ、金型内に設けたキャビティにゲートから注入し、半導体素子を封止するものである。
【０００３】
【発明が解決しようとする課題】
パッケージの薄型化に伴い、半導体素子封止時のトランスファ成形が困難になっている。特に、パッケージ厚さが１．５ｍｍ以下の薄型パッケージの場合、リードフレームの加工精度、組立工程での変形等により金型キャビティ内での上下バランスが崩れて、封止時にフレームの変形が発生し、問題となっている。即ち、トランスファ成形で半導体素子封止をする場合、ＴＳＯＰ、ＴＱＦＰ等の薄型パッケージにおいては、図４（ａ）に示すように、上型１ａ及び下型１ｂからなる金型１のキャビティ１ｃ内での上下バランスがとれていれば、封止材４の充填時に上側の封止材４ａと下側の封止材４ｂとが等しく流れて、同図（ｂ）に示すように不具合を生ずることなく充填される。図において２は半導体素子及び３はリードフレームである。しかし、リードフレームの加工精度、ダイボンディングやワイヤボンディングのときのストレス等でダイパットが変移する。このようなフレームを用いてトランスファ成形を行うと、図５（ａ）に示すように、流路の広い側の封止材４ａが流路の狭い側の封止材４ｂより速く流入する。そして、同図（ｂ）に示すように、この封止材４の圧力によりダイパットの変形が発生する。
【０００４】
また、パワートランジスタの場合には、基板実装時に絶縁膜の要らないフルモールドタイプが主流となりつつあるが、パッケージ裏面のヘッダ下に発生する気泡が問題となっている。特に、熱放散性向上のため、ヘッダ下の封止材厚さをより薄く設計したパッケージでは気泡の発生が顕著となる。この気泡が発生した場合、パッケージの耐電圧が大幅に低下するため、大きな問題となっている。フルモールドタイプのパワートランジスタでは、もともと金型キャビティ内の上下バランスが崩れている。このため、図６（ａ）に示すように、上側から廻り込んだ封止材４ａと下側からの封止材４ｂとがヘッダ下面の封止材４の厚さの薄い部分５で接合する。この結果、同図（ｂ）に示すように、封止材厚さの薄い部分５に気泡６が発生し易くなる。本発明は、上記した問題を解決する半導体素子封止用金型を提供することを目的とする。
【０００５】
【課題を解決するための手段】
発明者らは、前記の問題を解決するために種々検討を重ねた結果、金型キャビティ内の適切な場所に突起を設けることにより、成形性を大幅に改善できることを発見した。本発明は、トランスファ成形により半導体素子を封止する金型のキャビティ内に、高さが３０〜４００μｍの突起を１個以上設けた半導体素子封止用金型、必要に応じて該突起の近辺に１〜２００μｍの空気抜きの隙間を１個以上設けた半導体素子封止用金型に関する。
【０００６】
本発明を図面を参照して詳細に説明する。
図１は金型１のマーク面側に突起７を設けた例で、同図（ａ）に示すように、上下バランスがとれておらず、上側封止材４ａの流れが下側封止材４ｂより先行するが、同図（ｂ）に示すように、突起７によって上側封止材４ａは流れが滞留して、遅れていた下側封止材４ｂとのバランスが回復し、同図（ｃ）に示すように、ダイパット変形を発生させることなく、封止材を充填することが出来る。
【０００７】
フルモールドタイプのパワートランジスタの場合は、図２に示すように、ヘッダ下面よりもやや外側に突起８を設ける。同図（ａ）に示すように、上側から先行して廻り込んだ封止材４ａは、突起８付近で滞留する。この間に遅れていた下側封止材４ｂが突起８付近に到達して接合する。そのとき、キャビティ内に残っていた空気によってこの突起８付近に気泡６が発生する。しかし、この突起をヘッダ下面の封止材厚さの薄い部分ではなく、封止材厚さに余裕のある部分に設ければ、たとえ気泡が発生しても耐電圧の低下は殆ど認められない程度になる。
【０００８】
気泡の発生を防止するには、上記の突起の近辺に隙間を設けて空気を抜け易くする。即ち、図３（ａ）に示すように、上側から先行して廻り込んだ封止材４ａは、突起８付近で滞留する。この間に遅れていた下側封止材４ｂが突起８付近に到達して接合する。このとき、突起８の周囲に設けた隙間９からキャビティ内に残っていた空気が抜ける。このため、同図（ｂ）に示すように、気泡を発生させることなく、封止材を充填することが出来る。なお、空気抜きのために設ける隙間の場所は突起の近辺とされ、図３のように突起の周囲が好ましいが、突起自身に穴を設けてもよい。この場合の突起はセルフクリーニング性を持たせるため、成形１サイクルについて少なくとも１度は摺動させれば、隙間への樹脂の詰まりが防止されるので、好ましい。
【０００９】
本発明において、突起の形状は特に制限がなく、円柱、角柱、台形、直方体等どのような形でも用いることが出来る。突起の高さは３０〜４００μｍであれば使用可能である。３０μｍ未満では効果が小さく、４００μｍを越えると過度の滞留による不具合が発生する。好ましくは５０〜２００μｍである。この高さは上記した範囲で可変にすると好都合である。突起の数は１個以上であれば特に規定しない。
隙間の形状については、特に制限がなく、どのような形でも用いることが出来る。隙間の大きさは１〜２００μｍであれば使用可能である。１μｍ未満では空気の抜けが悪く、２００μｍを越えると封止材の洩れが大きく実用的ではない。好ましくは５〜１００μｍである。
【００１０】
【実施例】
次に本発明の実施例を説明する。
実施例１、２、３及び比較例１、２、３
図１における突起７を２ｍｍφの円柱とし、その高さを表１に示す数値にして、各２０個の半導体素子封止を行い、ＴＳＯＰパッケージを得た。この結果を表１に示す。なお、比較例３のダイパッド変形は突起側であった。
【００１１】
【表１】
表１から明らかなように、比較例のものにはダイパッド変形が発生したが、実施例のものには全くなかった。
【００１３】
実施例４、５、６、７及び比較例４、５、６
図３における突起８を３ｍｍφの円柱とし、その高さ及び突起８の周囲の隙間９を表２に示す数値とし、各３０個の半導体素子封止を行い、ＴＯ−３Ｐフルモールドタイプのパワートランジスタを作製した。但し、実施例７については隙間９を設けず、図２に示すように突起８の位置を外側にずらした。この結果を表２に示す。
【００１４】
【表２】
表２から明らかなように、比較例のものには気泡のあるものが見られ、耐電圧試験が不良であるが、実施例４〜６のものは気泡は見られず、耐電圧試験は合格である。隙間を設けない実施例７のものには気泡のあるものがあるが、耐電圧試験は合格である。
【００１６】
【発明の効果】
本発明によれば、金型のキャビティ内に突起を設けたのでリードフレームの変形が防止され、また、突起に加えて隙間を設けたので気泡の発生が防止される。従って、これらの金型を用いて製造した半導体装置は成形歩留が向上し、また、信頼性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図２】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図３】本発明の実施例になる半導体素子封止用金型による成形を示す断面図である。
【図４】従来の半導体素子封止用金型による成形を示す断面図である。
【図５】従来の半導体素子封止用金型による成形を示す断面図である。
【図６】従来の半導体素子封止用金型による成形を示す断面図である。
【符号の説明】
１…金型、１ａ…上型、１ｂ…下型、１ｃ…キャビティ、２…半導体素子、３…リードフレーム、４…封止材、４ａ…上側の封止材、４ｂ…下側の封止材、５…封止材の厚さの薄い部分、６…気泡、７…突起、８…突起、９…隙間
Claims (2)
- トランスファー成形により半導体素子を封止する金型のキャビティ内に、高さが３０〜４００μｍの突起を１個以上設け、さらに、突起の周囲あるいは突起自体に１〜２００μｍの空気抜きの隙間を設けた半導体素子封止用金型。
- トランスファー成形により半導体素子を封止する金型のキャビティ内に、高さが３０〜４００μｍの突起を１個以上設け、さらに、突起の周囲に１〜２００μｍの空気抜きの隙間を設けた半導体素子封止用金型であって、前記突起は前記隙間を介して摺動可能に設けられている半導体素子封止用金型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18552394A JP3564743B2 (ja) | 1994-08-08 | 1994-08-08 | 半導体素子封止用金型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18552394A JP3564743B2 (ja) | 1994-08-08 | 1994-08-08 | 半導体素子封止用金型 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847936A JPH0847936A (ja) | 1996-02-20 |
| JP3564743B2 true JP3564743B2 (ja) | 2004-09-15 |
Family
ID=16172292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18552394A Expired - Fee Related JP3564743B2 (ja) | 1994-08-08 | 1994-08-08 | 半導体素子封止用金型 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564743B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7117885B2 (ja) * | 2018-04-10 | 2022-08-15 | 株式会社日立ハイテク | 半導体装置 |
-
1994
- 1994-08-08 JP JP18552394A patent/JP3564743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0847936A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0590319A (ja) | 半導体デバイスを封止する方法および装置 | |
| US3531856A (en) | Assembling semiconductor devices | |
| JP2558413B2 (ja) | リードフレーム上へのプラスチック部材の形成方法 | |
| JPH03136355A (ja) | ヒートシンク付半導体装置 | |
| CN104422558B (zh) | 压力传感器封装的管芯边缘保护 | |
| JP3564743B2 (ja) | 半導体素子封止用金型 | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2517691B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0745765A (ja) | 樹脂封止型半導体装置の樹脂封止法 | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| JPH09289222A (ja) | 熱放散兼支持構造体並びに半導体電子デバイス用のプラスチックパッケージおよびその製造方法 | |
| JPH10107054A (ja) | 半導体チップパッケージの成形装置 | |
| JPS5827326A (ja) | Ｉｃチツプの樹脂封止方法 | |
| JP3185354B2 (ja) | 半導体装置の製造方法及び半導体装置の樹脂封止装置 | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| JPH02170451A (ja) | モールド・フラッシュを排除する半導体ヒートシンク | |
| KR0128257Y1 (ko) | 고체촬상소자 패키지 | |
| JPS61292945A (ja) | 半導体装置の製造方法 | |
| JPH0425035A (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH0590315A (ja) | 樹脂封止金型 | |
| JPH0265165A (ja) | 半導体装置 | |
| JP2003203935A (ja) | 半導体装置の封止方法およびそれに用いる封止装置 | |
| JPH05206188A (ja) | 半導体装置用樹脂封止金型 | |
| JPH029158A (ja) | 半導体素子の樹脂封止成形方法及びこれに用いられる半導体リードフレーム | |
| JPH03124054A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| LAPS | Cancellation because of no payment of annual fees |