JPH02170451A - モールド・フラッシュを排除する半導体ヒートシンク - Google Patents

モールド・フラッシュを排除する半導体ヒートシンク

Info

Publication number
JPH02170451A
JPH02170451A JP1275082A JP27508289A JPH02170451A JP H02170451 A JPH02170451 A JP H02170451A JP 1275082 A JP1275082 A JP 1275082A JP 27508289 A JP27508289 A JP 27508289A JP H02170451 A JPH02170451 A JP H02170451A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
resin
heat
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1275082A
Other languages
English (en)
Inventor
F Abudoo David
デイビッド・エフ・アブドー
G Balnadas Lodolf
ロドルフ・ジー・バルナダス
A Gurasenhart Walter
ウォルター・エー・グラセンハート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH02170451A publication Critical patent/JPH02170451A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本光明は、一般に、半導体ヒートシンクおよびリードフ
レームに関するものであり、更に詳細には、リードフレ
ームに関連するヒートシンクの露出部分のモールド・フ
ラッシュを有効に排除する半導体ヒートシンクおよび封
入方法に関する。
(従来の技術) リードフレームは半導体構成要素の組立に一般に使用さ
れている。これらの代表的リードフレームのあるものは
ヒートシンクとして指定された領域を有する。ヒートシ
ンクは、その一方の側に半導体デバイスを受ける。複数
のリードが各ヒートシンクと関連している。小寸法のワ
イヤを半導体デバイスとリードとの間に接合する。次に
半導体デバイスおよび接合ワイヤをその動作環境から保
護するために、封入材料を半導体デバイスの周りにモー
ルドする。ヒートシンクの反対側は故意に露出させたま
まにして熱を移動させ、これを外部の熱交換器に取付け
て、破壊を起す可能性のある熱を半導体デバイスから除
去することがしばしば行われている。
(発明が解決しようとする課題) ヒートシンクの露出部分が封入工程中に封入材料または
樹脂の滲出により部分的に覆われることか極めて普通に
行なわれている。この封入材料または樹脂の滲出により
、ヒートシンクと熱交換器との良好な熱的接触が阻止さ
れる。それ故、伝熱が不充分になったり、あるいはヒー
トシンクを熱交換器にクランプしたとき反りが生じたり
する可能性がある。クランプ力を一様にし、個別部品の
公差をきつくし、コンパウンドを変えることにより封入
材料または樹脂の滲出を匡正しようとしたが満足な結果
は1qられなかった。したがって、封入材料または樹脂
の滲出(これは普通モールド・フラッシュまたはパリと
呼ばれる)をヒートシンクの露出部分に現われないよう
に制限する手段を設けることが望まれている。
それ成木発明の目的は、上述の課題を克服する手段を提
供することである。
本発明の伯の目的は、ヒートシンクの露出部分に行うデ
フラッシュ(パリ取り)作業の必要性を最小にするか全
く排除する手段を提供することである。
本発明の更に他の目的は、ヒートシンクの露出部分の接
触取付は面を改良した半導体リードフレームを提供する
ことである。
本発明の更に他の目的は半導体パッケージのヒートシン
クまたは取付板接触面上への封入材料または樹脂の滲出
を排除するかまたは最小にする手。
段を提供することである。
(課題を解決するための手段) 本発明の上記のおよび他の目的および利点は、ヒートシ
ンクの一方の側の縁部の区域に凹部を設けたヒートシン
クを陥えたリードフレームを使用することにより達成さ
れる。ヒートシンクのこれらの凹状区域は、ヒートシン
クの反対側に設置される半導体デバイスの封入中にモー
ルドの合せ部分を収容する棚部となる。
(好適実施例の説明) 本発明の一実施例をJEDECにより登録され工業標準
となっているT 0−220パツケージについて例示し
た第1図に示す。本発明はDPAK、TO−218、お
よびCASE77のような他の登録済みJEDECパッ
ケージに対しても同等に適用可能であり、使用可能であ
る。その伯に、本発明は今後用われる他の非登録JED
ECパッケージにも適用可能である。
第1図に示すT 0−220パツケージ10は露出ヒー
トシンク11を備えている。ヒートシンク11の非露出
側にホンディングワイヤによりリード14に結合されて
いる半導体デバイスが取付けられている。
封入材料が半導体デバイス、ボンディングワイヤ、およ
びリード14の先端を封入してこれらの部品を動作環境
から保護している。ヒートシンク11は封入材料12を
越えて延び、パッケージ10を熱交換体または他の面に
確実に取付けるのに使用される穴13を備えている。熱
交換体(図示せず)は半導体を安全な表面温度に保つた
めに使用することができる。ヒートシンク11と熱交換
との間に最大の伝熱を生じざヒるためには、ヒートシン
ク11の表面17に封入工程中に表面17に滲出するこ
とがある封入材料12または樹脂が皆無でなければなら
ない。
表面17に樹脂の滲出または封入材料が存在すればヒー
トシンク11と熱交換体との間に最適伝熱が行われない
。材料の堆積がかなりの高さになれば、デバイスを取付
は面または熱交換体にボルト止めしたとき反りが生ずる
可能性もある。
封入材料12または樹脂が表面17に滲み出ないように
するためにヒートシンク11の周りにおいて、下方に凹
んだ領域16を設ける。凹状領域16の高さレベルは表
面17より低く、この領域は封入材料12をモールドす
る工程の際モールド面に当接する面となる。凹状領域1
6の高さレベルは表面17より低いので、モールド用コ
ンパウンドまたは樹脂の滲み出しは凹状領域16に沿っ
て生じ、表面17に到達しない。このためきれいな情理
なヒートシンク区域が1qられる。これまでは、モール
ド用コンパウンドまたは樹脂がヒートシンクの露出域に
滲出すればその材料をヒートシンクの露出面から除去す
るため情理化作業が必要であった。この情理化作業のた
め余分の費用がかかっていた。
第2図は非標準半導体パッケージに関する本発明を示す
。ヒートシンク20には表面23および反対面かあり、
反対面に異なる二つの半導体デバイスが取付けられる。
これら異なる二つの半導体デバイスは封入21により封
入されている。ヒートシンク20はヒートシンク20を
熱交換体または他の取付は面に取付けるのに使用するこ
とができる三つの穴22を備えている。ヒートシンク2
0には、半導体デバイスの反対側にある表面23に凹状
領域24を設ける。凹状領域24のヒーi・シンク上の
高さレベルは表面23より低い。凹状領域24は、封入
材料21のモールド作業中モールド面に当接する面とな
る。
凹状領域24は凹状縁部16(第1図に示す)と同じ目
的を果すのに役立つ。封入材料または樹脂の滲出があれ
ばその滲出は表面24で発生し、表面23には到達しな
い。
第3図は本発明を取入れたT 0−220パツケージ用
リードフレームの一部を示す。このリードフレームはり
一層14、ヒートシンク11、およびタイバー28を備
えている。タイバー28はパッケージされたデバイスの
電気試験の直前まで組立作業中り一層14を一定位置に
保持するのに役立つ。モールドの上半部26は端部21
を有する隆起部分を備えている。端部27は凹状領域1
6に当接する。端部27はモールドの上半部26を閉じ
る役目をするので、端部27および隆起部分の無いモー
ルド上半部に比較して凹状領域16に一層大きい圧力が
加わる。従来の技術ではモールド上半部は本発明による
小面積とは反対にヒートシンク11の全面に対して合わ
さっていた。2つの矢印29はモールド上半部26とリ
ードフレームとの位置合わぜを示す。代表的には、モー
ルド上半部26はリードフレーム上に垂直方向に閉じる
第4図はT 0−220リードフレーム上で閉じた、本
発明を取入れたモールドの、一部を取除いた、断面図で
ある。モールド上半部26はモールド下半部30の上に
閉じて示しである。モールド下半部30の表面31はモ
ールド上半部26の合せ境界面となる。
第4図は凹状領域16を有するモールド上半部26の隆
起部分の間の合せ方を示している。好適実施例ではモー
ルド上半部26は凹状領域16の上に閉じている。しか
し、成るリードフレームおよびモールドの構造を使用し
た場合、モールド上半部が露出ヒートシンクの最大の部
分で閉じるように公差を決めなければならないことがあ
る。このような状況においても′[−ルド上半部と凹状
領域との間のはめ合いは非常に緊密なので発生する樹脂
または封入材料の滲出はヒートシンクの露出面に到達し
ないよう充分小さくなる。
凹状領域を封入領域に対向するものとしてだけ示してぎ
たが、モールドまたはヒートシンクそれ自身の製造能力
を改善するのにヒートシンクの露出側の全周に四部を作
ることができることがわかるであろう。
(発明の効果) これまでの説明からヒートシンクまたは取付板の接触面
上のモールド・フラッシュを排除する手段が提供された
ことがわかるはずである。これは露出ヒートシンクを有
するデバイスに対してピー1〜シンクの接触面より下の
棚部の上にモールデイング工程中ヒートシンク/リード
フレームを封入することにより行われる。これによりヒ
ートシンりの接触面上へのプラスチックまたは樹脂の滲
出が排除され、封入用処理範囲が広くなり、印刷回路板
に直接はんだ付けされる表面実装デバイスの濡れが向上
する。その他に、本発明によりデフラッシュの必要性が
排除され、これによりデバイスのハンドリングやそれ以
上の汚染が少くなる。それ故、露出ヒートシンク領域お
よびモールド内の対応する隆起面の周辺に沿って凹状縁
部を作ることにより、封入の結果生ずるプラスチックの
滲出すなわちフラッシュはパッケージの非重要領域で生
じ、より広い製造処理範囲をもたらす。これによりはん
だ付は用封人材料からの隙間を知ることができる。四部
の深さは25マイクロメートルから50マイクロメート
ルの範囲とすることができ、凹部の幅は約250マイク
ロメートルである。これらの寸法はおそらく凹状領域を
形成するヒートシンク・スタンパ−の制限に基くものと
なろう。その他に、露出面積が非常に小さいパッケージ
では幅を狭くしてヒートシンク領域それ自身をあまり多
く消費しないようにしなければならないこともある。
【図面の簡単な説明】
第1図は仕上ったパッケージ済み半導体デバイスに関す
る本発明の実施例を示す。 第2図は別の形式のヒートシンクに関する本発明の他の
実施例を示す。 第3図は本発明によるリードフレームおよびモールド上
半部を示す。 第4図はモールドの上半部と下半部との間の、本発明に
よるリードフレームを示す。 10・・・パッケージ、  11.20・・・ヒートシ
ンク、12・・・封入材料、   16.24・・・凹
状領域、17、23・・・ヒートシンク表面、 26・・・モールド上半部、  27・・・隆起部分、
30・・・モールド下半部。

Claims (1)

  1. 【特許請求の範囲】 1、第1の表面および第2の表面を有する半導体ヒート
    シンクであつて; 前記第1の表面が、半導体デバイスおよび該半導体デバ
    イスを封入する封入材料を受けるようになっており、 第2の表面の少なくとも一部に封入材料が封入中に第2
    の表面上へと滲出することを防止する凹状縁部が設けら
    れている; ことを特徴とするヒートシンク。 2、半導体デバイスを装着するヒートシンクの裏側に封
    入材料を付着させることなく半導体デバイスを封入する
    方法であつて; ヒートシンクの裏側に凹部区域を有するヒートシンクを
    準備する段階; ヒートシンクをモールドキャビティに載置する段階; モールドキャビティの少なくとも一部が凹部区域上に閉
    じるようにモールドキャビティをヒートシンク上に閉じ
    る段階;および 封入材料をモールドキャビティに入れ、ここで凹部区域
    があるため封入材料がヒートシンクの裏側上にはみ出さ
    ないようにする段階; から成る半導体デバイスの封入方法。 3、半導体デバイスを受ける複数のヒートシンクおよび
    各ヒートシンクの近くに設置された複数のリードを備え
    たリードフレームであつて;ヒートシンクが欠如した凹
    部区域を少なくとも三辺の周囲に設けて、少なくとも3
    辺上でヒートシンクの縁部の高さを低くした; ことを特徴とするリードフレーム。
JP1275082A 1988-10-24 1989-10-24 モールド・フラッシュを排除する半導体ヒートシンク Pending JPH02170451A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26120488A 1988-10-24 1988-10-24
US261,204 1988-10-24

Publications (1)

Publication Number Publication Date
JPH02170451A true JPH02170451A (ja) 1990-07-02

Family

ID=22992326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1275082A Pending JPH02170451A (ja) 1988-10-24 1989-10-24 モールド・フラッシュを排除する半導体ヒートシンク

Country Status (2)

Country Link
JP (1) JPH02170451A (ja)
KR (1) KR900007093A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855652A1 (fr) * 2003-05-26 2004-12-03 Denso Corp Bloc a semi conducteur avec systeme de refroidissement
JP2011003811A (ja) * 2009-06-22 2011-01-06 Toyoda Gosei Co Ltd Ledパッケージ
JP2014120544A (ja) * 2012-12-14 2014-06-30 Mitsubishi Electric Corp 発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855652A1 (fr) * 2003-05-26 2004-12-03 Denso Corp Bloc a semi conducteur avec systeme de refroidissement
JP2011003811A (ja) * 2009-06-22 2011-01-06 Toyoda Gosei Co Ltd Ledパッケージ
JP2014120544A (ja) * 2012-12-14 2014-06-30 Mitsubishi Electric Corp 発光装置

Also Published As

Publication number Publication date
KR900007093A (ko) 1990-05-09

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US3762039A (en) Plastic encapsulation of microcircuits
US5147821A (en) Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5105259A (en) Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US6509636B1 (en) Semiconductor package
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
US8497158B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
JPH07321139A (ja) 半導体装置およびその製造方法
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
KR970072358A (ko) 반도체패키지의 제조방법 및 구조
US6677665B2 (en) Dual-die integrated circuit package
JPH05304226A (ja) 半導体装置の製造方法および製造装置
US4910581A (en) Internally molded isolated package
JPH02170451A (ja) モールド・フラッシュを排除する半導体ヒートシンク
JPH0851168A (ja) Bgaパッケージ及びその製造に用いるモールド金型
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US20170110343A1 (en) Semiconductor Device Leadframe
US20010042912A1 (en) Dual-die integrated circuit package
JP2585771B2 (ja) 半導体装置の製造方法
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR100244721B1 (ko) 반도체패키지
JP2726011B2 (ja) 半導体装置
KR970010671B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지
JPH0745663A (ja) 放熱体付半導体装置及びその製造方法