JP2002158390A - 半導体レーザ装置の製造方法および半導体レーザ装置 - Google Patents
半導体レーザ装置の製造方法および半導体レーザ装置Info
- Publication number
- JP2002158390A JP2002158390A JP2000354191A JP2000354191A JP2002158390A JP 2002158390 A JP2002158390 A JP 2002158390A JP 2000354191 A JP2000354191 A JP 2000354191A JP 2000354191 A JP2000354191 A JP 2000354191A JP 2002158390 A JP2002158390 A JP 2002158390A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- laser device
- laser chip
- paste
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/02208—Mountings; Housings characterised by the shape of the housings
- H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 熱抵抗を下げることができると共に、動作電
流のばらつきを抑制でき、半導体レーザチップの短絡を
防止できる半導体レーザ装置の製造方法および半導体レ
ーザ装置を提供する。 【解決手段】 ステム１に銀ペースト２を塗布し、その
銀ペースト２が塗布されたステム１上に半導体レーザチ
ップ３を搭載する。次に、上記ステム１上に搭載された
半導体レーザチップ３をコレット１０によりステム１側
に加圧しながら加熱することにより銀ペースト２を仮硬
化させて、半導体レーザチップ３をステム１上に固定す
る。そして、仮硬化の工程の後、恒温槽１２内で銀ペー
スト２を本硬化させる。
流のばらつきを抑制でき、半導体レーザチップの短絡を
防止できる半導体レーザ装置の製造方法および半導体レ
ーザ装置を提供する。 【解決手段】 ステム１に銀ペースト２を塗布し、その
銀ペースト２が塗布されたステム１上に半導体レーザチ
ップ３を搭載する。次に、上記ステム１上に搭載された
半導体レーザチップ３をコレット１０によりステム１側
に加圧しながら加熱することにより銀ペースト２を仮硬
化させて、半導体レーザチップ３をステム１上に固定す
る。そして、仮硬化の工程の後、恒温槽１２内で銀ペー
スト２を本硬化させる。
Description
【０００１】
【発明の属する技術分野】この発明は、量産性に優れた
ダイボンドペーストを用いて組立てられた半導体レーザ
装置の製造方法および半導体レーザ装置に関する。
ダイボンドペーストを用いて組立てられた半導体レーザ
装置の製造方法および半導体レーザ装置に関する。
【０００２】
【従来の技術】従来、半導体レーザ装置としては、図７
に示すように、ステム２１に設けられたサブマウント２
３に半導体レーザチップ２４をダイボンドし、キャップ
２５で蓋をしたものがある。上記半導体レーザチップ２
４から出射されたレーザ光は、キャップ２５に設けられ
たガラス２６を通して出力される。そして、ステム２１
上のモニター用フォトダイオード２２は、半導体レーザ
チップ２４のガラス２６側とは反対の側から出射された
光を検出して、ガラス２６側に出射された光の強さを推
測するのに用いる。
に示すように、ステム２１に設けられたサブマウント２
３に半導体レーザチップ２４をダイボンドし、キャップ
２５で蓋をしたものがある。上記半導体レーザチップ２
４から出射されたレーザ光は、キャップ２５に設けられ
たガラス２６を通して出力される。そして、ステム２１
上のモニター用フォトダイオード２２は、半導体レーザ
チップ２４のガラス２６側とは反対の側から出射された
光を検出して、ガラス２６側に出射された光の強さを推
測するのに用いる。
【０００３】また、他の半導体レーザ装置としては、図
８に示すように、ホログラムレーザと呼ばれる集積化半
導体レーザ装置がある。この半導体レーザ装置は、図７
に示す半導体レーザ装置と同様の構成の半導体レーザ装
置にホログラム素子３４を一体化している。上記ホログ
ラム素子３４を用いた半導体レーザ装置は、主に光ディ
スク用の光源として用いられ、半導体レーザチップ３２
から出射された光は、ホログラム素子３４を介して光デ
ィスクに照射される。そして、光ディスクからの反射光
をホログラム素子３４の表面に形成したホログラム３４
aでＯＰＩＣ受光チップ３３(複数の受光部および信号処
理回路を集積化した受光素子)の方向に回折効果により
偏向,集光して、光ディスクに記録された信号を検出す
る。上記半導体レーザチップ３２は、ステム３１にダイ
ボンドされているが、図８では簡単のため、ダイボンド
用のサブマウントを省略している。
８に示すように、ホログラムレーザと呼ばれる集積化半
導体レーザ装置がある。この半導体レーザ装置は、図７
に示す半導体レーザ装置と同様の構成の半導体レーザ装
置にホログラム素子３４を一体化している。上記ホログ
ラム素子３４を用いた半導体レーザ装置は、主に光ディ
スク用の光源として用いられ、半導体レーザチップ３２
から出射された光は、ホログラム素子３４を介して光デ
ィスクに照射される。そして、光ディスクからの反射光
をホログラム素子３４の表面に形成したホログラム３４
aでＯＰＩＣ受光チップ３３(複数の受光部および信号処
理回路を集積化した受光素子)の方向に回折効果により
偏向,集光して、光ディスクに記録された信号を検出す
る。上記半導体レーザチップ３２は、ステム３１にダイ
ボンドされているが、図８では簡単のため、ダイボンド
用のサブマウントを省略している。
【０００４】図９(a)〜(c)は図７,図８の半導体レーザ
装置の製造方法を説明する図であり、図９は半導体レー
ザチップがダイボンドされる部分のみを示している。な
お、ダイボンド用のロー材としては、金とスズの合金,
半田およびインジウム等の熱伝導,電気伝導のよい金属
が良く用いられるが、金属ロー材は、一般に溶融温度が
２００℃以上と高いために使用し難くいという問題があ
る。また、溶融温度が低いインジウムを用いたロー材で
は、使用中に軟化して半導体レーザチップが動いてしま
う。一方、金属を用いた導電性ダイボンドペーストであ
る銀ペーストは、室温でもペースト状で使いやすく、１
５０℃程度の比較的低い温度で硬化し、高温にさらされ
た場合も、硬くなることがあっても軟化して半導体レー
ザチップが動くという問題がないので、近年、広く用い
られている。
装置の製造方法を説明する図であり、図９は半導体レー
ザチップがダイボンドされる部分のみを示している。な
お、ダイボンド用のロー材としては、金とスズの合金,
半田およびインジウム等の熱伝導,電気伝導のよい金属
が良く用いられるが、金属ロー材は、一般に溶融温度が
２００℃以上と高いために使用し難くいという問題があ
る。また、溶融温度が低いインジウムを用いたロー材で
は、使用中に軟化して半導体レーザチップが動いてしま
う。一方、金属を用いた導電性ダイボンドペーストであ
る銀ペーストは、室温でもペースト状で使いやすく、１
５０℃程度の比較的低い温度で硬化し、高温にさらされ
た場合も、硬くなることがあっても軟化して半導体レー
ザチップが動くという問題がないので、近年、広く用い
られている。
【０００５】以下、図９(a)〜(c)を用いて半導体レーザ
装置の製造方法を説明する。まず、図９(a)に示すよう
に、室温においてステム４１(またはサブマウント)上に
銀ペースト４２を塗布する。次に、図９(b)に示すよう
に、半導体レーザチップ４３を銀ペースト４２を塗布し
た位置に置き、加圧して半導体レーザ装置の形態とす
る。このときの加圧は、一瞬で半導体レーザチップ４３
とステム４１(またはサブマウント)との隙間に入った銀
ペーストを追い出すために行う。次に、図９(c)に示すよ
うに、図９(b)で作った半導体レーザ装置を恒温槽４５
内に入れて加熱し、銀ペースト４２を硬化させることに
よりダイボンドが完了する。このときの銀ペーストの硬
化条件としては１５０℃、１時間程度としている。
装置の製造方法を説明する。まず、図９(a)に示すよう
に、室温においてステム４１(またはサブマウント)上に
銀ペースト４２を塗布する。次に、図９(b)に示すよう
に、半導体レーザチップ４３を銀ペースト４２を塗布し
た位置に置き、加圧して半導体レーザ装置の形態とす
る。このときの加圧は、一瞬で半導体レーザチップ４３
とステム４１(またはサブマウント)との隙間に入った銀
ペーストを追い出すために行う。次に、図９(c)に示すよ
うに、図９(b)で作った半導体レーザ装置を恒温槽４５
内に入れて加熱し、銀ペースト４２を硬化させることに
よりダイボンドが完了する。このときの銀ペーストの硬
化条件としては１５０℃、１時間程度としている。
【０００６】
【発明が解決しようとする課題】ところで、上記半導体
レーザ装置のダイボンドに用いる銀ペーストは、銀の針
状結晶やフレーク等の形にした粉末を樹脂に充填したも
のであるので、電気抵抗,熱抵抗が金属製のロー材に比
べて大きいという欠点がある。特に熱抵抗は、ロー材に
インジウムを用いた半導体レーザ装置の場合は６０℃／
Ｗ程度であるが、銀ペーストを用いた半導体レーザ装置
の場合は１００℃／Ｗ以上あって、実用上問題であるこ
とが分かった。このように熱抵抗が高いと、活性層で発
生した熱がステムに伝わり難いため、活性層の温度がど
んどん上昇して半導体レーザチップが故障する虞れがあ
る。
レーザ装置のダイボンドに用いる銀ペーストは、銀の針
状結晶やフレーク等の形にした粉末を樹脂に充填したも
のであるので、電気抵抗,熱抵抗が金属製のロー材に比
べて大きいという欠点がある。特に熱抵抗は、ロー材に
インジウムを用いた半導体レーザ装置の場合は６０℃／
Ｗ程度であるが、銀ペーストを用いた半導体レーザ装置
の場合は１００℃／Ｗ以上あって、実用上問題であるこ
とが分かった。このように熱抵抗が高いと、活性層で発
生した熱がステムに伝わり難いため、活性層の温度がど
んどん上昇して半導体レーザチップが故障する虞れがあ
る。
【０００７】また、恒温槽内で加熱して銀ペーストを硬
化し、ステム上に半導体レーザチップを固定するとき、
半導体レーザチップを押さえていないため、半導体レー
ザチップが銀ペーストに載っているだけの状態である。
このため、半導体レーザチップとステムの間に介在する
銀ペーストの厚さが一定にならないので、半導体レーザ
チップとステムとの接合状態が安定せず、電気抵抗が安
定しないために動作電流がばらつくという問題がある。
化し、ステム上に半導体レーザチップを固定するとき、
半導体レーザチップを押さえていないため、半導体レー
ザチップが銀ペーストに載っているだけの状態である。
このため、半導体レーザチップとステムの間に介在する
銀ペーストの厚さが一定にならないので、半導体レーザ
チップとステムとの接合状態が安定せず、電気抵抗が安
定しないために動作電流がばらつくという問題がある。
【０００８】さらに、上記銀ペーストが半導体レーザチ
ップの側面を這い上がって半導体レーザチップの活性層
に達し、銀ペーストにより半導体レーザチップが短絡す
るという問題がある。これは、恒温槽内で半導体レーザ
装置全体を暖めると、銀ペーストが半導体レーザチップ
側面を這い上がっていくが、その高さが制御できないた
めである。
ップの側面を這い上がって半導体レーザチップの活性層
に達し、銀ペーストにより半導体レーザチップが短絡す
るという問題がある。これは、恒温槽内で半導体レーザ
装置全体を暖めると、銀ペーストが半導体レーザチップ
側面を這い上がっていくが、その高さが制御できないた
めである。
【０００９】そこで、この発明の目的は、熱抵抗を下げ
ることができると共に、動作電流のばらつきを抑制で
き、半導体レーザチップの短絡を防止できる半導体レー
ザ装置の製造方法および半導体レーザ装置を提供するこ
とにある。
ることができると共に、動作電流のばらつきを抑制で
き、半導体レーザチップの短絡を防止できる半導体レー
ザ装置の製造方法および半導体レーザ装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体レーザ装置の製造方法は、金属を
用いた導電性ダイボンドペーストを用いて半導体レーザ
チップを基部上に搭載した半導体レーザ装置の製造方法
において、上記基部上に上記導電性ダイボンドペースト
を塗布する工程と、上記導電性ダイボンドペーストが塗
布された上記基部上に上記半導体レーザチップを搭載す
る工程と、上記基部上に搭載された上記半導体レーザチ
ップを上記基部側に加圧しながら加熱することにより上
記導電性ダイボンドペーストを仮硬化させる工程と、上
記仮硬化の工程の後、上記導電性ダイボンドペーストを
本硬化させる工程とを有することを特徴としている。
め、この発明の半導体レーザ装置の製造方法は、金属を
用いた導電性ダイボンドペーストを用いて半導体レーザ
チップを基部上に搭載した半導体レーザ装置の製造方法
において、上記基部上に上記導電性ダイボンドペースト
を塗布する工程と、上記導電性ダイボンドペーストが塗
布された上記基部上に上記半導体レーザチップを搭載す
る工程と、上記基部上に搭載された上記半導体レーザチ
ップを上記基部側に加圧しながら加熱することにより上
記導電性ダイボンドペーストを仮硬化させる工程と、上
記仮硬化の工程の後、上記導電性ダイボンドペーストを
本硬化させる工程とを有することを特徴としている。
【００１１】上記半導体レーザ装置の製造方法によれ
ば、ステム,サブマウントまたは配線基板等の基部に、
金属を用いた導電性ダイボンドペースト(銀ペースト,銅
ペーストまたは銀パラジウムペースト等)を塗布し、そ
の導電性ダイボンドペーストが塗布された基部上に上記
半導体レーザチップを搭載する。そして、上記半導体レ
ーザチップを基部側に加圧しながら加熱することにより
導電性ダイボンドペーストを仮硬化させて、半導体レー
ザチップを動かないように上記基部に固定した後、導電
性ダイボンドペーストを本硬化させる。上記仮硬化時に
半導体レーザチップを上方から基部側に向って加圧する
ことによって、半導体レーザチップと基部との間に介在
する導電性ダイボンドペーストの厚さを５μｍ以下に保
てるため、接合状態を安定させることができる。したが
って、熱抵抗を下げることができると共に、熱抵抗,電
気抵抗を安定させて動作電流のばらつきを抑制できる。
また、上記仮硬化により導電性ダイボンドペーストの粘
度がすでに高くなっているため、仮硬化後の本硬化の工
程で例えば恒温槽内で全体を暖めて導電性ダイボンドペ
ーストを硬化させたときに、半導体レーザチップの側面
においてダイボンド面からの導電性ダイボンドペースト
の這い上がり高さを４０μｍ以下にできる。したがっ
て、導電性ダイボンドペーストの這い上がりが半導体レ
ーザチップの活性層の位置より高くならないので、半導
体レーザチップの短絡を防止することができる。
ば、ステム,サブマウントまたは配線基板等の基部に、
金属を用いた導電性ダイボンドペースト(銀ペースト,銅
ペーストまたは銀パラジウムペースト等)を塗布し、そ
の導電性ダイボンドペーストが塗布された基部上に上記
半導体レーザチップを搭載する。そして、上記半導体レ
ーザチップを基部側に加圧しながら加熱することにより
導電性ダイボンドペーストを仮硬化させて、半導体レー
ザチップを動かないように上記基部に固定した後、導電
性ダイボンドペーストを本硬化させる。上記仮硬化時に
半導体レーザチップを上方から基部側に向って加圧する
ことによって、半導体レーザチップと基部との間に介在
する導電性ダイボンドペーストの厚さを５μｍ以下に保
てるため、接合状態を安定させることができる。したが
って、熱抵抗を下げることができると共に、熱抵抗,電
気抵抗を安定させて動作電流のばらつきを抑制できる。
また、上記仮硬化により導電性ダイボンドペーストの粘
度がすでに高くなっているため、仮硬化後の本硬化の工
程で例えば恒温槽内で全体を暖めて導電性ダイボンドペ
ーストを硬化させたときに、半導体レーザチップの側面
においてダイボンド面からの導電性ダイボンドペースト
の這い上がり高さを４０μｍ以下にできる。したがっ
て、導電性ダイボンドペーストの這い上がりが半導体レ
ーザチップの活性層の位置より高くならないので、半導
体レーザチップの短絡を防止することができる。
【００１２】また、この発明の半導体レーザ装置は、金
属を用いた導電性ダイボンドペーストを用いて半導体レ
ーザチップを基部上に搭載した半導体レーザ装置におい
て、上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下で
あることを特徴としている。
属を用いた導電性ダイボンドペーストを用いて半導体レ
ーザチップを基部上に搭載した半導体レーザ装置におい
て、上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下で
あることを特徴としている。
【００１３】上記金属を用いた導電性ダイボンドペース
トを用いて半導体レーザチップを基部上に搭載する場
合、従来の例えば銀ペーストを用いたダイボンドでは熱
抵抗が１００℃／Ｗ以上あり、実用上信頼性に問題があ
る。これに対して、上記構成の半導体レーザ装置では、
金属を用いた導電性ダイボンドペーストを用いて半導体
レーザチップを基部上に搭載した半導体レーザ装置の熱
抵抗を９０℃／Ｗ以下にすることによって、半導体レー
ザチップの活性層で発生した熱を導電性ダイボンドペー
ストを介して上記基部に容易に逃がすことができ、信頼
性の高い半導体レーザ装置が得られる。
トを用いて半導体レーザチップを基部上に搭載する場
合、従来の例えば銀ペーストを用いたダイボンドでは熱
抵抗が１００℃／Ｗ以上あり、実用上信頼性に問題があ
る。これに対して、上記構成の半導体レーザ装置では、
金属を用いた導電性ダイボンドペーストを用いて半導体
レーザチップを基部上に搭載した半導体レーザ装置の熱
抵抗を９０℃／Ｗ以下にすることによって、半導体レー
ザチップの活性層で発生した熱を導電性ダイボンドペー
ストを介して上記基部に容易に逃がすことができ、信頼
性の高い半導体レーザ装置が得られる。
【００１４】また、一実施形態の半導体レーザ装置は、
上記半導体レーザチップの側面において上記半導体レー
ザチップのダイボンド面からの上記導電性ダイボンドペ
ーストの這い上がり高さを４０μｍ以下としたことを特
徴としている。
上記半導体レーザチップの側面において上記半導体レー
ザチップのダイボンド面からの上記導電性ダイボンドペ
ーストの這い上がり高さを４０μｍ以下としたことを特
徴としている。
【００１５】上記実施形態の半導体レーザ装置によれ
ば、上記半導体レーザチップの活性層は、一般にダイボ
ンド面から少なくとも４０μｍよりも高い位置にあるの
で、上記半導体レーザチップの側面におけるダイボンド
面からの導電性ダイボンドペーストの這い上がり高さを
４０μｍ以下にすることによって、導電性ダイボンドペ
ーストが活性層の位置より高くならないようにでき、半
導体レーザチップの短絡を防止できる。
ば、上記半導体レーザチップの活性層は、一般にダイボ
ンド面から少なくとも４０μｍよりも高い位置にあるの
で、上記半導体レーザチップの側面におけるダイボンド
面からの導電性ダイボンドペーストの這い上がり高さを
４０μｍ以下にすることによって、導電性ダイボンドペ
ーストが活性層の位置より高くならないようにでき、半
導体レーザチップの短絡を防止できる。
【００１６】また、一実施形態の半導体レーザ装置は、
上記半導体レーザチップのダイボンド面と上記基部との
間に介在する上記導電性ダイボンドペーストの厚さを５
μｍ以下にしたことを特徴としている。
上記半導体レーザチップのダイボンド面と上記基部との
間に介在する上記導電性ダイボンドペーストの厚さを５
μｍ以下にしたことを特徴としている。
【００１７】上記実施形態の半導体レーザ装置によれ
ば、上記半導体レーザチップのダイボンド面と上記基部
との間に介在する上記導電性ダイボンドペーストの厚さ
を５μｍ以下にすることによって、半導体レーザチップ
のダイボンド面と基部との接合状態が安定し、安定した
電気抵抗が得られ、動作ばらつきを少なくできる。
ば、上記半導体レーザチップのダイボンド面と上記基部
との間に介在する上記導電性ダイボンドペーストの厚さ
を５μｍ以下にすることによって、半導体レーザチップ
のダイボンド面と基部との接合状態が安定し、安定した
電気抵抗が得られ、動作ばらつきを少なくできる。
【００１８】また、一実施形態の半導体レーザ装置は、
上記金属を用いた導電性ダイボンドペーストは銀ペース
トであることを特徴としている。
上記金属を用いた導電性ダイボンドペーストは銀ペース
トであることを特徴としている。
【００１９】上記実施形態の半導体レーザ装置によれ
ば、上記金属を用いた導電性ダイボンドペーストである
銀ペーストは、室温でもペースト状であり、比較的低い
温度で硬化するため、取り扱いやすく、生産性が向上す
る。
ば、上記金属を用いた導電性ダイボンドペーストである
銀ペーストは、室温でもペースト状であり、比較的低い
温度で硬化するため、取り扱いやすく、生産性が向上す
る。
【００２０】
【発明の実施の形態】以下、この発明の半導体レーザ装
置の製造方法および半導体レーザ装置を図示の実施の形
態により詳細に説明する。
置の製造方法および半導体レーザ装置を図示の実施の形
態により詳細に説明する。
【００２１】図１はこの発明の実施の一形態の半導体レ
ーザ装置の要部の側面図であり、１は基部としてのステ
ム、２は上記ステム１上に塗布された金属を用いた導電
性ダイボンドペーストとしての銀ペースト、３は上記ス
テム１上に銀ペースト２を介して搭載された半導体レー
ザチップ３である。
ーザ装置の要部の側面図であり、１は基部としてのステ
ム、２は上記ステム１上に塗布された金属を用いた導電
性ダイボンドペーストとしての銀ペースト、３は上記ス
テム１上に銀ペースト２を介して搭載された半導体レー
ザチップ３である。
【００２２】次に、上記半導体レーザ装置の製造方法を
図２(a)〜(d)に従って説明する。
図２(a)〜(d)に従って説明する。
【００２３】まず、図２(a)に示すように、ステム１上
に銀ペースト２を塗布する。このときの銀ペースト２
は、φ０.１５ｍｍのドーム状に塗布し、その体積を１.
７７×１０-3ｍｍ3に設定している。ここで使用した銀
ペーストは、住友金属鉱山(株)製Ｔ−３０４０(銀含有
率８２〜８４％)である。
に銀ペースト２を塗布する。このときの銀ペースト２
は、φ０.１５ｍｍのドーム状に塗布し、その体積を１.
７７×１０-3ｍｍ3に設定している。ここで使用した銀
ペーストは、住友金属鉱山(株)製Ｔ−３０４０(銀含有
率８２〜８４％)である。
【００２４】次に、図２(b)に示すように、半導体レー
ザチップ３を銀ペースト２を介してステム１上に搭載す
る。
ザチップ３を銀ペースト２を介してステム１上に搭載す
る。
【００２５】次に、図２(c)に示すように、半導体レー
ザチップ３をコレット１０により矢印Ｒの方向に加圧し
た状態でステム１を加熱して仮硬化する。このときの加
圧は、５０グラムの錘(図示せず)を直径０.２ｍｍ程度
のコレット１０に加えることにより行う。また、加熱温
度は、ステム１(ヒートシンク)の温度を熱電対１１で測
定し、２００℃以上１０秒間行う。このときの昇温,降
温はできるだけ早くする。
ザチップ３をコレット１０により矢印Ｒの方向に加圧し
た状態でステム１を加熱して仮硬化する。このときの加
圧は、５０グラムの錘(図示せず)を直径０.２ｍｍ程度
のコレット１０に加えることにより行う。また、加熱温
度は、ステム１(ヒートシンク)の温度を熱電対１１で測
定し、２００℃以上１０秒間行う。このときの昇温,降
温はできるだけ早くする。
【００２６】そして、図２(d)に示すように、仮硬化が
完了した半導体レーザ装置(１,２,３)を恒温槽１２内で
加熱して本硬化する。このときの加熱は、恒温槽１２内
の温度を１５０℃とし、１時間放置する。また、仮硬化
した半導体レーザ装置を大量にまとめて本硬化すること
によって、一個当りの硬化時間は実質的には短く保つこ
とができる。
完了した半導体レーザ装置(１,２,３)を恒温槽１２内で
加熱して本硬化する。このときの加熱は、恒温槽１２内
の温度を１５０℃とし、１時間放置する。また、仮硬化
した半導体レーザ装置を大量にまとめて本硬化すること
によって、一個当りの硬化時間は実質的には短く保つこ
とができる。
【００２７】次の表１は、実施例、比較例１、比較例
２、従来例の半導体レーザ装置における這い上がり量お
よび熱抵抗の測定した実験結果を示している。この実験
において、実施例の半導体レーザ装置は、上記半導体レ
ーザ装置の製造方法により製作したものであり、比較例
１は、仮硬化時に実施例と同じ条件で加圧したが、加熱
せずに本硬化したものである。また、比較例２は、仮硬
化時にコレットでチップを一旦整えた後、コレットを外
して加圧無しの状態にし、加熱条件を実施例と同じにし
て加熱した後、本硬化したものであり、従来例は、仮硬
化時にコレットでチップを一旦整えた後、そのまま本硬
化させたものである。
２、従来例の半導体レーザ装置における這い上がり量お
よび熱抵抗の測定した実験結果を示している。この実験
において、実施例の半導体レーザ装置は、上記半導体レ
ーザ装置の製造方法により製作したものであり、比較例
１は、仮硬化時に実施例と同じ条件で加圧したが、加熱
せずに本硬化したものである。また、比較例２は、仮硬
化時にコレットでチップを一旦整えた後、コレットを外
して加圧無しの状態にし、加熱条件を実施例と同じにし
て加熱した後、本硬化したものであり、従来例は、仮硬
化時にコレットでチップを一旦整えた後、そのまま本硬
化させたものである。
【表１】
【００２８】ここで、上記実験に用いた熱抵抗の測定方
法を図１０(a)〜(c)を用いて説明する。
法を図１０(a)〜(c)を用いて説明する。
【００２９】まず、恒温槽に半導体レーザ装置を入れ、
これに順方向に一定の微小電流Ｉｍを流したときの順方
向電圧ＶＦを測定する。図１０(a)に示すように、温度
を変えて測定行い、ＶＦの温度係数Ｍ＝ΔＶＦ０／ΔＴ
を測定する。この温度係数Ｍの測定は、個々の半導体レ
ーザ装置について行う必要はなく、同一の条件で作成さ
れた半導体レーザ装置に付いて１回だけ行う。
これに順方向に一定の微小電流Ｉｍを流したときの順方
向電圧ＶＦを測定する。図１０(a)に示すように、温度
を変えて測定行い、ＶＦの温度係数Ｍ＝ΔＶＦ０／ΔＴ
を測定する。この温度係数Ｍの測定は、個々の半導体レ
ーザ装置について行う必要はなく、同一の条件で作成さ
れた半導体レーザ装置に付いて１回だけ行う。
【００３０】次に、図１０(b)に示すように、半導体レ
ーザ装置の発熱が無視できる程度の微小電流Ｉｍ(５ｍ
Ａ以下程度)を流し、引き続いて数１０ｍＡの順方向電
流ＩＦ２を一定時間ＴＰ流す。このときの順方向電流Ｉ
Ｆ２に対する順方向電圧をＶＦ２とする。
ーザ装置の発熱が無視できる程度の微小電流Ｉｍ(５ｍ
Ａ以下程度)を流し、引き続いて数１０ｍＡの順方向電
流ＩＦ２を一定時間ＴＰ流す。このときの順方向電流Ｉ
Ｆ２に対する順方向電圧をＶＦ２とする。
【００３１】また、図１０(c)は順方向電圧ＶＦの変化
を示しており、順方向電流ＩＦ２を流すと、順方向電圧
も大きくなるが、半導体レーザチップの温度が上昇し
て、測定時間ＴＰの間に順電圧ＶＦの低下が指数関数的
に減少してほぼ一定の値となる。この一定となった順方
向電圧をＶＦ２とする。また、順方向電流をＩｍまで下
げたとき、一旦、ＶＦ１より低い値になった後、指数関
数的に増加して一定の値に戻る。このときの順方向電圧
の変化量をΔＶＦとすると、熱抵抗Ｒthは、 Ｒth＝(ΔＶＦ／Ｍ)／(ＩＦ２×ＶＦ２) [℃／Ｗ] により求められる。
を示しており、順方向電流ＩＦ２を流すと、順方向電圧
も大きくなるが、半導体レーザチップの温度が上昇し
て、測定時間ＴＰの間に順電圧ＶＦの低下が指数関数的
に減少してほぼ一定の値となる。この一定となった順方
向電圧をＶＦ２とする。また、順方向電流をＩｍまで下
げたとき、一旦、ＶＦ１より低い値になった後、指数関
数的に増加して一定の値に戻る。このときの順方向電圧
の変化量をΔＶＦとすると、熱抵抗Ｒthは、 Ｒth＝(ΔＶＦ／Ｍ)／(ＩＦ２×ＶＦ２) [℃／Ｗ] により求められる。
【００３２】こうして得られた表１の結果から、実施例
が熱抵抗を最も低くでき、高くても熱抵抗を９０℃／Ｗ
以下にできることがわかる。また、這い上がり量は、実
施例、比較例２で小さくなっており、仮硬化時の加熱に
より改善できることが分かる。
が熱抵抗を最も低くでき、高くても熱抵抗を９０℃／Ｗ
以下にできることがわかる。また、這い上がり量は、実
施例、比較例２で小さくなっており、仮硬化時の加熱に
より改善できることが分かる。
【００３３】また、図３〜図６に実施例、比較例１、比
較例２、従来例の半導体レーザ装置をレーザ発振させな
がら長時間通電したときの動作電流を変化を測定した実
験結果を示している。なお、図３〜図６において、横軸
は通電時間を表し、縦軸は動作電流を表している。
較例２、従来例の半導体レーザ装置をレーザ発振させな
がら長時間通電したときの動作電流を変化を測定した実
験結果を示している。なお、図３〜図６において、横軸
は通電時間を表し、縦軸は動作電流を表している。
【００３４】図３〜図６から明らかなように、通電時間
がゼロのときの動作電流を見ると、図３の実施例が最も
ばらつきが少なく、安定した接合が実現できていること
が分かる。また、１５０時間通電後の動作電流の増加が
最も小さく、熱抵抗を低くできた効果が現れている。
がゼロのときの動作電流を見ると、図３の実施例が最も
ばらつきが少なく、安定した接合が実現できていること
が分かる。また、１５０時間通電後の動作電流の増加が
最も小さく、熱抵抗を低くできた効果が現れている。
【００３５】このように、上記半導体レーザ装置の製造
方法によれば、仮硬化時に半導体レーザチップ３を上方
からステム１側に向って加圧することによって、半導体
レーザチップ３とステム１との間に介在する銀ペースト
２の厚さを５μｍ以下に保てるため、接合状態を安定さ
せて、熱抵抗を下げることができると共に、動作電流の
ばらつきを抑制することができる。
方法によれば、仮硬化時に半導体レーザチップ３を上方
からステム１側に向って加圧することによって、半導体
レーザチップ３とステム１との間に介在する銀ペースト
２の厚さを５μｍ以下に保てるため、接合状態を安定さ
せて、熱抵抗を下げることができると共に、動作電流の
ばらつきを抑制することができる。
【００３６】また、図２(c)の仮硬化の工程で２００℃
以上で短時間(１０秒間)加熱することにより、銀ペース
ト２の這い上がりを少なくし、この仮硬化によって粘度
が増した銀ペーストを図２(d)の本硬化の工程で恒温槽
１２内で全体を暖めて硬化させるので、本硬化のみの場
合よりも這い上がり量を大幅に低減することができる。
上記半導体レーザ装置では、半導体レーザチップ３の側
面におけるダイボンド面からの銀ペースト２の這い上が
り高さＨ２(図１に示す)を４０μｍ以下にでき、銀ペー
スト２が半導体レーザチップ３のダイボンド面から活性
層４までの高さＨ１より高くならないので、半導体レー
ザチップ３の短絡を防止することができる。
以上で短時間(１０秒間)加熱することにより、銀ペース
ト２の這い上がりを少なくし、この仮硬化によって粘度
が増した銀ペーストを図２(d)の本硬化の工程で恒温槽
１２内で全体を暖めて硬化させるので、本硬化のみの場
合よりも這い上がり量を大幅に低減することができる。
上記半導体レーザ装置では、半導体レーザチップ３の側
面におけるダイボンド面からの銀ペースト２の這い上が
り高さＨ２(図１に示す)を４０μｍ以下にでき、銀ペー
スト２が半導体レーザチップ３のダイボンド面から活性
層４までの高さＨ１より高くならないので、半導体レー
ザチップ３の短絡を防止することができる。
【００３７】上記実施の形態では、基部としてのステム
１上に半導体レーザチップ３を搭載したが、サブマウン
トや配線基板またはリードフレーム等の基部上に半導体
レーザチップを搭載する半導体レーザ装置にこの発明を
適用してもよい。
１上に半導体レーザチップ３を搭載したが、サブマウン
トや配線基板またはリードフレーム等の基部上に半導体
レーザチップを搭載する半導体レーザ装置にこの発明を
適用してもよい。
【００３８】また、上記実施の形態では、金属を用いた
導電性ダイボンドペーストに銀ペーストを用いたが、銅
ペース,銀パラジウムペースト等を用いてもよい。
導電性ダイボンドペーストに銀ペーストを用いたが、銅
ペース,銀パラジウムペースト等を用いてもよい。
【００３９】
【発明の効果】以上より明らかなように、この発明の半
導体レーザ装置の製造方法によれば、熱抵抗を下げるこ
とができると共に、動作電流のばらつきを抑制すること
ができ、さらに半導体レーザチップの短絡を防止できる
高性能でかつ信頼性の高い半導体レーザ装置を実現する
ことができる。
導体レーザ装置の製造方法によれば、熱抵抗を下げるこ
とができると共に、動作電流のばらつきを抑制すること
ができ、さらに半導体レーザチップの短絡を防止できる
高性能でかつ信頼性の高い半導体レーザ装置を実現する
ことができる。
【００４０】また、この発明の半導体レーザ装置によれ
ば、金属を用いた導電性ダイボンドペーストを用いて半
導体レーザチップを基部上に搭載した半導体レーザ装置
の熱抵抗を９０℃／Ｗ以下にすることによって、半導体
レーザチップの活性層で発生した熱を導電性ダイボンド
ペーストを介して基部側に容易に逃がすことができ、信
頼性を向上できる。
ば、金属を用いた導電性ダイボンドペーストを用いて半
導体レーザチップを基部上に搭載した半導体レーザ装置
の熱抵抗を９０℃／Ｗ以下にすることによって、半導体
レーザチップの活性層で発生した熱を導電性ダイボンド
ペーストを介して基部側に容易に逃がすことができ、信
頼性を向上できる。
【００４１】また、上記半導体レーザチップの側面にお
けるダイボンド面からの上記導電性ダイボンドペースト
の這い上がり高さを４０μｍ以下にすることによって、
導電性ダイボンドペーストが活性層の位置より高くなら
ないようにでき、半導体レーザチップの短絡を防止する
ことができる。
けるダイボンド面からの上記導電性ダイボンドペースト
の這い上がり高さを４０μｍ以下にすることによって、
導電性ダイボンドペーストが活性層の位置より高くなら
ないようにでき、半導体レーザチップの短絡を防止する
ことができる。
【００４２】また、上記半導体レーザチップのダイボン
ド面と基部との間に介在する上記導電性ダイボンドペー
ストの厚さを５μｍ以下にすることによって、半導体レ
ーザチップのダイボンド面と基部との接合状態が安定す
るので、安定した電気抵抗が得られ、動作ばらつきの少
ない高性能な半導体レーザ装置を実現できる。
ド面と基部との間に介在する上記導電性ダイボンドペー
ストの厚さを５μｍ以下にすることによって、半導体レ
ーザチップのダイボンド面と基部との接合状態が安定す
るので、安定した電気抵抗が得られ、動作ばらつきの少
ない高性能な半導体レーザ装置を実現できる。
【００４３】さらに、一実施形態の半導体レーザ装置
は、上記金属を用いた導電性ダイボンドペーストに、室
温でもペースト状で比較的低い温度で硬化する銀ペース
トを用いることによって、取り扱いが容易で生産性を向
上できる。
は、上記金属を用いた導電性ダイボンドペーストに、室
温でもペースト状で比較的低い温度で硬化する銀ペース
トを用いることによって、取り扱いが容易で生産性を向
上できる。
【図１】 図１はこの発明の実施の一形態の半導体レー
ザ装置の主要部の側面図である。
ザ装置の主要部の側面図である。
【図２】 図２は上記半導体レーザ装置の製造工程を示
す図である。
す図である。
【図３】 図３は上記半導体レーザ装置をレーザ発振さ
せながら長時間通電したときの動作電流の変化を示す図
である。
せながら長時間通電したときの動作電流の変化を示す図
である。
【図４】 図４は比較例１の半導体レーザ装置をレーザ
発振させながら長時間通電したときの動作電流の変化を
示す図である。
発振させながら長時間通電したときの動作電流の変化を
示す図である。
【図５】 図５は比較例２の半導体レーザ装置をレーザ
発振させながら長時間通電したときの動作電流の変化を
示す図である。
発振させながら長時間通電したときの動作電流の変化を
示す図である。
【図６】 図６は従来例の半導体レーザ装置をレーザ発
振させながら長時間通電したときの動作電流の変化を示
す図である。
振させながら長時間通電したときの動作電流の変化を示
す図である。
【図７】 図７は従来の半導体レーザ装置の部分破断図
である。
である。
【図８】 図８は従来のホログラム素子を用いた半導体
レーザ装置の部分破断図である。
レーザ装置の部分破断図である。
【図９】 図９は従来の半導体レーザ装置の製造工程を
示す図である。
示す図である。
【図１０】 図１０は熱抵抗の測定方法を説明する図で
ある。
ある。
１…ステム、 ２…銀ペースト、 ３…半導体レーザチップ、 ４…活性層、 ５…発光点、 １０…コレット、 １１…熱電対、 １２…恒温槽。
Claims (5)
- 【請求項１】 金属を用いた導電性ダイボンドペースト
を用いて半導体レーザチップを基部上に搭載した半導体
レーザ装置の製造方法において、 上記基部上に上記導電性ダイボンドペーストを塗布する
工程と、 上記導電性ダイボンドペーストが塗布された上記基部上
に上記半導体レーザチップを搭載する工程と、 上記基部上に搭載された上記半導体レーザチップを上記
基部側に加圧しながら加熱することにより上記導電性ダ
イボンドペーストを仮硬化させ工程と、 上記仮硬化の工程の後、上記導電性ダイボンドペースト
を本硬化させる工程とを有することを特徴とする半導体
レーザ装置の製造方法。 - 【請求項２】 金属を用いた導電性ダイボンドペースト
を用いて半導体レーザチップを基部上に搭載した半導体
レーザ装置において、 上記半導体レーザ装置の熱抵抗が９０℃／Ｗ以下である
ことを特徴とする半導体レーザ装置。 - 【請求項３】 請求項２に記載の半導体レーザ装置にお
いて、 上記半導体レーザチップの側面において上記半導体レー
ザチップのダイボンド面からの上記導電性ダイボンドペ
ーストの這い上がり高さを４０μｍ以下としたことを特
徴とする半導体レーザ装置。 - 【請求項４】 請求項２または３に記載の半導体レーザ
装置において、 上記半導体レーザチップのダイボンド面と上記基部との
間に介在する上記導電性ダイボンドペーストの厚さを５
μｍ以下にしたことを特徴とする半導体レーザ装置。 - 【請求項５】 請求項２乃至４のいずれか１つに記載の
半導体レーザ装置において、 上記金属を用いた導電性ダイボンドペーストは銀ペース
トであることを特徴とする半導体レーザ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354191A JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
| US09/987,010 US6989596B2 (en) | 2000-11-21 | 2001-11-13 | Semiconductor laser manufacturing method and semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354191A JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002158390A true JP2002158390A (ja) | 2002-05-31 |
| JP3793413B2 JP3793413B2 (ja) | 2006-07-05 |
Family
ID=18826831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000354191A Expired - Fee Related JP3793413B2 (ja) | 2000-11-21 | 2000-11-21 | 半導体レーザ装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6989596B2 (ja) |
| JP (1) | JP3793413B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
| WO2008120606A1 (ja) * | 2007-03-30 | 2008-10-09 | Rohm Co., Ltd. | 半導体発光装置 |
| JP2012044100A (ja) * | 2010-08-23 | 2012-03-01 | Panasonic Corp | レーザ光源装置 |
| WO2013146504A1 (ja) | 2012-03-29 | 2013-10-03 | 田中貴金属工業株式会社 | ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052079A (ja) * | 1983-09-01 | 1985-03-23 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPH03106089A (ja) * | 1989-09-20 | 1991-05-02 | Fuji Electric Co Ltd | 半導体レーザ素子 |
| JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
| JPH11251335A (ja) * | 1998-03-04 | 1999-09-17 | Oki Electric Ind Co Ltd | 半導体素子の実装装置及びその実装方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0400177A1 (de) * | 1989-05-31 | 1990-12-05 | Siemens Aktiengesellschaft | Verbindung eines Halbleiterbauelements mit einem Metallträger |
| US5886408A (en) * | 1994-09-08 | 1999-03-23 | Fujitsu Limited | Multi-chip semiconductor device |
| JPH0895504A (ja) | 1994-09-21 | 1996-04-12 | Sanyo Electric Co Ltd | 表示装置 |
| US6099678A (en) * | 1995-12-26 | 2000-08-08 | Hitachi Chemical Company Ltd. | Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device |
| TW345710B (en) * | 1996-07-31 | 1998-11-21 | Hitachi Chemical Co Ltd | Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package |
| JP3339369B2 (ja) * | 1997-05-30 | 2002-10-28 | 株式会社デンソー | レーザダイオード |
| JPH11168263A (ja) | 1997-09-30 | 1999-06-22 | Canon Inc | 光デバイス装置及びその製造方法 |
| JP3123482B2 (ja) * | 1997-10-08 | 2001-01-09 | 日本電気株式会社 | 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法 |
| JP3147053B2 (ja) * | 1997-10-27 | 2001-03-19 | 日本電気株式会社 | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 |
| US6140696A (en) * | 1998-01-27 | 2000-10-31 | Micron Technology, Inc. | Vertically mountable semiconductor device and methods |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| US6187611B1 (en) * | 1998-10-23 | 2001-02-13 | Microsemi Microwave Products, Inc. | Monolithic surface mount semiconductor device and method for fabricating same |
| US6426552B1 (en) * | 2000-05-19 | 2002-07-30 | Micron Technology, Inc. | Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials |
-
2000
- 2000-11-21 JP JP2000354191A patent/JP3793413B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-13 US US09/987,010 patent/US6989596B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052079A (ja) * | 1983-09-01 | 1985-03-23 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| JPH03106089A (ja) * | 1989-09-20 | 1991-05-02 | Fuji Electric Co Ltd | 半導体レーザ素子 |
| JPH08195414A (ja) * | 1995-01-12 | 1996-07-30 | Toshiba Corp | 半導体装置 |
| JPH11251335A (ja) * | 1998-03-04 | 1999-09-17 | Oki Electric Ind Co Ltd | 半導体素子の実装装置及びその実装方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004961A (ja) * | 2004-06-15 | 2006-01-05 | Hitachi Ltd | 半導体モジュール |
| WO2008120606A1 (ja) * | 2007-03-30 | 2008-10-09 | Rohm Co., Ltd. | 半導体発光装置 |
| JP2008251936A (ja) * | 2007-03-30 | 2008-10-16 | Rohm Co Ltd | 半導体発光装置 |
| US8089092B2 (en) | 2007-03-30 | 2012-01-03 | Rohm Co., Ltd. | Semiconductor light emitting device |
| KR101148433B1 (ko) * | 2007-03-30 | 2012-05-25 | 로무 가부시키가이샤 | 반도체 발광 장치 |
| TWI392120B (zh) * | 2007-03-30 | 2013-04-01 | Rohm Co Ltd | Semiconductor light emitting device |
| JP2012044100A (ja) * | 2010-08-23 | 2012-03-01 | Panasonic Corp | レーザ光源装置 |
| WO2013146504A1 (ja) | 2012-03-29 | 2013-10-03 | 田中貴金属工業株式会社 | ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020105985A1 (en) | 2002-08-08 |
| US6989596B2 (en) | 2006-01-24 |
| JP3793413B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360965A (en) | Method of mounting a semiconductor laser device | |
| KR100843884B1 (ko) | 플립 칩 유형의 ｌｅｄ 조명 장치 및 그의 제조 방법 | |
| US4674671A (en) | Thermosonic palladium lead wire bonding | |
| KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
| JP6033316B2 (ja) | レーザダイオード用ペルチェモジュール | |
| JP4093316B2 (ja) | 放熱フィンの製造方法 | |
| EP0119691A2 (en) | Bonding semiconductive bodies | |
| JPS60154537A (ja) | 半導体デバイスの製作方法 | |
| JPH0439956A (ja) | 半導体装置およびその製造方法 | |
| JPH09172224A (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JP3793413B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH02504572A (ja) | 装置取付け方法 | |
| JP3825948B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| US20120161302A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH03149864A (ja) | リードフレーム | |
| JPH03106089A (ja) | 半導体レーザ素子 | |
| JPH05243690A (ja) | 半導体レーザ装置 | |
| JPS615593A (ja) | 発光電子装置およびその製造方法 | |
| JPH11150218A (ja) | 半導体ステムとその製造方法及び光半導体モジュール | |
| KR100351836B1 (ko) | 서브-마운트 및 그를 이용한 레이저 다이오드 조립 방법 | |
| JP2005286121A (ja) | 半導体装置及びその製造方法 | |
| JP2000183440A (ja) | 半導体レーザ素子用ステムおよびその製造方法 | |
| JPS59983A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3220638B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |