JPS59983A - 半導体レ−ザ装置の製造方法 - Google Patents

半導体レ−ザ装置の製造方法

Info

Publication number
JPS59983A
JPS59983A JP57108562A JP10856282A JPS59983A JP S59983 A JPS59983 A JP S59983A JP 57108562 A JP57108562 A JP 57108562A JP 10856282 A JP10856282 A JP 10856282A JP S59983 A JPS59983 A JP S59983A
Authority
JP
Japan
Prior art keywords
semiconductor laser
heat sink
alloy
laser device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57108562A
Other languages
English (en)
Inventor
Seiji Iida
飯田 清次
Haruki Kurihara
栗原 春樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57108562A priority Critical patent/JPS59983A/ja
Publication of JPS59983A publication Critical patent/JPS59983A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体レーザ装置の製造方法に係り、特に半導
体発光素子のうちの半導体レーザ素子等のその構造及び
使用上から高精度にマウントする必要のある素子を高精
度に且つ能率良くヒートシンク上にマウントする方法に
関するものである。
発明の技術的背景とその問題点 当初、光通信用として、開発され現在はビデイオディス
ク、ディジタル・オーディオ・ディスク等の多方面にわ
たって使用されているガリウムーアルミニウムーヒ素系
、ガリウムーヒ素系及びインジウムーガリウムーヒ素−
リン系化合物半導体材料によって形成される半導体レー
ザ等の半導体発光素子は、その構造等の開発が進むにつ
れ小鑞流動作長寿命等や信頼性向上等がなされて来てい
る。しかしながら、小電流動作とはいえ発光をなす活性
領域に於ては略2〜略10KA7cm”  の大電流密
度で駆動される。また環境温度やマウントの際の残留応
力等により、これらの半導体発光素子の発揚特性並びに
寿命等が著しく影響を受ける事からヒートシンクへのマ
ウントは細心の注意が払われている。
通常このヒートシンクとして使われるものとしては、物
質中量も熱伝導の大きいダイヤモンドHa型や鋼、鋼等
の熱伝導率の良い金属等があげられる。だがこれら銀や
鋼等の特質は熱伝導車が非常に大きいかわりに、その熱
**係数も大きいのでマウントした際に発光素子に残留
応力の発生がみられ寿命に悪影g6及ぼす。またダイヤ
モンドIaを用いるとコストがかさむ上に、ダイヤモン
ドIaが絶縁物であるため電流を流揚る様にしたり、さ
らには半田づけする為に前処理が必要となり工業的には
実用的でない。そこで仁れらのヒートシンクを用いる場
合、その融着金属として軟金属であるインジウム(以下
、Inと称す)が用いられて来た。しかしながら、この
Inは酸化による経時変化が大きく、特に大気雰囲気中
の動作では、略45℃で10,000時間穆度の連続動
作で熱抵抗が著しく増加して半導体発光素子からの熱放
散が悪くなり、これKよシ半導体発光素子の寿命に太き
■ な悪影響を与える。tた、このIn は軟金属である事
から強度的にも信頼性に欠ける。上述のことを鑑みて熱
伝導率は鋼等の略1/2以下であるが、熱膨張係数が比
較的ガリウムーヒ素に近いシリコンをヒートシンク(サ
ブマウント)に用い金(以下Auと称す)系共晶合金例
えばAu−シリコン合金、Au−錫合金、Au−アンチ
モン合金、Au−ゲルマニウム合金等を融着金属とする
方法が広く用いられる。その結果、機械的にも強固に且
つ残留応力も少なく、”l を融着金属とした場合と比
較し寿命特性、信頼性共に著しく向上した。
半導体レーザのiラントを第1図(a)を参照して説明
する。シリコン、鍋、鋼等よりなるサブマウント12)
上にAu系共晶合金またはInにより溶融接着された後
に1ヘツダー(4)にあらかじめ接着さ゛れている銅ヒ
ートシンク(3)上に半導体レーザ(1)は接着される
。次に電極端子(6)に、Au1J−ド線(9)によっ
て接続される。一方、半導体レーザ(1)の後端からの
光を検出しモニターとする光検知器(5)はAu1J−
ド線OIを通じて電極端子(7)に接続されている。半
導体レーザ(1)と光検知器(5)との共通の電極とし
て共通電極(8)がある。ところが、マウントの位置精
度が従来問題となった。即ち、発光領域において発生し
た熱を効率的にヒートシンクに放熱するために半導体レ
ーザ素子の二つの電極面のうち発光領域に近い方の面を
サブマウントに接着している。したがって接着面から発
光領域までの距離は略2〜略4μmと近い。その上半導
体レーザからの発揚光の拡がり角度は、20〜40度と
拡いから、半導体レーザ素子(1)の端面がサブマウン
ト(2)の端面よす内側になるようにマウントすると、
半導体レーザ素子からの光がサブマウント(2)の上面
で反射され実用上問題となる。一方、半導体レーザ素子
(1)がサブマウント(2)から突き出た場合は、突き
出た部分からの熱放散が悪くなり、半導体レーザ素子内
部に温度分布を生じて寿命に悪影響を与えるJ仁の様な
事情から、内側に入り込む場合の許容限度値は略5μm
以内き出しは略5μm以内におさめる必要がある。また
半導体レーザを光学系に組み込む場合は光学系の軸合わ
せを容易にするためKは半導体レーザ素子(1)とサブ
マウント(2)の端面の平行度はおよそ2度以内にある
こと、および半導体レーザ(1)の発光部分がヘッダー
(4)の外周の中心から±50μm以内にあることが必
要と關と微小なことからヒートシンク上に精度良くマウ
ン°卜する作業は高度な熟練を必要とし、作業能率も低
いことが最大の欠点である。
従来の半導体レーザ装置の製造方法はサブマウント(2
)上に半導体レーザ素子(1)をマウントする場合、あ
らかじめチップ化されたサブマウントに一つづつマウン
トしていた。これまで融着金属として使われていたIn
の場合は、  Inが柔らかいから半導体レーザ素子を
サブマウント上のInに軽く押しつけることによって仮
固定することが可能であり、仮固定してから温度金玉げ
て合金化することによりある程度の精度を持ったマウン
トができた。だが、Au−シリコン合金、Au−錫合金
、Au−−アンチモン合金、Au−ゲルマニウム合金等
のAu系共晶合金を融着金属として用いる場合には、こ
の仮固定の方法は使えない。この場合のマウント法t−
第1図(b)を参照して説明する。ダイ・ボンダー上に
固定されたAu系共晶合金00. +taの耐着したサ
ブマウント(2)上に、真空吸着端子Onによって半導
体レーザ素子を移動して位置を決めた後、このiま真空
吸着端子anを通し略5〜略20gの圧力を加えた状態
で加熱し、Au系共晶合金・aυの融点まで温度を上げ
、半導体レーザ素子01)の電極とシリコンサブマウン
ト(2)上の融着金属aυが溶は会う事を確認した後、
そのまま融層金属Iの融点以下の温度に冷却する。この
場合、融層金属0Dの融点例えばAu−錫合金(90チ
)の場合、217℃の近傍まで予備〃0熱をしておいた
場合、融点以上に加熱するには略20〜略30秒必要と
なる。
融点以上での温度保持時間は略lO〜略20秒必要であ
る。さらに融着後、融点以下に下げる時間が略30〜略
40秒と、−工種に略60秒から略1分0秒の時間を要
する。この外にシリコン・サブマウント(2)の装填及
び取シはすす時間が略5〜略lO秒かかる。半導体レー
ザ素子(1)とシリコンサブマウント(2)の位置調整
時間が略20〜略30秒かかることを含めると一個の半
導体レー\ザ素子(1)をサブマウント(2)上にマウ
ントするのに必要な時間は、実に略1分30秒から略2
分以上となる。
即ち一台のダイ・ボンダーでの処理数は1日8時間稼動
したとすると略200〜略300個に過ぎず、従来は非
常に生産性が悪かった。
発明の目的 本発明は上述の問題点を鑑みてなされたもので、微小な
半導体レーザ素子をサブマウント上に、高精度且つ高能
率、特に昇温時間、降温時間及び着脱に要する時間の大
巾な削減といった高能率でマウントする方法を提供する
ものである。
発明の概要 本発明は複数の単位に区画されたヒートシンク上に半導
体素子をマウントし、このヒートシンクを各嗅位ごとに
分離する半導体レーザ装置の製造方法なので、半導体レ
ーザ素子を非常に高精度且つ高能率に生産できる。
発明の実施例 第2図を参照して以下本発明の詳細な説明する。第2図
は本発明のシリコン基板の一部である。
1111面(201)、(202)は、ダイアモンド・
ソーにより1、5 ynmの長さに一部切断されており
主面(111)は複数の単位lI3に区画され、所定の
プロセス後は容易に分割が可能な様に厚みの略1/2〜
略1/3tでダイアモンド・ノーによる切目(131)
が形成されている。(この基板を短冊と以下称す。)仁
の深さは短冊の長さ、幅、厚み等により適宜替える。
実施例においては、幅は1.5順間隔で厚さ0.3順で
ある。半導体レーザ素子ivウントする11IJの融層
金属(印は、シリ・・基板側から順次チタ〜÷白tow
ts’i’Q三層構造となっている。第3図に示す峰に
、この短冊tダイ・ボンダーのヒーター(Ieに載置し
、フォーミングガス雰囲気中でAu−錫(Auは10W
tl)の共晶合金の融点217°0より高゛く、AU−
錫(Auは35wt1)合金の共晶点(252℃)より
やや低の240℃近傍に加熱する。この状態では、 A
u−錫の共晶合金は溶融した状態を持続する。
第5図(a)の相図中で点Aの状態である。次に、この
上に真空吸着端子anによって半導体レーザ素子(1’
)を、短冊の端面に精度良く載置し固定する。この場合
、真空吸着端子(l′fIは任意の位置で且つ一定の加
重のもとで固定する構造となっておシ、更KAu8n、
の溶解終了温度285℃より略10〜略20℃高い温度
に加熱する構造である。また、ダイ・ボンダーの短冊を
載置し加熱する台は、マイクロ・メーター・ヘッドによ
ってX軸、Y軸の移動調整及び角度調整機構となってい
る。真空吸着端子Onにより吸着された半導体レーザ素
子(1)はX軸、Y軸及び角度調整機構によって短冊上
に精度良く位置される。また真空吸着端子顛の加熱機構
により、Au8n4の溶解終了温度285℃以上の高い
温度に保たれ、短冊上の溶融状態のAu−錫合金(Au
が10wt%)と接触する。半導体レーザ素子(1)表
面°のAuは、短冊上の溶融状態のAu−錫合金(Au
が1OW1%)へ溶けこみ、Au>3owt%と過剰の
状態となる。即ち第5図の相図中で、B点の状態である
こ\で真空吸着端子anの加熱源を切断するとまだ半導
体レーザ素子がマウントされない短冊即ち短冊状シリコ
ンサブマウントの他の区画上ではAu−錫合金(Auが
10wt%)が溶融状態であるにもか\わらず、半導体
レーザ素子(1)は固着される。
即ら第5図(a)の相図中で点Cの状態、即ちAu8n
、:Au8n、=a :bの混合物である。但しaとb
とは第5図tal中に示された範囲である。+lJの電
極中継ポストも同様に固着する。
この様に、次々と短冊上に半導体レーザ素子を固着した
後、短冊即ち短冊状のシリコン基板全敗り出し、半導体
レーザ素子(1)と電極中継ポスト+tSを超音波ワイ
ヤー・ボンダーにより金線(25μmφ)により接続す
る。
この様にして製造された短冊第4図に示される。
この実施例に見られるように、例えば20個のサブマウ
ント(以)20連と称す)からなる短冊即ち短冊状のシ
リコン基板を用いた場合、ヒーター・舖の昇温及び降温
の回数は一つの短冊あたり各−回となり、ヒーターαe
への着脱も各−回となる。
例えば、20個の半導体レーザ素子を従来の様に1個づ
つマウントした場合と、本発明による短冊即ち20連の
シリコンサブマウントからなる短冊状のシリコン基板を
用いた場合の所要時間を比較すると第1表の様になる。
第1表 第1表によれば、従来1700〜2600秒、本発明4
55〜680秒となシ、1/4程度の時間で同じ個数の
マウントが可能となった。もちろん位置精度については
従来と同等である。さらに1この様に短冊状とした場合
、次の様な波及効果が生じる、すなわち、通常半導体レ
ーザ素子は光出力による発光部分の光損傷の減少及び結
晶端面の酸化を防ぐ等の目的からスパッターやプラズマ
、CVD等ニヨリ、A/20s # ” ’ 8N4 
m ” ”を等のm成体をレーザ出力面に端面保111
81としてつけている。この場合特にスパッターにより
端面保護膜を付着する場合は、通常−面づつ二度にわた
りスパッターを行なうが、この場合、従来の一つづつの
シリコンサブマウントで11、装置への装着が非常にた
いへんであるが、本発明の後数個の連なった短冊即ち短
冊状のシリコン基板を用いる場合非常な時間の短縮とな
った。
たとえば20連の場合は20分のl程度となった。
実施例では、サブマウント(ヒート7ンク)面の金楓と
してAu−錫合金を用いたが、Au−鉛合金、AU−テ
ルル合金のいずれを用いても本発明全適用することがで
きる。それぞれの場合のマウントにおける相変化を第5
図(b) 、 (C)に示す。
発明の効果 本発明の半導体レーザ装置の製造方法によれば、複数の
単位に区画されたヒートシンク上に半導体素子をマウン
トし、このヒートシンクを各単位ごとに分離するので、
マウントのために昇温降温する回数が減少し高能率にま
た高精度に半導体レーザ素子を生産できる。
【図面の簡単な説明】
第1図(atは半導体レーザ装置の構造図、第1図(b
lはサブマウントにマウントする際の半導体レーザ素子
の模式図、第2図は複数個連なったシリコンサブマウン
トの斜視図、第3図は本発明の一実施例のマウント方法
の模式図、第4図は本発明の一実施例のマウント及び電
極ボンディングを行なった半導体レーザ素子の一部切欠
斜視図、第5図(alは本実施例に用いた金−錫共晶相
図、第5図(b)は金−錫共晶相図、第5図(C)は金
〜テルル共晶相図である。 +1)・・半導体レーザ素子、(2)・サブマウント1
3)・・・ヒートシンク、   (11・・・単位(7
317)  代理人 弁理士 則 近 憲 市 (ほか
1名)第  1 図 (α) (/A) 第  4 図 15図 (の) 第75図 (−&) (C) 74u4−組成比→   乃(W超)

Claims (2)

    【特許請求の範囲】
  1. (1)複数の単位に区画されたヒートシンク上に半導体
    素子をマウントする工程と、前記ヒートシンクを単位ご
    とに分離する工程とを具備する半導体レーザ装置の製造
    方法。
  2. (2)前記マウントする工程は、前記ヒートシンクのマ
    ウント面を覆う合金の融液に半導体素子の前記マウント
    面を覆う金属を溶かしこむことによって凝固終了温度を
    上昇させる工程を有すること全特徴とする特許請求の範
    囲第1項記載の半導体レーザ装置の製造方法。 13)  前記ヒートシンクはシリコンまたはガリウム
    ーヒ素のいづれかもなることを特徴とする特許請求の範
    囲第1項記載の半導体レーザ*iiの製造方法。 141  前記ヒートシンクの前記マウント面の金属が
    金−錫合金または金−テルル合金または金−鉛合金のう
    ちいづれからなシ且つ前記半導体素子の前記マウント面
    が金であることを特徴とする半導体レーザ装置の製造方
    法。
JP57108562A 1982-06-25 1982-06-25 半導体レ−ザ装置の製造方法 Pending JPS59983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57108562A JPS59983A (ja) 1982-06-25 1982-06-25 半導体レ−ザ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57108562A JPS59983A (ja) 1982-06-25 1982-06-25 半導体レ−ザ装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59983A true JPS59983A (ja) 1984-01-06

Family

ID=14487968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57108562A Pending JPS59983A (ja) 1982-06-25 1982-06-25 半導体レ−ザ装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59983A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588406A1 (en) * 1992-09-07 1994-03-23 Koninklijke Philips Electronics N.V. Method of manufacturing a block-shaped support body for a semiconductor component
US5578866A (en) * 1992-09-07 1996-11-26 U.S. Philips Corporation Method of manufacturing a block-shaped support body for a semiconductor component
JP2002305345A (ja) * 2001-04-04 2002-10-18 Cimeo Precision Co Ltd レーザダイオード用サブマウント及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0588406A1 (en) * 1992-09-07 1994-03-23 Koninklijke Philips Electronics N.V. Method of manufacturing a block-shaped support body for a semiconductor component
US5578866A (en) * 1992-09-07 1996-11-26 U.S. Philips Corporation Method of manufacturing a block-shaped support body for a semiconductor component
JP2002305345A (ja) * 2001-04-04 2002-10-18 Cimeo Precision Co Ltd レーザダイオード用サブマウント及びその製造方法

Similar Documents

Publication Publication Date Title
US8193634B2 (en) Mounted semiconductor device and a method for making the same
US4078711A (en) Metallurgical method for die attaching silicon on sapphire devices to obtain heat resistant bond
KR20050061452A (ko) 서브 마운트 및 반도체 장치
WO1980001222A1 (en) Method of manufacturing semiconductor laser devices
JP3346971B2 (ja) 光半導体素子用サブマウントおよびそのマウント方法
EP0335744B1 (en) Semiconducting device mounting
JP3912130B2 (ja) サブマウント
JP2003197982A (ja) 金スズ接合ペルチェ素子熱電変換モジュール
JPS59983A (ja) 半導体レ−ザ装置の製造方法
US7223617B2 (en) Semiconductor laser device and a method of mounting a semiconductor laser component on a submount
JP2002299744A (ja) 半導体レーザアセンブリ
JP2002359427A (ja) サブマウントおよび半導体装置
JPH04315486A (ja) 光電子装置およびその製造方法
JPH04186688A (ja) 半導体レーザ装置
JP7076630B2 (ja) 半導体レーザ装置製造方法
JPH06188516A (ja) 光半導体装置およびその製造方法
JPS59172787A (ja) 半導体レ−ザのサブマウント装置
JPS60157284A (ja) 半導体装置
JPH02128486A (ja) 半導体レーザ素子放熱体のサブマウントの接合層
JPH04278593A (ja) 光電子装置およびその製造方法
US20240186764A1 (en) Spacer for attaching coefficient of thermal expansion mismatched components
JPS59172786A (ja) 半導体レ−ザのサブマウント装置
JPH0846289A (ja) 半導体レーザの製造方法
JPH0140514B2 (ja)
JP2000183440A (ja) 半導体レーザ素子用ステムおよびその製造方法