JPH02128486A - 半導体レーザ素子放熱体のサブマウントの接合層 - Google Patents

半導体レーザ素子放熱体のサブマウントの接合層

Info

Publication number
JPH02128486A
JPH02128486A JP28157388A JP28157388A JPH02128486A JP H02128486 A JPH02128486 A JP H02128486A JP 28157388 A JP28157388 A JP 28157388A JP 28157388 A JP28157388 A JP 28157388A JP H02128486 A JPH02128486 A JP H02128486A
Authority
JP
Japan
Prior art keywords
layer
solder
submount
semiconductor laser
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28157388A
Other languages
English (en)
Inventor
Yasumasa Watanabe
泰正 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28157388A priority Critical patent/JPH02128486A/ja
Publication of JPH02128486A publication Critical patent/JPH02128486A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体レーザ素子に設けられる予備はんだ層に
関する。
〔従来の技術〕
半導体レーザ素子が室温で連続発振するのを長期間継続
させ、その長寿命を保持するためには、半導体レーザ素
子の活性層から発生する熱を効率よく放散して動作温度
を下げることが必要である。
そこで素子をヒートシンク(放熱体)にはんだ付けする
ことにより、この熱を逃がすようにしているが、そのと
き素子の活性層に近い側の端面をヒートシンクに接合す
るUP−3I DE−DOWN方式が一般に採用されて
いる。所が半導体レーザ素子とヒートシンクは熱膨張係
数が大きく異なるため、これらを直接接合すると、はん
だの溶融後の凝固過程で半導体レーザ素子の活性層に生
ずる内部応力によりダークラインと呼ばれる転移網が発
生して素子の発振しきい値電流が上昇し、逐には発振不
可能となってしまう。
これを防ぐためにインジウムなどの軟らかいはんだを用
いてヒートシンクに半導体レーザ素子を接合し、活性層
に生ずる内部応力を吸収するという方法もあるが、これ
は接合強度の点で十分でなく、剥れやすいという欠点が
ある。そのためヒートシンクと半導体レーザ素子との間
に、半導体レーザ素子のGaAs基板と熱膨張係数のほ
ぼ等しいシリコンやモリブデンなどをヒートシンクの一
部として介在させたサブマウントの上に、錫などのはん
だを用いて半導体レーザ素子を接合することにより、接
合強度や熱抵抗を満足することが可能となり、通常この
ような方法がとられている。
第2図はこの状態を説明するための模式断面図であり、
前述のUP−3I DE−DOWN方式によるものであ
る。第2図においてサブマウントであるシリコン板1の
片面の鏡面研磨面に接着層としてチタン層2.はんだ溶
食防止層として白金層3をスパッタなどで形成した後、
錫のはんだ層4を蒸着法またはメツキ法により形成する
。チタン層2を形成することによりシリコン板1と白金
層3とが十分な接着強度を有し、白金層3上への錫はん
だ層4の形成は容易であり、素子をチップとする機械加
工に対しても支障がない。このようにシリコン板1の上
にチタン層2.白金層3.はんだ層4からなる接合層5
の上に半導体レーザ素子6を載せ約260°Cに加熱し
、はんだ層4を溶融凝固させ、サブマウントのシリコン
板1に半導体レーザ素子6を接合する。なおシリコン板
1の非鏡面研磨面にも同様にチタン層2.白金層3.は
んだ層4からなる接合層5を形成し、この面ではヒート
シンク本体7に接合される。
〔発明が解決しようとする課題〕
しかしながら、第2図のようにして半導体レーザ素子6
をサブマウントのシリコン板1を介してヒートシンク7
に接合するとき、溶融したはんだ層4の錫と白金層3と
の間に界面張力が働き、数μmの錫の微小突起によるう
ねりが生じ、素子6中の活性層8の領域が溶融はんだの
中に沈み、これが微小突起にまで達し、素子の短絡不良
を起こす。
本発明の目的は、半導体レーザ素子をヒートシンクにマ
ウントする際のはんだのうねりによる素子の短絡不良を
低減するように、サブマウントに形成する接合層を提供
することにある。
〔課題を解決するための手段〕
上記課題を解決するために本発明は半導体レーザ素子と
ヒートシン4の間に介在してこれら双方に接合される半
導体レーザ素子放熱体のサブマウントの上下両面に形成
する接合層として、このサブマウント表面から、チタン
層、白金層、金層。
錫または金錫共晶合金層の順に、これらを積層したもの
である。
〔作 用〕
本発明によるサブマウント上の接合層の構成は白金層の
上に直接銀はんだ層が位置するのではなく、これらの間
に金層が介在しているために錫が溶融したとき、金と高
融点の金錫合金をつくり、表面が平坦なまま保持され、
また錫の代りに共晶組成の金錫合金を用いても溶融時間
が長く均一に凝固するから表面が平坦な接合が可能とな
る。
〔実施例〕
以下本発明を実施例に基づき説明する。
第1図は第2図と同様に半導体レーザ素子をヒートシン
クに接合する状態を示した本発明における模式断面図で
あり、第2図と共通部分を同一符号で表わしである。第
1図と第2図の比較から明らかなように本発明が従来と
異なる所は、接合層5aがチタン層2.白金層3.金層
9.錫はんだ層4からなり、白金層3と錫はんだ層4と
の間に金層9が介在していることである。
第1図ではまず比抵抗0.005Ω■の片面を鏡面研磨
したシリコン板1の非鏡面研磨面にチタン層2を9.0
5μm、白金層3を0.5 μm、金層9を0.1μm
の厚さにそれぞれスパッタし積層形成する。そしてこれ
らのオーミックコンタクトをとるために500°Cで5
分間の熱処理を行う。比抵抗が0.1Ω口以下であれば
容易にオーミックコンタクトがとれる。さらに両面に錫
のはんだ層4を2μmの厚さにスパッタ形成するがはん
だ層4は錫の代りに金錫共晶合金を用いてもよい。かく
してシリコン板1の鏡面研磨面と非鏡面研磨面にチタン
層2.白金層3.金層9.錫はんだ層4からなる接合層
5aが形成されるが、半導体レーザ素子6が接合される
のは鏡面研磨面側であるのは第2図の場合と同様である
。その接合は接合層9を形成してから、サブマウントを
lX1mm角に切断した後、レーザ素子6を所定の位置
に載せ所定温度に加熱冷却することにより行われる。な
おヒートシンク7が接合される側のはんだ層4は錫を含
む鉛合金を用いることも可能である。
本発明では以上のように白金層3とはんだ層4の間に金
層9を介在させたために、はんだ層4の錫が溶融凝固す
る間に金錫合金をつくり、表面が平坦のまま半導体レー
ザ素子6が接合されるので、その活性層8の位置する領
域には殆ど溶融はんだの影響がなくなる。
したがって、従来光に述べたサブマウントへのはんだ付
けによる短絡不良が50%程度はあったのに対し、本発
明の接合層を形成したことにより短絡による不良は著し
く減り、素子の平均的な歩留りは95%に達することが
できた。
〔発明の効果〕
半導体レーザ素子から発生する熱を逃すために通常ヒー
トシンクのサブマウントに、半導体レーザ素子をUP−
3I DE−DOWN方式にはんだ付けを行うが、サブ
マウントに形成する接合層が表面からチタン層、白金層
、よ錫はんだ層となっていたので、はんだ層が溶融した
とき表面が凹凸になり、半導体レーザ素子の活性層領域
まではんだが到達して素子の短絡不良を多く生じたが、
本発明ではサブマウントの接合層のうち、白金層と錫は
んだ層との間にもう一つ金層を介在させるようにしたた
め、はんだが溶融すると金との合金をつくって凹凸なく
−様な表面で凝固するので半導体レーザ素子と平坦な接
合が可能となり、素子の活性層にはなんらはんだ付けの
影響を及ぼすことなく、しかも大きな接合強度と低い熱
抵抗の接合が得られ、短絡不良の発生を著しく低減させ
ることができた。
【図面の簡単な説明】
第1図は本発明の接合層をも′ったサブマウントへの半
導体レーザ素子およびヒートシンクの接合状態を示す模
式断面図、第2図は同じ〈従来の接合層をもつサブマウ
ントへの接合状態を示す模式断面図である。 1:サプマウント、2:チタン層、3:白金層4:錫は
んだ層、5,5a:接合層、6:半導体レーザ素子、7
:ヒートシンク(放熱体)、8:活性層、9:金層。

Claims (1)

    【特許請求の範囲】
  1. 1)半導体レーザ素子と放熱体との間に介在してこれら
    双方に接合される前記放熱体のサブマウントの上下両面
    に形成する接合層であって、このサブマウント表面から
    順にチタン層、白金層、金層、錫はんだ層または金錫共
    晶合金はんだ層を積層してなることを特徴とする半導体
    レーザ素子のサブマウントの接合層。
JP28157388A 1988-11-08 1988-11-08 半導体レーザ素子放熱体のサブマウントの接合層 Pending JPH02128486A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28157388A JPH02128486A (ja) 1988-11-08 1988-11-08 半導体レーザ素子放熱体のサブマウントの接合層

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28157388A JPH02128486A (ja) 1988-11-08 1988-11-08 半導体レーザ素子放熱体のサブマウントの接合層

Publications (1)

Publication Number Publication Date
JPH02128486A true JPH02128486A (ja) 1990-05-16

Family

ID=17641066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28157388A Pending JPH02128486A (ja) 1988-11-08 1988-11-08 半導体レーザ素子放熱体のサブマウントの接合層

Country Status (1)

Country Link
JP (1) JPH02128486A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298046A (ja) * 1998-03-18 1999-10-29 Trw Inc 微小光学半導体レンズの製造方法
WO2002056952A3 (en) * 2001-01-17 2003-10-02 Medtronic Ave Inc Miniature x-ray device and method of its manufacture
US7009299B2 (en) * 1998-11-20 2006-03-07 Agere Systems, Inc. Kinetically controlled solder
JP2006332435A (ja) * 2005-05-27 2006-12-07 Sharp Corp サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298046A (ja) * 1998-03-18 1999-10-29 Trw Inc 微小光学半導体レンズの製造方法
US7009299B2 (en) * 1998-11-20 2006-03-07 Agere Systems, Inc. Kinetically controlled solder
WO2002056952A3 (en) * 2001-01-17 2003-10-02 Medtronic Ave Inc Miniature x-ray device and method of its manufacture
JP2006332435A (ja) * 2005-05-27 2006-12-07 Sharp Corp サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置

Similar Documents

Publication Publication Date Title
EP0542475B1 (en) Bonding method using solder composed of multiple alternating gold and tin layers
JP2837616B2 (ja) 半導体部品の接合方法
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US8193634B2 (en) Mounted semiconductor device and a method for making the same
EP1868241A1 (en) Submount and method for manufacturing same
JPS632332A (ja) ダイボンデイングプロセス
JPH03230552A (ja) 半導体素子実装用接合材
JP2016515763A (ja) In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成
US5622305A (en) Bonding scheme using group VB metallic layer
JPH05190973A (ja) 半導体レーザ用サブマウント
US4995546A (en) Device mounting
JP2003347650A (ja) 半導体発光装置
JP3912130B2 (ja) サブマウント
JPH02128486A (ja) 半導体レーザ素子放熱体のサブマウントの接合層
JPH0823002A (ja) 半導体装置及びその製造方法
US3585711A (en) Gold-silicon bonding process
JPH09232690A (ja) 半導体装置
WO2003069743A1 (fr) Embase et dispositif a semiconducteur
JPH04186688A (ja) 半導体レーザ装置
JP2004296901A (ja) 熱電モジュール
JPS61181136A (ja) ダイボンデイング方法
JPH04270092A (ja) 半田材料及び接合方法
JP2567442B2 (ja) 半導体装置及びその製造方法
JPS59983A (ja) 半導体レ−ザ装置の製造方法
JPS6244552Y2 (ja)