JPH04270092A - 半田材料及び接合方法 - Google Patents
半田材料及び接合方法Info
- Publication number
- JPH04270092A JPH04270092A JP3004832A JP483291A JPH04270092A JP H04270092 A JPH04270092 A JP H04270092A JP 3004832 A JP3004832 A JP 3004832A JP 483291 A JP483291 A JP 483291A JP H04270092 A JPH04270092 A JP H04270092A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- semiconductor chip
- base material
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 118
- 239000000463 material Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 35
- 238000002844 melting Methods 0.000 claims abstract description 35
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 52
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は例えば半導体チップと
基材とを接合するために用いられる半田材料及び接合方
法に関するものである。
基材とを接合するために用いられる半田材料及び接合方
法に関するものである。
【０００２】
【従来の技術】図６は従来の半導体装置の構成図である
。図において、１は半導体チップ、２は例えばリードフ
レームのような基材、３は半導体チップ１と基材２とを
接合するための半田である。このような半導体装置は、
半導体チップ１と基材２との間に半田３を挟んで保持し
、半田３をその融点以上の温度に加熱溶融させた後、冷
却させることによって半導体チップ１と基材２とを接合
するいわゆる半田ダイボンディング法によって形成され
ている。この種の半田ダイボンディング法は例えばトリ
ケップス技術資料集第７６号「半導体デバイスのマイク
ロアセンブリ技術」（昭和５７年７月発行）に記載され
ている。
。図において、１は半導体チップ、２は例えばリードフ
レームのような基材、３は半導体チップ１と基材２とを
接合するための半田である。このような半導体装置は、
半導体チップ１と基材２との間に半田３を挟んで保持し
、半田３をその融点以上の温度に加熱溶融させた後、冷
却させることによって半導体チップ１と基材２とを接合
するいわゆる半田ダイボンディング法によって形成され
ている。この種の半田ダイボンディング法は例えばトリ
ケップス技術資料集第７６号「半導体デバイスのマイク
ロアセンブリ技術」（昭和５７年７月発行）に記載され
ている。
【０００３】
【発明が解決しようとする課題】上記のような従来の半
導体装置の接合方法では、接合時半田３が溶融するため
、半導体チップ１と基材２との接合後の間隔が１０〜２
０μｍとなり、また、半導体チップ１と基材２との間隔
を大きくしようとして多量の半田３を供給してもその大
半は溶融時に排出されることになり、この間隔を外部か
ら制御することが困難であった。また、半田３の濡れ広
がりによって半導体チップ１と基材２との間隔は小さく
なり、それを補う半田を供給すると、半田３の流動に伴
う半導体チップ１の位置ずれが生じ、後のワイヤボンデ
ィング工程で問題となっていた。このように半導体チッ
プ１と基材２の間隔を所定の値に安定に制御することは
不可能であった。さらに、後工程で接合部に耐熱性が要
求される場合は、その耐熱温度以上の融点を持つ半田３
を用いるが、融点が高くなればなる程接合温度も高くな
り、半導体チップ１と基材２の熱膨張の差に起因する熱
応力も大きくなる。特に半導体チップ１にＳｉ半導体チ
ップを基材２にＣｕ系のリードフレームを用いる場合は
、その熱膨張率の差異が５倍以上と大きいため、接合直
後の残留応力やその後の使用環境における熱応力によっ
て半導体チップ１が割れる場合があった。この現象は特
に一辺が３ｍｍ以上の大きさの半導体チップ１について
顕著である。また、化合物半導体はＳｉ半導体に比べて
機械的に脆弱なため半導体チップ１に化合物半導体を用
いた場合は、基材２との熱膨張率差が小さい場合でも半
導体チップ１に損傷を与える場合があるため半田付けが
極めて困難であった。
導体装置の接合方法では、接合時半田３が溶融するため
、半導体チップ１と基材２との接合後の間隔が１０〜２
０μｍとなり、また、半導体チップ１と基材２との間隔
を大きくしようとして多量の半田３を供給してもその大
半は溶融時に排出されることになり、この間隔を外部か
ら制御することが困難であった。また、半田３の濡れ広
がりによって半導体チップ１と基材２との間隔は小さく
なり、それを補う半田を供給すると、半田３の流動に伴
う半導体チップ１の位置ずれが生じ、後のワイヤボンデ
ィング工程で問題となっていた。このように半導体チッ
プ１と基材２の間隔を所定の値に安定に制御することは
不可能であった。さらに、後工程で接合部に耐熱性が要
求される場合は、その耐熱温度以上の融点を持つ半田３
を用いるが、融点が高くなればなる程接合温度も高くな
り、半導体チップ１と基材２の熱膨張の差に起因する熱
応力も大きくなる。特に半導体チップ１にＳｉ半導体チ
ップを基材２にＣｕ系のリードフレームを用いる場合は
、その熱膨張率の差異が５倍以上と大きいため、接合直
後の残留応力やその後の使用環境における熱応力によっ
て半導体チップ１が割れる場合があった。この現象は特
に一辺が３ｍｍ以上の大きさの半導体チップ１について
顕著である。また、化合物半導体はＳｉ半導体に比べて
機械的に脆弱なため半導体チップ１に化合物半導体を用
いた場合は、基材２との熱膨張率差が小さい場合でも半
導体チップ１に損傷を与える場合があるため半田付けが
極めて困難であった。
【０００４】この発明はかかる問題を解決するためにな
されたもので、接合後の半導体チップ１と基材２との間
隔を所定の値に保つことによって半導体チップ１に作用
する熱応力を緩和させることができる半導体装置の接合
用半田材料及び接合方法を提供することを目的とする。
されたもので、接合後の半導体チップ１と基材２との間
隔を所定の値に保つことによって半導体チップ１に作用
する熱応力を緩和させることができる半導体装置の接合
用半田材料及び接合方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明に係る半田材料
は、厚さ３０μｍ以上に形成された第１の半田と、該第
１半田よりも低い融点を有する材料または第１の半田と
反応して第１の半田より低い融点の合金を生成する材料
からなり、前記第１の半田の両面に配設された厚さ５μ
ｍ以上の第２の半田とを備えたものである。また、第２
の発明に係る接合方法は、第１の発明による半田材料を
被接合部材の間に挟み、第２の半田または第１の半田と
第２の半田とが反応して生成する合金の融点以上で且つ
第１の半田の融点以下の温度に加熱し、第２の半田また
は合金を溶融させ、その後冷却するかまたは溶融温度付
近に保つことによって前記被接合部材を接合するように
したものである。
は、厚さ３０μｍ以上に形成された第１の半田と、該第
１半田よりも低い融点を有する材料または第１の半田と
反応して第１の半田より低い融点の合金を生成する材料
からなり、前記第１の半田の両面に配設された厚さ５μ
ｍ以上の第２の半田とを備えたものである。また、第２
の発明に係る接合方法は、第１の発明による半田材料を
被接合部材の間に挟み、第２の半田または第１の半田と
第２の半田とが反応して生成する合金の融点以上で且つ
第１の半田の融点以下の温度に加熱し、第２の半田また
は合金を溶融させ、その後冷却するかまたは溶融温度付
近に保つことによって前記被接合部材を接合するように
したものである。
【０００６】
【作用】この発明の半田によれば、第１の半田の一部は
接合プロセス中固相のまま保持されるので、被接合部材
間の間隔を所定の厚みに制御することができ、接合後に
おける被接合部材に作用する応力を緩和させることがで
きる。
接合プロセス中固相のまま保持されるので、被接合部材
間の間隔を所定の厚みに制御することができ、接合後に
おける被接合部材に作用する応力を緩和させることがで
きる。
【０００７】
【実施例】実施例１．
以下、この発明の実施例について説明する。図１はこの
発明の一実施例による半導体装置の構成図である。図に
おいて、１，２はそれぞれ被接合部材であるＳｉ半導体
チップおよびＣｕリードフレームのような基材、４は高
融点の第１半田で、例えば組成が９５Ｐｂ−５Ｓｎで厚
さが５０μｍに形成されている。５ａ，５ｂは第１半田
４の両面にそれぞれメッキによって形成された第２半田
で、例えば組成が６５Ｓｎ−３５Ｐｂの材料で厚さ１０
μｍに形成されている。なお、半導体チップ１の半田と
接触する面には濡れ性をよくするためにメタライズ処理
を施しておくことが望ましい。
発明の一実施例による半導体装置の構成図である。図に
おいて、１，２はそれぞれ被接合部材であるＳｉ半導体
チップおよびＣｕリードフレームのような基材、４は高
融点の第１半田で、例えば組成が９５Ｐｂ−５Ｓｎで厚
さが５０μｍに形成されている。５ａ，５ｂは第１半田
４の両面にそれぞれメッキによって形成された第２半田
で、例えば組成が６５Ｓｎ−３５Ｐｂの材料で厚さ１０
μｍに形成されている。なお、半導体チップ１の半田と
接触する面には濡れ性をよくするためにメタライズ処理
を施しておくことが望ましい。
【０００８】このような半導体装置は、Ｓｉ半導体チッ
プ１と基材２とを半田材料４，５ａ，５ｂを介して重ね
合わせ、還元性雰囲気中で第２半田５ａ，５ｂの融点以
上で且つ第１半田４の融点以下の温度、例えば２００
℃にヒータなどによって加熱し、第２半田５ａ，５ｂの
みを溶融させる。 その後、温度を降下させて第２半田５ａ，５ｂを凝固さ
せることによってＳｉ半導体チップ１と基材２を接合す
る。この時、第１半田４は殆ど溶融しないため、排出さ
れたり変形したりすることなく、初期の厚さのまま保持
される。この結果、Ｓｉ半導体チップ１と基材２との間
は所定の間隔に保たれることになる。図２は第２半田５
ａ，５ｂの厚さと接合性の関係を表す特性図であり、縦
軸は接合しようとする面積に対する未接合部の占める割
合を示し、横軸は第２半田５ａ，５ｂの厚さを示す。図
から明らかなように第２半田５ａ，５ｂの厚さが５μｍ
以上になると、未接合部の面積割合は低下し、健全な接
合が得られるようになることがわかる。これはＳｉ半導
体チップ１や基材２の表面に凹凸があり、安定に濡れを
確保するのに一定の液相量を必要とするためである。従
って第２半田５ａ，５ｂの厚さは５μｍ以上であること
が必要で、また、接合時に排出される量などを考慮する
と１０μｍ程度までが推奨される。
プ１と基材２とを半田材料４，５ａ，５ｂを介して重ね
合わせ、還元性雰囲気中で第２半田５ａ，５ｂの融点以
上で且つ第１半田４の融点以下の温度、例えば２００
℃にヒータなどによって加熱し、第２半田５ａ，５ｂの
みを溶融させる。 その後、温度を降下させて第２半田５ａ，５ｂを凝固さ
せることによってＳｉ半導体チップ１と基材２を接合す
る。この時、第１半田４は殆ど溶融しないため、排出さ
れたり変形したりすることなく、初期の厚さのまま保持
される。この結果、Ｓｉ半導体チップ１と基材２との間
は所定の間隔に保たれることになる。図２は第２半田５
ａ，５ｂの厚さと接合性の関係を表す特性図であり、縦
軸は接合しようとする面積に対する未接合部の占める割
合を示し、横軸は第２半田５ａ，５ｂの厚さを示す。図
から明らかなように第２半田５ａ，５ｂの厚さが５μｍ
以上になると、未接合部の面積割合は低下し、健全な接
合が得られるようになることがわかる。これはＳｉ半導
体チップ１や基材２の表面に凹凸があり、安定に濡れを
確保するのに一定の液相量を必要とするためである。従
って第２半田５ａ，５ｂの厚さは５μｍ以上であること
が必要で、また、接合時に排出される量などを考慮する
と１０μｍ程度までが推奨される。
【０００９】図３はＳｉ半導チップ１に作用する熱応力
と第１半田４の厚さとの関係を示す特性図であり、縦軸
は一定の温度変化を接合部に与えた場合にＳｉ半導体チ
ップ１に生じる熱応力を示し、横軸は第１半田４の厚さ
を示す。図からわかるように第１半田４の厚さが３０μ
ｍ以下の範囲では発生する熱応力に大きな変化はないが
、３０μｍを越えた付近から熱応力は大きく低下し始め
る。従って第１半田４の厚さは３０μｍ以上であること
が必要であり、熱応力緩和のためには厚ければ厚い程よ
い。しかし、接合層厚さが厚くなれば、Ｓｉ半導体チッ
プ１から基材２へ熱が伝わり難くなるため、必要な熱伝
導性を確保することができるように第１半田層４の厚さ
を決定することが必要である。
と第１半田４の厚さとの関係を示す特性図であり、縦軸
は一定の温度変化を接合部に与えた場合にＳｉ半導体チ
ップ１に生じる熱応力を示し、横軸は第１半田４の厚さ
を示す。図からわかるように第１半田４の厚さが３０μ
ｍ以下の範囲では発生する熱応力に大きな変化はないが
、３０μｍを越えた付近から熱応力は大きく低下し始め
る。従って第１半田４の厚さは３０μｍ以上であること
が必要であり、熱応力緩和のためには厚ければ厚い程よ
い。しかし、接合層厚さが厚くなれば、Ｓｉ半導体チッ
プ１から基材２へ熱が伝わり難くなるため、必要な熱伝
導性を確保することができるように第１半田層４の厚さ
を決定することが必要である。
【００１０】実施例２．
Ｓｉ半導体チップ１と基材２とを半田材料４，５ａ，５
ｂを介して組合せ、例えば還元性雰囲気中で第２半田５
ａ，５ｂの融点以上で且つ第１半田４の融点以下の温度
２００ ℃に加熱し、そのままの温度を保持する。この
高温で保持する事によって第２半田５ａ，５ｂから第１
半田４へＳｎ原子が比較的高速で拡散することになり、
図４に示すＰｂ−Ｓｎ 系状態図からわかるように、第
２半田５ａ，５ｂ中のＳｎ濃度が１８％以下になると凝
固する。その後Ｓｎ濃度の低下に伴い固相線温度直下の
温度になるように温度を上昇させると、Ｓｎの拡散速度
は更に加速される。図４に示すように最終的には第１半
田４と第２半田５ａ，５ｂとの組成が同じになり、最初
の状態の第２半田５ａ，５ｂよりも融点が高くなる。こ
のため第１半田層４が溶融されないことによる間隔保持
の効果に加えて、接合時の加熱温度より高い耐熱性を有
する半導体装置を得ることができる。
ｂを介して組合せ、例えば還元性雰囲気中で第２半田５
ａ，５ｂの融点以上で且つ第１半田４の融点以下の温度
２００ ℃に加熱し、そのままの温度を保持する。この
高温で保持する事によって第２半田５ａ，５ｂから第１
半田４へＳｎ原子が比較的高速で拡散することになり、
図４に示すＰｂ−Ｓｎ 系状態図からわかるように、第
２半田５ａ，５ｂ中のＳｎ濃度が１８％以下になると凝
固する。その後Ｓｎ濃度の低下に伴い固相線温度直下の
温度になるように温度を上昇させると、Ｓｎの拡散速度
は更に加速される。図４に示すように最終的には第１半
田４と第２半田５ａ，５ｂとの組成が同じになり、最初
の状態の第２半田５ａ，５ｂよりも融点が高くなる。こ
のため第１半田層４が溶融されないことによる間隔保持
の効果に加えて、接合時の加熱温度より高い耐熱性を有
する半導体装置を得ることができる。
【００１１】実施例３．
実施例１では、第１半田４として９５Ｐｂ−５Ｓｎ、第
２半田５ａ，５ｂとして６５Ｓｎ−３５Ｐｂを用いたが
、第１半田４としてＳｎ、第２半田５ａ，５ｂとして９
５Ｐｂ−５Ｓｎを用いても同様の効果が得られる。この
場合はＳｎの融点が２３２ ℃，９５Ｐｂ−５Ｓｎの融
点が３１４ ℃であるため、第２半田５ａ，５ｂの融点
の方が第１半田４の融点よりも高い。しかし図５のＳｎ
−Ｐｂ 状態図に示すように、第１半田４と第２半田５
ａ，５ｂを重ねた半田材料をＳｎの融点と共晶温度１８
３ ℃の間の温度、例えば１９０ ℃で加熱すると第１
半田４中のＳｎ原子が第２半田５ａ，５ｂ中に拡散する
ため、第２半田５ａ，５ｂの液相線が下がる。第２半田
５ａ，５ｂの組成が共晶点近くになり、液相線の温度が
１９０ ℃以下になると、第２半田５ａ，５ｂは完全に
溶融する。その後温度を下げれば第２半田５ａ，５ｂは
凝固するため半導体チップ１と基材２を接合することが
できる。この際第１半田４はＳｎの流出により厚さは多
少減少するが、この減少量を見込んで予め厚さを選定し
ておけば第１半田４の厚さは略所定の厚さに保持するこ
とができる。
２半田５ａ，５ｂとして６５Ｓｎ−３５Ｐｂを用いたが
、第１半田４としてＳｎ、第２半田５ａ，５ｂとして９
５Ｐｂ−５Ｓｎを用いても同様の効果が得られる。この
場合はＳｎの融点が２３２ ℃，９５Ｐｂ−５Ｓｎの融
点が３１４ ℃であるため、第２半田５ａ，５ｂの融点
の方が第１半田４の融点よりも高い。しかし図５のＳｎ
−Ｐｂ 状態図に示すように、第１半田４と第２半田５
ａ，５ｂを重ねた半田材料をＳｎの融点と共晶温度１８
３ ℃の間の温度、例えば１９０ ℃で加熱すると第１
半田４中のＳｎ原子が第２半田５ａ，５ｂ中に拡散する
ため、第２半田５ａ，５ｂの液相線が下がる。第２半田
５ａ，５ｂの組成が共晶点近くになり、液相線の温度が
１９０ ℃以下になると、第２半田５ａ，５ｂは完全に
溶融する。その後温度を下げれば第２半田５ａ，５ｂは
凝固するため半導体チップ１と基材２を接合することが
できる。この際第１半田４はＳｎの流出により厚さは多
少減少するが、この減少量を見込んで予め厚さを選定し
ておけば第１半田４の厚さは略所定の厚さに保持するこ
とができる。
【００１２】実施例４．
実施例３では第１半田４としてＳｎ、第２半田５ａ，５
ｂとして９５Ｐｂ−５Ｓｎを用い、１９０ ℃に加熱し
て溶融させ、その後冷却凝固させることにより半導体チ
ップ１と基材２とを接合したが、冷却凝固させる代わり
に加熱温度１９０ ℃に保って第２半田５ａ，５ｂの組
成を高融点側に変化させて凝固させることも可能である
。図５に示すように、第２半田５ａ，５ｂを溶融後更に
１９０ ℃に保つと、第２半田５ａ，５ｂ中にＳｎ原子
が拡散し、Ｓｎ濃度が増すにつれて液相線が上がり始め
る。更にＳｎ濃度が増しＳｎ９３％になると固相線の下
に位置するようになるため第２半田５ａ，５ｂは凝固す
ることになり、半導体チップ１と基材２とを接合するこ
とが可能になる。
ｂとして９５Ｐｂ−５Ｓｎを用い、１９０ ℃に加熱し
て溶融させ、その後冷却凝固させることにより半導体チ
ップ１と基材２とを接合したが、冷却凝固させる代わり
に加熱温度１９０ ℃に保って第２半田５ａ，５ｂの組
成を高融点側に変化させて凝固させることも可能である
。図５に示すように、第２半田５ａ，５ｂを溶融後更に
１９０ ℃に保つと、第２半田５ａ，５ｂ中にＳｎ原子
が拡散し、Ｓｎ濃度が増すにつれて液相線が上がり始め
る。更にＳｎ濃度が増しＳｎ９３％になると固相線の下
に位置するようになるため第２半田５ａ，５ｂは凝固す
ることになり、半導体チップ１と基材２とを接合するこ
とが可能になる。
【００１３】なお、上記実施例ではＳｉ半導体チップと
Ｃｕリードフレームの基材とを接合する場合について述
べたが、熱応力に対して脆弱な化合物半導体チップある
いは電子部品などの被接合部材の接合に適用しても同様
の効果が得られることは言うまでもない。
Ｃｕリードフレームの基材とを接合する場合について述
べたが、熱応力に対して脆弱な化合物半導体チップある
いは電子部品などの被接合部材の接合に適用しても同様
の効果が得られることは言うまでもない。
【００１４】
【発明の効果】この発明によれば、被接合部材を所定の
厚さの第１，第２半田を介して接合するよう構成したた
め、両者の間を所定の間隔に形成することができ、その
結果、被接合部材間の熱応力を低減することができ、部
材の損傷を抑制できる等の効果がある。
厚さの第１，第２半田を介して接合するよう構成したた
め、両者の間を所定の間隔に形成することができ、その
結果、被接合部材間の熱応力を低減することができ、部
材の損傷を抑制できる等の効果がある。
【図１】この発明の一実施例である半導体装置を示す構
成図である。
成図である。
【図２】この発明の実施例における第２半田の厚さと接
合性の関係を示す特性図である。
合性の関係を示す特性図である。
【図３】この発明の実施例における第１半田の厚さと応
力低減効果との関係を示す特性図である。
力低減効果との関係を示す特性図である。
【図４】この発明の他の実施例における半田の凝固過程
を説明する状態図である。
を説明する状態図である。
【図５】この発明の第３，第４の実施例における半田の
溶融・凝固過程を説明する状態図である。
溶融・凝固過程を説明する状態図である。
【図６】従来の半導体装置を示す構成図である。
１ 半導体チップ
２ 基材
４ 第１の半田
５ａ，５ｂ 第２の半田
Claims (2)
- 【請求項１】 厚さ３０μｍ以上に形成された第１の
半田と、該第１半田よりも低い融点を有する材料または
前記第１の半田と反応して第１の半田より低い融点の合
金を生成する材料からなり、前記第１の半田の両面に配
設された厚さ５μｍ以上の第２の半田とを備えたことを
特徴とする半田材料。 - 【請求項２】 厚さ３０μｍ以上の第１の半田の両面
に、該第１の半田よりも低い融点を有する材料または前
記第１の半田と反応して第１の半田より低い融点の合金
を生成する材料からなる厚さ５μｍ以上の第２の半田を
配して形成された半田材を被接合部材の間に挟み、前記
第２の半田または前記合金の融点以上で且つ前記第１の
半田の融点以下の温度に加熱し、前記第２の半田または
前記合金を溶融させ、その後冷却するかまたは溶融温度
付近に保つことによって前記被接合部材を接合すること
を特徴とした接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004832A JPH04270092A (ja) | 1991-01-21 | 1991-01-21 | 半田材料及び接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004832A JPH04270092A (ja) | 1991-01-21 | 1991-01-21 | 半田材料及び接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04270092A true JPH04270092A (ja) | 1992-09-25 |
Family
ID=11594670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004832A Pending JPH04270092A (ja) | 1991-01-21 | 1991-01-21 | 半田材料及び接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04270092A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317191A (en) * | 1991-08-19 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Low-melting-point junction material having high-melting-point particles uniformly dispersed therein |
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| WO2005124850A1 (ja) * | 2004-06-17 | 2005-12-29 | Renesas Technology Corp. | 半導体装置および半導体装置の製造方法 |
| JP2009269075A (ja) * | 2008-05-09 | 2009-11-19 | Sumitomo Metal Mining Co Ltd | 応力緩和層を有する積層はんだ材の製造方法および製造装置 |
| JP2015037809A (ja) * | 2005-08-12 | 2015-02-26 | アンタヤ・テクノロジーズ・コープ | 多層はんだ製品とその製作方法 |
| EP2880681A2 (en) * | 2012-08-02 | 2015-06-10 | Osram Sylvania Inc. | Dual solder layer for fluidic self assembly and electrical component substrate and method employing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5116260A (ja) * | 1974-07-31 | 1976-02-09 | Hitachi Ltd | Rosetsuho |
| JPS5474248A (en) * | 1977-11-24 | 1979-06-14 | Hitachi Cable Ltd | Clad solder |
| JPS59169694A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半田接着方法 |
| JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
| JPS63168291A (ja) * | 1986-12-29 | 1988-07-12 | Tokuriki Honten Co Ltd | 複合ろう材のろう付方法 |
-
1991
- 1991-01-21 JP JP3004832A patent/JPH04270092A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5116260A (ja) * | 1974-07-31 | 1976-02-09 | Hitachi Ltd | Rosetsuho |
| JPS5474248A (en) * | 1977-11-24 | 1979-06-14 | Hitachi Cable Ltd | Clad solder |
| JPS59169694A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半田接着方法 |
| JPS6187396A (ja) * | 1984-10-05 | 1986-05-02 | 株式会社日立製作所 | 電子回路装置とその製造方法 |
| JPS63168291A (ja) * | 1986-12-29 | 1988-07-12 | Tokuriki Honten Co Ltd | 複合ろう材のろう付方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317191A (en) * | 1991-08-19 | 1994-05-31 | Mitsubishi Denki Kabushiki Kaisha | Low-melting-point junction material having high-melting-point particles uniformly dispersed therein |
| JP2002353378A (ja) * | 2001-05-22 | 2002-12-06 | Fuji Electric Co Ltd | 半導体装置 |
| WO2005124850A1 (ja) * | 2004-06-17 | 2005-12-29 | Renesas Technology Corp. | 半導体装置および半導体装置の製造方法 |
| JP2015037809A (ja) * | 2005-08-12 | 2015-02-26 | アンタヤ・テクノロジーズ・コープ | 多層はんだ製品とその製作方法 |
| JP2009269075A (ja) * | 2008-05-09 | 2009-11-19 | Sumitomo Metal Mining Co Ltd | 応力緩和層を有する積層はんだ材の製造方法および製造装置 |
| EP2880681A2 (en) * | 2012-08-02 | 2015-06-10 | Osram Sylvania Inc. | Dual solder layer for fluidic self assembly and electrical component substrate and method employing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| CA2155091A1 (en) | Bonding material and bonding method for electric element | |
| JPH0669608A (ja) | ボンディング方法 | |
| US3046651A (en) | Soldering technique | |
| US20020092895A1 (en) | Formation of a solder joint having a transient liquid phase by annealing and quenching | |
| JP2000210767A (ja) | ２つの部品の接合方法 | |
| JP7180392B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02117772A (ja) | 金属表面の結合方法 | |
| JP2557268B2 (ja) | 装置取付け方法 | |
| JPH04270092A (ja) | 半田材料及び接合方法 | |
| JP3243834B2 (ja) | 半田材及び接合方法 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| US4734256A (en) | Wetting of low melting temperature solders by surface active additions | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JP3214638B2 (ja) | 半導体パッケージ用のセラミック製リッド及びその製造方法 | |
| JP2007189214A (ja) | 半導体素子および半導体素子のダイボンド接続方法 | |
| JP2870506B2 (ja) | バンプ付きワークの半田付け方法 | |
| JPS59169694A (ja) | 半田接着方法 | |
| JPH0951049A (ja) | はんだ付け方法 | |
| JPS59215294A (ja) | 半田接合材料とその材料を使用した接合方法 | |
| JPS6125471B2 (ja) | ||
| JPH02128486A (ja) | 半導体レーザ素子放熱体のサブマウントの接合層 | |
| JPH0750585B2 (ja) | ヒューズ回路形成方法 | |
| JP2004265972A (ja) | 半導体装置およびその製造方法 | |
| JPH0758719B2 (ja) | 電子素子の固着方法 |