JP2966079B2 - リードフレーム、これを用いた半導体装置および半導体装置の実装方法 - Google Patents
リードフレーム、これを用いた半導体装置および半導体装置の実装方法Info
- Publication number
- JP2966079B2 JP2966079B2 JP2274027A JP27402790A JP2966079B2 JP 2966079 B2 JP2966079 B2 JP 2966079B2 JP 2274027 A JP2274027 A JP 2274027A JP 27402790 A JP27402790 A JP 27402790A JP 2966079 B2 JP2966079 B2 JP 2966079B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor device
- substrate
- lead frame
- plating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はリードフレーム、これを用いた半導体装置お
よび半導体装置の実装方法に関する。
よび半導体装置の実装方法に関する。
（従来の技術） 半導体装置は基板へのはんだ付けに際し、半導体装置
のアウターリードにあらかじめ形成したはんだ層と、基
板の接合部位にあらかじめ形成したはんだ層とを溶融し
て接合するようにしている。
のアウターリードにあらかじめ形成したはんだ層と、基
板の接合部位にあらかじめ形成したはんだ層とを溶融し
て接合するようにしている。
上記のアウターリードへのはんだ層の形成は、半導体
チップの接合工程、樹脂封止工程等の半導体装置へのア
ッセンブリ構成を経た最終段階で行われるのが通常であ
るが、近年ではリードフレームの段階で形成することも
試みられている。
チップの接合工程、樹脂封止工程等の半導体装置へのア
ッセンブリ構成を経た最終段階で行われるのが通常であ
るが、近年ではリードフレームの段階で形成することも
試みられている。
このようにリードフレームの段階でアウターリードに
はんだめっきやはんだ浸漬によりはんだ層を形成してお
けば、半導体装置の組立以後におけるはんだめっきのウ
ェットプロセスが省け、また、はんだ浸漬時の熱的ショ
ックが避けられるから、半導体チップ等への悪影響がな
く、信頼性の高い半導体装置を提供できる。
はんだめっきやはんだ浸漬によりはんだ層を形成してお
けば、半導体装置の組立以後におけるはんだめっきのウ
ェットプロセスが省け、また、はんだ浸漬時の熱的ショ
ックが避けられるから、半導体チップ等への悪影響がな
く、信頼性の高い半導体装置を提供できる。
（発明が解決しようとする課題） しかしながら、上記のようにリードフレームの段階で
はんだ層を形成するのは次のような問題点がある。
はんだ層を形成するのは次のような問題点がある。
すなわち、前記アッセンブリ工程での半導体チップの
接合工程、樹脂封止工程ではかなりの高温がリードフレ
ームに加わる。そのためアウターリードに形成するはん
だ層は上記の高温に耐えうる高い融点を有するものが望
まれる。現行では、融点の高い、錫対鉛が9:1の９−１
はんだが通常用いられている。
接合工程、樹脂封止工程ではかなりの高温がリードフレ
ームに加わる。そのためアウターリードに形成するはん
だ層は上記の高温に耐えうる高い融点を有するものが望
まれる。現行では、融点の高い、錫対鉛が9:1の９−１
はんだが通常用いられている。
しかし一方、基板への実装工程では、半導体チップの
信頼性、作業性等の点から、低温でのはんだ付けが行え
るよう要望される。このため基板にあらかじめ形成され
るはんだ層は最も融点の低い６−４はんだが通常用いら
れている。
信頼性、作業性等の点から、低温でのはんだ付けが行え
るよう要望される。このため基板にあらかじめ形成され
るはんだ層は最も融点の低い６−４はんだが通常用いら
れている。
上記のようにアウターリードのはんだ層が９−１はん
だで、基板のはんだ層が６−４はんだであると、はんだ
付けの際の温度は基板のはんだ層が流れ出さない温度で
ある150℃前後となるが、この温度ではアウターリード
の９−１はんだのはんだ層の粘膜が高く、良好なはんだ
付けが行えない問題点がある。
だで、基板のはんだ層が６−４はんだであると、はんだ
付けの際の温度は基板のはんだ層が流れ出さない温度で
ある150℃前後となるが、この温度ではアウターリード
の９−１はんだのはんだ層の粘膜が高く、良好なはんだ
付けが行えない問題点がある。
またアウターリードのはんだ層が９−１はんだであっ
ても、なお上記のアッセンブリ工程での耐熱性は充分で
なく、アッセンブリ工程で温度が多少とも変動するとは
んだ層が溶けてしまういう本質的な問題点もある。
ても、なお上記のアッセンブリ工程での耐熱性は充分で
なく、アッセンブリ工程で温度が多少とも変動するとは
んだ層が溶けてしまういう本質的な問題点もある。
このようにアウターリードのはんだ層はアッセンブリ
工程での高温に耐えられなければならず、一方基板への
実装時には低温で融解してほしいという相反する要求が
あり、現状では両者を満足するリードフレームはない。
工程での高温に耐えられなければならず、一方基板への
実装時には低温で融解してほしいという相反する要求が
あり、現状では両者を満足するリードフレームはない。
本発明は上記事情に鑑みてなされたものでその目的す
るところは、アッセンブリ工程での高温に耐えることが
でき、一方基板への低温で接合しうるリードフレーム、
これを用いた半導体装置および半導体装置の実装方法を
提供するにある。
るところは、アッセンブリ工程での高温に耐えることが
でき、一方基板への低温で接合しうるリードフレーム、
これを用いた半導体装置および半導体装置の実装方法を
提供するにある。
（課題を解決するための手段） 上記目的による本発明に係るリードフレームでは、樹
脂封止型半導体装置に用いるリードフレームにおいて、
少なくともアウターリード基板への接合面に、基板の接
合部に形成された接合層との接合用のビスマスめっき皮
膜を形成したことを特徴としている。
脂封止型半導体装置に用いるリードフレームにおいて、
少なくともアウターリード基板への接合面に、基板の接
合部に形成された接合層との接合用のビスマスめっき皮
膜を形成したことを特徴としている。
また本発明に係る半導体装置では、リードフレームに
半導体チップが搭載され該半導体チップが封止樹脂によ
り封止された半導体装置において、前記リードフレーム
の少なくもアウターリードの基板への接合面に、基板の
接合部に形成された接合層との接合用のビスマスめっき
皮膜を形成したことを特徴としている。
半導体チップが搭載され該半導体チップが封止樹脂によ
り封止された半導体装置において、前記リードフレーム
の少なくもアウターリードの基板への接合面に、基板の
接合部に形成された接合層との接合用のビスマスめっき
皮膜を形成したことを特徴としている。
また本発明に係る半導体装置の実装方法では、上記半
導体装置のアウターリードを、該アウターリードの基板
との接合面に形成されたビスマスめっき皮膜を介して基
板の接合部に形成された接合層に当接させて加温し、前
記ビスマスめっき皮膜と前記接合層とを共晶、あるいは
非共晶組成の低融点の合金に合金化せしめて前記半導体
装置を基板に接合することを特徴としている。
導体装置のアウターリードを、該アウターリードの基板
との接合面に形成されたビスマスめっき皮膜を介して基
板の接合部に形成された接合層に当接させて加温し、前
記ビスマスめっき皮膜と前記接合層とを共晶、あるいは
非共晶組成の低融点の合金に合金化せしめて前記半導体
装置を基板に接合することを特徴としている。
（作用） 以上のように本発明によれば、リードフレームの階段
では、少なくともアウターリードの基板への接合面に、
基板の接合部に形成された接合層との接合用のビスマス
皮膜をめっきにより形成するので、該ビスマス皮膜の形
成が容易であり、該ビスマスめっき皮膜はアウターリー
ドの保護膜として使用すると共に、リードフレームへの
半導体チップの接合工程、樹脂封止工程等の半導体装置
アッセブリ工程で熱が加わっても、ビスマスは融点が27
1℃と高いので溶けてしまうことがない。
では、少なくともアウターリードの基板への接合面に、
基板の接合部に形成された接合層との接合用のビスマス
皮膜をめっきにより形成するので、該ビスマス皮膜の形
成が容易であり、該ビスマスめっき皮膜はアウターリー
ドの保護膜として使用すると共に、リードフレームへの
半導体チップの接合工程、樹脂封止工程等の半導体装置
アッセブリ工程で熱が加わっても、ビスマスは融点が27
1℃と高いので溶けてしまうことがない。
一方上記リードフレームを用いた半導体装置を基板に
実装する際、基板の接合部にはんだ等の接合層を形成し
ておき、半導体装置のアウターリードを、該アウターリ
ードに形成されたビスマスめっき皮膜を介して基板の接
合部に形成された接合層に当接させて加温し、前記ビス
マスめっき皮膜と前記接合層とを共晶、あるいは非共晶
組成の低融点の合金に合金化せしめることにより、確実
な接合が可能となり、また低温での接合が可能なことか
ら、半導体チップの信頼性を向上させることができる。
実装する際、基板の接合部にはんだ等の接合層を形成し
ておき、半導体装置のアウターリードを、該アウターリ
ードに形成されたビスマスめっき皮膜を介して基板の接
合部に形成された接合層に当接させて加温し、前記ビス
マスめっき皮膜と前記接合層とを共晶、あるいは非共晶
組成の低融点の合金に合金化せしめることにより、確実
な接合が可能となり、また低温での接合が可能なことか
ら、半導体チップの信頼性を向上させることができる。
（実施例） 以下では本発明の好適な実施例を添付図面を用いて詳
細に説明する。
細に説明する。
第１図はリードフレーム10の概略図を示す。
図において、12はアウターリード、14はインナーリー
ド、16はダイパッド、18はサポートバー、20はダムバ
ー、22、22はレール部を示す。
ド、16はダイパッド、18はサポートバー、20はダムバ
ー、22、22はレール部を示す。
本発明では、リードフレーム10の少なくともアウター
リード12の基板への接合面に、基板の接合部に形成され
た接合層との接合用のビスマスめっき皮膜24を形成した
ことを特徴としている。なおビスマスめっき皮膜24はリ
ードフレーム10の全面に形成してもよいし、アウターリ
ード12の全面あるいは基板への接合面となる片面にのみ
形成するようにしてもよい。
リード12の基板への接合面に、基板の接合部に形成され
た接合層との接合用のビスマスめっき皮膜24を形成した
ことを特徴としている。なおビスマスめっき皮膜24はリ
ードフレーム10の全面に形成してもよいし、アウターリ
ード12の全面あるいは基板への接合面となる片面にのみ
形成するようにしてもよい。
ビスマスめっき皮膜24の厚さは特に限定されるもので
はないが、基板との必要な接合強度が得られるだけの厚
さがあればよい。
はないが、基板との必要な接合強度が得られるだけの厚
さがあればよい。
ダイパッド16、インナーリード14上には半導体チップ
接合用、ワイヤボンディング用の金めっき皮膜あるいは
銀めっき皮膜を形成する。
接合用、ワイヤボンディング用の金めっき皮膜あるいは
銀めっき皮膜を形成する。
第２図は上記リードフレーム10を用いてアッセンブリ
した半導体装置26を示し、ダイパッド16上に半導体チッ
プ28が接合され、半導体チップ28とインナーリード14が
ワイヤで接続されてのち、半導体チップ28が封止樹脂30
で封止されて成る。上記ではアウターリード12の基板32
への接合面にのみビスマスめっき皮膜24を形成した例を
示す。
した半導体装置26を示し、ダイパッド16上に半導体チッ
プ28が接合され、半導体チップ28とインナーリード14が
ワイヤで接続されてのち、半導体チップ28が封止樹脂30
で封止されて成る。上記ではアウターリード12の基板32
への接合面にのみビスマスめっき皮膜24を形成した例を
示す。
ビスマスの融点は271℃であるから、アッセンブリ工
程での上記半導体チップの接合工程、樹脂封止工程で加
わる高温に充分耐えることができる。
程での上記半導体チップの接合工程、樹脂封止工程で加
わる高温に充分耐えることができる。
一方、基板32上の半導体装置の接合すへき個所には、
あらかじめはんだ層、錫層、鉛層などの接合層34を形成
しておく。
あらかじめはんだ層、錫層、鉛層などの接合層34を形成
しておく。
半導体装置の実装の際、半導体装置26のアウターリー
ド12を接合層34に当接させて加温すると、アウターリー
ド12のビスマスめっき皮膜24と接合層34との当接面で両
金属が互いに拡散して合金化が起こる。この合金化は接
合層34の金属の種類とその組成にもよるが、150℃以下
の低温のままで合金化が進行し、、ビスマスめっき皮膜
24と接合層34の境界部分が順次融解し、アウターリード
の接合が行える。
ド12を接合層34に当接させて加温すると、アウターリー
ド12のビスマスめっき皮膜24と接合層34との当接面で両
金属が互いに拡散して合金化が起こる。この合金化は接
合層34の金属の種類とその組成にもよるが、150℃以下
の低温のままで合金化が進行し、、ビスマスめっき皮膜
24と接合層34の境界部分が順次融解し、アウターリード
の接合が行える。
ビスマスは錫、鉛、はんだと低融点の共晶あるいは非
共晶組成の合金を形成する。この低融点の合金を形成す
る場合のビスマスの比率は50wt％前後である。
共晶組成の合金を形成する。この低融点の合金を形成す
る場合のビスマスの比率は50wt％前後である。
上記のようにアウターリード12上に形成したビスマス
めっき皮膜24を接合層34に当接させるとき、当接面では
ビスマスの比率が50％となり、上記低融点の合金を形成
しやすくなっている。こうして当接部を加熱すると低融
点の合金化が次々と進み、低温度での接合が可能となっ
た。
めっき皮膜24を接合層34に当接させるとき、当接面では
ビスマスの比率が50％となり、上記低融点の合金を形成
しやすくなっている。こうして当接部を加熱すると低融
点の合金化が次々と進み、低温度での接合が可能となっ
た。
上記接合層34の金属は、錫、鉛の単体の他、種々の組
成の錫−鉛合金（はんだ）が有効である。またこの錫−
鉛合金にカドミウム、インジウム、亜鉛等を含ませた多
元合金であってもよい。
成の錫−鉛合金（はんだ）が有効である。またこの錫−
鉛合金にカドミウム、インジウム、亜鉛等を含ませた多
元合金であってもよい。
なお、上記実施例ではアウターリード12にビスマスめ
っき皮膜24を形成したが、ビスマスめっき皮膜24のみで
は基板32への接合に量が充分でないときは、半導体装置
26に組み立てたのちに、アウターリードをはんだ浴ある
いは錫浴に浸漬してビスマスめっき皮膜24上にはんだ皮
膜あるいは錫皮膜をさらに肉盛りするようにしてもよ
い。この場合のビスマスめっき皮膜とはんだ皮膜あるい
は錫皮膜とは金属学的な合金ではないが、やはり150℃
以下で溶融し、基板32の前記接合層34との間でやはり低
温度での接合が可能となる。
っき皮膜24を形成したが、ビスマスめっき皮膜24のみで
は基板32への接合に量が充分でないときは、半導体装置
26に組み立てたのちに、アウターリードをはんだ浴ある
いは錫浴に浸漬してビスマスめっき皮膜24上にはんだ皮
膜あるいは錫皮膜をさらに肉盛りするようにしてもよ
い。この場合のビスマスめっき皮膜とはんだ皮膜あるい
は錫皮膜とは金属学的な合金ではないが、やはり150℃
以下で溶融し、基板32の前記接合層34との間でやはり低
温度での接合が可能となる。
以上、本発明の好適な実施例について種々述べできた
が、本発明は上述の実施例に限定されるのではなく発明
の精神を逸脱しない範囲で多くの改変を施し得るのはも
ちろんである。
が、本発明は上述の実施例に限定されるのではなく発明
の精神を逸脱しない範囲で多くの改変を施し得るのはも
ちろんである。
（発明の効果） 以上のように本発明によれば、リードフレームの段階
では、少なくともアウターリードの基板への接合面に、
基板の接合部に形成された接合層との接合用のビスマス
皮膜をめっきにより形成するので、該ビスマスめっき皮
膜の形成が容易であり、該ビスマスめっき皮膜はアウタ
ーリードの保護膜として作用すると共に、リードフレー
ムへの半導体チップの接合工程、樹脂封止工程等の半導
体装置アッセンブリ工程で熱が加わっても、ビスマスは
融点が271℃と高いので溶けてしまうことがない。
では、少なくともアウターリードの基板への接合面に、
基板の接合部に形成された接合層との接合用のビスマス
皮膜をめっきにより形成するので、該ビスマスめっき皮
膜の形成が容易であり、該ビスマスめっき皮膜はアウタ
ーリードの保護膜として作用すると共に、リードフレー
ムへの半導体チップの接合工程、樹脂封止工程等の半導
体装置アッセンブリ工程で熱が加わっても、ビスマスは
融点が271℃と高いので溶けてしまうことがない。
一方上記リードフレームを用いた半導体装置を基板に
実装する際、基板の接合部にはんだ等の接合層を形成し
ておき、半導体装置のアウターリードを、該アウターリ
ードの基板との接合面に形成されたビスマスめっき皮膜
を介して基板の接合部に形成された接合層に当接させて
加温し、前記ビスマスめっき皮膜と前記接合層とを共
晶、あるいは非共晶組成の低融点の合金に合金化せしめ
ることにより、確実な接合が可能となり、また低温での
接合が可能なことから、半導体チップの信頼性を向上さ
せることができる。
実装する際、基板の接合部にはんだ等の接合層を形成し
ておき、半導体装置のアウターリードを、該アウターリ
ードの基板との接合面に形成されたビスマスめっき皮膜
を介して基板の接合部に形成された接合層に当接させて
加温し、前記ビスマスめっき皮膜と前記接合層とを共
晶、あるいは非共晶組成の低融点の合金に合金化せしめ
ることにより、確実な接合が可能となり、また低温での
接合が可能なことから、半導体チップの信頼性を向上さ
せることができる。
第１図はリードフレームの概略を示す説明図、第２図は
半導体装置の断面図を示す。 10……リードフレーム、12……アウターリード、14……
インナーリード、16……ダイパッド、24……ビスマスめ
っき皮膜、34……接合層。
半導体装置の断面図を示す。 10……リードフレーム、12……アウターリード、14……
インナーリード、16……ダイパッド、24……ビスマスめ
っき皮膜、34……接合層。
Claims (3)
- 【請求項１】樹脂封止型半導体装置に用いるリードフレ
ームにおいて、 少なくともアウターリードの基板への接合面に、基板の
接合部に形成された接合層との接合用のビスマスめっき
皮膜を形成したことを特徴とするリードフレーム。 - 【請求項２】リードフレームに半導体チップが搭載さ
れ、該半導体チップが封止樹脂により封止された半導体
装置において、 前記リードフレームの少なくともアウターリードの基板
への接合面に、基板の接合部に形成された接合層との接
合用のビスマスめっき皮膜を形成したことを特徴とする
半導体装置。 - 【請求項３】請求項２記載の半導体装置のアウターリー
ドを、該アウターリードの基板との接合面に形成された
ビスマスめっき皮膜を介して基板の接合部に形成された
接合層に当接させて加温し、前記ビスマスめっき皮膜と
前記接合層とを共晶、あるいは非共晶組成の低融点の合
金に合金化せしめて前記半導体装置を基板に接合するこ
とを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274027A JP2966079B2 (ja) | 1990-10-11 | 1990-10-11 | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274027A JP2966079B2 (ja) | 1990-10-11 | 1990-10-11 | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04148555A JPH04148555A (ja) | 1992-05-21 |
| JP2966079B2 true JP2966079B2 (ja) | 1999-10-25 |
Family
ID=17535942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274027A Expired - Fee Related JP2966079B2 (ja) | 1990-10-11 | 1990-10-11 | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966079B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794644B2 (ja) * | 1991-03-26 | 1998-09-10 | アイワ株式会社 | 面実装電子部品 |
| KR19990028259A (ko) * | 1995-06-20 | 1999-04-15 | 모리시따요오이 찌 | 땜납 및 납땜에 의해 실장되는 전자 부품과 전자 회로 기판 |
| JP5101798B2 (ja) * | 2005-02-14 | 2012-12-19 | 東洋鋼鈑株式会社 | 表面処理Ａｌ板 |
-
1990
- 1990-10-11 JP JP2274027A patent/JP2966079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04148555A (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4418857A (en) | High melting point process for Au:Sn:80:20 brazing alloy for chip carriers | |
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW200832658A (en) | Semiconductor device and manufacturing method of the same | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| JP4200325B2 (ja) | 半田接合用ペーストおよび半田接合方法 | |
| JP2007134476A (ja) | 電子部品の半田付け方法および電子部品の半田付け構造 | |
| JP2006269903A (ja) | 半導体装置用リードフレーム | |
| EP0082271A2 (en) | Methods of brazing adjoining surfaces of elements, brazing alloys, and structures comprising brazed joints | |
| JPH02117772A (ja) | 金属表面の結合方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JP3243834B2 (ja) | 半田材及び接合方法 | |
| WO2002061768A1 (fr) | Connecteur de resistance et son procede de fabrication | |
| JPH0146228B2 (ja) | ||
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JPH028459B2 (ja) | ||
| WO2011001818A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP2001196393A (ja) | 半導体装置の製造方法 | |
| JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
| KR102065765B1 (ko) | 솔더범프를 이용한 반도체칩의 단자 접합방법 | |
| JPS5996742A (ja) | 半田付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |