JPS5996742A - 半田付け方法 - Google Patents

半田付け方法

Info

Publication number
JPS5996742A
JPS5996742A JP20616782A JP20616782A JPS5996742A JP S5996742 A JPS5996742 A JP S5996742A JP 20616782 A JP20616782 A JP 20616782A JP 20616782 A JP20616782 A JP 20616782A JP S5996742 A JPS5996742 A JP S5996742A
Authority
JP
Japan
Prior art keywords
conductor
soldering
solder
reaction layer
rich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20616782A
Other languages
English (en)
Inventor
Keiji Miyamoto
宮本　圭二
Toru Kawanobe
川野辺　徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20616782A priority Critical patent/JPS5996742A/ja
Publication of JPS5996742A publication Critical patent/JPS5996742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 杢発明は、半導体ベレットの電極と外部リードとな接続
する場合等に使用される半田付は方法に関する。
一般に、半導体ペレットをパッケージに組み込むには半
導体ベレットの電極から外部リード端子への接続が必要
になり、このような場合、半田付は方法が使用される。
従来のワイヤを用いる方式に対し１作業性や信頼性上問
題のある細Ｓを使用しないで接続するワイヤレスポンデ
ィング方法としで、第１図に示すような方法が開発され
ているう 第１図において、セラミック等からなるパッケージ１上
には外部リードとしての銀（Ａｇ）および−パラジウム
（Ｐｄ）を含む導体２が厚膜形成等の適当な手段により
形成されており、Ａｇ−Ｐｄ導体２上にはガラス等半田
に濡れない材料からなるダム３が半田の流れ出しを防止
するように形成されている。一方、半導体ペレット４の
電極には半田バンブ５がそれぞれ突設されている。
組み込みに際して、パッケージ１のＡｇ−Ｐｄ導体２に
半導体ペレット４を下向き（フェイスダウン）にして位
置合せした上で仮接着後、半田融着させて半田部６でバ
ンプ５を半田付けし、ベレットをパッケージにポンディ
７グさせる。
このようなボンディング構造においては、パッケージと
ペレットとの熱膨張差により加熱冷却に伴ない半田付は
部分に歪が生じて亀裂等が発生する。そこで、従来から
、この半田付は部分を形成する半田材料には鉛（Ｐｂ）
成分の比率が大ぎいもの（以下、Ｐｂリッチの半田材料
という。）を用（・、Ｐｂ１Ｊツチの半田材料の持つ柔
軟性により前記歪を吸収するようにしている。
しかしながら、このような従来の半田付は方法にあって
は、Ｐｂリッチの半田材料にＡｇ−Ｐｄ導体のＰｄが溶
融時に逃げ出し、半田付は部分近傍の導体におけるＰｄ
が減少してＡｇ成分が多くなるため、当該部分が硫黄（
Ｓ）等により腐蝕し易くなり、断線や抵抗増等を招来す
るという欠点があった。
本発明の目的は、前記従来技術の欠点を解消し。
Ａｇ−Ｐｄ導体におけるＰｄ減少化現象を防止すること
ができる半田付は方法を提供するにある。
以下、本発明を図面に示す実施例にしたがって説明する
。
第２図および第３図は本発明による半田材は方法の一実
施例をそれぞれ示す拡大縦断面図であり、第１図と同一
の符号は同一の構成要素を示している。
第２図に示すように、パッケージ１上のＡｇ−Ｐｄ導体
２の表面におけるダム３の内側部分には銀とすず（８ｎ
）との反応層７が形成されている。
このＡｇ−８ｎ反応層７は、Ａｇ−Ｐｄ導体２上にＳｎ
またはＳｎリッチの半田材料等Ｓｎ成分の多いＳｎ合金
の箔や粒を載せた後、加熱溶融させ、この溶融によりＡ
ｇ−Ｐｄ導体２中のＡｇを８ｎ層に析出せしめることに
より形成される。この形成方法によれば、Ａｇ−Ｐｄ導
体上にＳｎを溶着せしめるという極あて簡単な作業によ
り、Ａｇ−８ｎ反応層を形成することができる。
組み込みに際しては、第３図に示すように、半導体ペレ
ット４を下向きにしてＡｇ−Ｐｄ導体２のＡｇ−８ｎ反
応層７上に半田バンプ５を位置合せした後、Ｐｂリッチ
の半田材料を用いて半田部６を形成し、半田部６で半田
・＜／プ５を半田材けし。
ベレットをパッケージにボンディングさせる。
Ｐｂリッチの半田材料が加熱溶融されると、Ａｇ−Ｐｄ
導体２中のＰｄが半田材料中へ逃げ出そうとするが、両
者間に形成されたＡｇ−８ｎ反応層７に経路を遮断され
て阻止されるため、Ｐｄは導体２中に止まり、導体２中
のＡｇ−Ｐｄ成分は変化しない。
本実施例によれば、　ｐＨｊッチの半田材料を用いた半
田付けに件な５Ａｇ−Ｐｄ導体におけるＰｄの逃げ出し
をＡｇ−８ｎ反応層で阻止するため、Ｐｄの減少化現象
の発生を未然に防止することができ。
Ｐｄの減少による導体の腐蝕が回避でき、断線平抵抗増
等のような二次的障害を防止することができる。また、
Ｐｂリッチの半田材料な用いた半田付けが確保できるの
で、Ｐｂリッチの半田材料の持つ柔軟性による歪吸収効
果等を維持することができる。
なお、Ａｇ−８ｎ反応層の形成方法は前記実施例に限ら
ず、例えば、スパッタ技術による蒸着法等を用いること
ができるっ また１本発明は、前記ワイヤレスポンディング技術に限
らず、混成集積回路における素子の接続等地の半田付は
方法全般に適用することができる。
以上説明したように６本発明によれば、Ｐｂリッチの半
田材料を用いた半田付けに件な５Ａｇ−Ｐｄ導体におゆ
るＰｄ減少化現象が防止できる。
【図面の簡単な説明】
第１図は従来例を示す拡大縦断面図。 第２図および第３図は本発明による半田付は方法の一実
施例をそれぞれ示す各拡大縦断面図であるウ ド・・パッケージ、２・・・Ａｇ−Ｐｄ導体、３・・・
ダム。 ４・・・半導体ペレット、５・・・半田バ／グ、６・・
・半田部、７・・・Ａｇ−８ｎ反応層。

Claims (1)

  1. 【特許請求の範囲】 １、銀およびパラジウムを含む導体上に鉛成分の多い半
    田材料な用いて半田付けする方法にお（・で。 前記導体上に半田付は前に銀とすすとの反応層を形成す
    ることを特徴とする半田付は方法。 ２、すず・銀反応層が、導体上に形成されたすずな加熱
    して導体の銀と反応させて形成されることを特徴とする
    特許請求の範囲第１項記載の半田付は方法。
JP20616782A 1982-11-26 1982-11-26 半田付け方法 Pending JPS5996742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20616782A JPS5996742A (ja) 1982-11-26 1982-11-26 半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20616782A JPS5996742A (ja) 1982-11-26 1982-11-26 半田付け方法

Publications (1)

Publication Number Publication Date
JPS5996742A true JPS5996742A (ja) 1984-06-04

Family

ID=16518914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20616782A Pending JPS5996742A (ja) 1982-11-26 1982-11-26 半田付け方法

Country Status (1)

Country Link
JP (1) JPS5996742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185148A (ja) * 1984-09-29 1986-04-30 Fujii Haruyuki 餡入り生地の製造方法
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185148A (ja) * 1984-09-29 1986-04-30 Fujii Haruyuki 餡入り生地の製造方法
JPH0362380B2 (ja) * 1984-09-29 1991-09-25 Kowa Kogyo
JP2009099637A (ja) * 2007-10-15 2009-05-07 Fujitsu Ltd 回路基板、半導体装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10335531A (ja) ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
JP2001298051A (ja) はんだ接続部
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP3356649B2 (ja) 半導体装置及びその製造方法
JP2004165637A (ja) 半導体装置
JPS5996742A (ja) 半田付け方法
JP3444832B2 (ja) 半導体装置の製造方法
JP4010911B2 (ja) パワー半導体装置の製造方法
JP2966079B2 (ja) リードフレーム、これを用いた半導体装置および半導体装置の実装方法
JP2001144214A (ja) 半導体装置およびその接合構造
JP3006957B2 (ja) 半導体装置の実装体
JPS63152136A (ja) 半導体チツプの実装方法
JPS60194543A (ja) バンプ電極形成方法
JPH05136146A (ja) 半導体装置の電極と検査方法
JPH03181153A (ja) 半導体集積回路装置
JPH028459B2 (ja)
JP2848373B2 (ja) 半導体装置
JPH03108361A (ja) 半導体集積回路装置
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JP2741611B2 (ja) フリップチップボンディング用基板
JPS5927537A (ja) 半導体装置
JPS6138588B2 (ja)
JPS63187638A (ja) 半導体チツプ接続方法
JPS5868945A (ja) フリツプチツプボンデイング法