JPS63152136A - 半導体チツプの実装方法 - Google Patents

半導体チツプの実装方法

Info

Publication number
JPS63152136A
JPS63152136A JP61300276A JP30027686A JPS63152136A JP S63152136 A JPS63152136 A JP S63152136A JP 61300276 A JP61300276 A JP 61300276A JP 30027686 A JP30027686 A JP 30027686A JP S63152136 A JPS63152136 A JP S63152136A
Authority
JP
Japan
Prior art keywords
solder
melting point
bumps
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61300276A
Other languages
English (en)
Inventor
Yoshikiyo Usui
吉清 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP61300276A priority Critical patent/JPS63152136A/ja
Publication of JPS63152136A publication Critical patent/JPS63152136A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フリップチップ方式のようにチップのはんだ
バンプを予備はんだを施した基板導体部にフェースダウ
ンで位置合わせし、はんだ同志を融着する半導体チップ
の実装方法に関する。
〔従来の技術〕
フリップチップ方式は、半導体チップ上に形成したはん
だバンプと基板上に形成した厚膜導体とを機械的かつ電
気的に接合する技術である。そのため、基板をバンプと
同一材料のはんだ浴に浸漬して厚膜導体上にも予備はん
だを施しておく、そしてバンプを導体上のはんだ層に位
置合わせし、加熱して両者を融着させる。
〔発明が解決しようとする問題点〕
上記のフリップチップ方式ボンディングの際、導体部の
形状あるいは位置によって融着のためのりフロ一時のバ
ンプのはんだの変形の程度が異なり、チップが不規則に
沈み込み、場合によってはチップと基板面とが接近しす
ぎてチップと基板の導体間の望ましくない接続が生ずる
ことがあった。
本発明の目的は、上記の問題を解決し、バンプと導体上
のはんだ層との接合のためのりフロー加熱の際にチップ
の沈み込みを防止し、基板面とチップ面の間にある程度
の距離を保たせてボンディングする半導体チップの実装
方法を提供することにある。
〔問題点を解決するための手段〕
上記の目的を達成するために、本発明の方法は半導体チ
ップのバンブを構成するはんだとしてその融点が基板の
導体部の予備はんだの融点より高いものを用い、バンブ
のはんだの融点以下の温度に加熱してバンブと予備はん
だを融着させるものとする。
〔作用〕
バンブに高融点はんだを用い、基板導体部上の予備はん
だに低融点はんだを用い、高融点はんだの熔融する温度
以下でリフローすることにより、バンブは溶融しないの
でほとんど変形せず、チップを沈み込ませることなく実
装することができる。
〔実施例〕
以下、図を引用して本発明の一実施例について説明する
。第２図に示した半導体チソプエは表面にＭ配線２を有
し、それ以外の表面は絶縁保護膜３によって覆われてい
る０Ｍｅｉ！、線２の一部分上に下地金属膜４を介して
例えばＰｂ９５％、Ｓｎ５％の融点範囲２７０〜３１２
℃の高融点はんだのめっき、リフローによってバンブ５
が形成されている。第３図は、このチップ１を実装する
セラミック基板６を示し、表面に形成された厚膜導体７
上にＰｂ３７％。
５ｎ６３％の融点１８３℃の共晶はんだ８が浸漬あるい
は印刷により予備はんだされている。はんだバンブ５の
径および予備はんだ８０幅は１２０　ｍ以上であり、バ
ンブの高さは９０〜１１０−１予備はんだ８の厚さは２
０〜３０ｎである。
次いで、第１図に示すように、この半導体チップ１のバ
ンブ５が導体部上の低融点の予備はんだ８の上になるよ
うにフェースダウンで位置合わせして接触させ、２００
〜２３０℃程度に加熱してフリップチップボンディング
を行うと、予備はんだ８は溶融してバンブ５と融着する
が、バンブ５の高融点はんだは熔融せず、従ってチップ
はほとんど沈み込むことがない。それ故、バンブ５の高
さを調整することによって、チップ１の面と基板６の面
との距離を制御することができる。
〔発明の効果〕
本発明によれば、フリップチップ方式のように半導体チ
ップのはんだバンブを基板導体部の予備はんだと融着さ
せて実装する際に、バンブのはんだの融点を基板側の予
備はんだの融点より高くし、バンブを熔融させないで融
着可能にすることにより、チップの基板方向への沈み込
みがなく、チップ、基板間の距離を通正に保つことがで
き、信頼性の高い半導体装置が得られる。またリフロー
を基板側の低融点はんだを融かす条件で行うため、耐熱
型の低い材料からなる絶縁基板を用い、基板のコストを
低減することもできる。
【図面の簡単な説明】
第１図は本発明の一実施例の実装状態を示す断面図、第
２図は第１図に示した実施例の半導体チップ、第３図は
同じく基板のそれぞれの断面図である。 に半導体チップ、５：高融点はんだバンブ、６：セラミ
ック基板、８：低融点はんだ。 第１図 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. （１）半導体チップのはんだバンプを予備はんだを施し
    た基板導体部にフェースダウンで位置合わせし、バンプ
    と予備はんだとを接合させる方法において、半導体チッ
    プのバンプを構成するはんだとしてその融点が基板導体
    部の予備はんだの融点より高いものを用い、バンプのは
    んだの融点以下の温度に加熱してバンプと予備はんだと
    を融着させることを特徴とする半導体チップの実装方法
    。
JP61300276A 1986-12-17 1986-12-17 半導体チツプの実装方法 Pending JPS63152136A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61300276A JPS63152136A (ja) 1986-12-17 1986-12-17 半導体チツプの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61300276A JPS63152136A (ja) 1986-12-17 1986-12-17 半導体チツプの実装方法

Publications (1)

Publication Number Publication Date
JPS63152136A true JPS63152136A (ja) 1988-06-24

Family

ID=17882841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61300276A Pending JPS63152136A (ja) 1986-12-17 1986-12-17 半導体チツプの実装方法

Country Status (1)

Country Link
JP (1) JPS63152136A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494463A2 (en) * 1991-01-09 1992-07-15 Kabushiki Kaisha Toshiba Connection method and connection device for electrical connection of small portions
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP2000164758A (ja) * 1998-11-27 2000-06-16 Nec Corp 半導体パッケージ組立体及びその組立方法
DE10154853A1 (de) * 2001-07-20 2003-05-28 Carsem Semiconductor Sdn Bhd Flip-Chip-auf-Leiterrahmen
US8492907B2 (en) 2010-07-20 2013-07-23 Nitto Denko Corporation Film for flip chip type semiconductor back surface, dicing tape-integrated film for semiconductor back surface, process for producing semiconductor device, and flip chip type semiconductor device
CN111276471A (zh) * 2020-02-27 2020-06-12 京东方科技集团股份有限公司 一种背光模组及其制作方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494463A2 (en) * 1991-01-09 1992-07-15 Kabushiki Kaisha Toshiba Connection method and connection device for electrical connection of small portions
EP0494463B1 (en) * 1991-01-09 1999-03-31 Kabushiki Kaisha Toshiba Connection method and connection device for electrical connection of small portions
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
US5952718A (en) * 1996-02-23 1999-09-14 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts
US6107120A (en) * 1996-02-23 2000-08-22 Matsushita Electric Indsutrial Co., Ltd. Method of making semiconductor devices having protruding contacts
JP2000164758A (ja) * 1998-11-27 2000-06-16 Nec Corp 半導体パッケージ組立体及びその組立方法
DE10154853A1 (de) * 2001-07-20 2003-05-28 Carsem Semiconductor Sdn Bhd Flip-Chip-auf-Leiterrahmen
US8492907B2 (en) 2010-07-20 2013-07-23 Nitto Denko Corporation Film for flip chip type semiconductor back surface, dicing tape-integrated film for semiconductor back surface, process for producing semiconductor device, and flip chip type semiconductor device
CN111276471A (zh) * 2020-02-27 2020-06-12 京东方科技集团股份有限公司 一种背光模组及其制作方法、显示装置
CN111276471B (zh) * 2020-02-27 2022-11-18 京东方科技集团股份有限公司 一种背光模组及其制作方法、显示装置

Similar Documents

Publication Publication Date Title
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
US3921285A (en) Method for joining microminiature components to a carrying structure
JPH03166739A (ja) 半田付け方法
US5057969A (en) Thin film electronic device
JP2793528B2 (ja) ハンダ付け方法、ハンダ付け装置
KR100475324B1 (ko) 용융제를함유하는선택적충전형접착막
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
US5115964A (en) Method for bonding thin film electronic device
US6413849B1 (en) Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JPS63152136A (ja) 半導体チツプの実装方法
JPH05175275A (ja) 半導体チップの実装方法および実装構造
JPH0529363A (ja) 配線基板
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPS62169433A (ja) 半導体装置の製造方法
JPH03217024A (ja) 半導体装置
JP3544439B2 (ja) 接続ピンと基板実装方法
JP3006957B2 (ja) 半導体装置の実装体
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2633745B2 (ja) 半導体装置の実装体
WO2023095447A1 (ja) 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法
KR100499336B1 (ko) 플립칩 패키지소자와 제조방법
JPS5953708B2 (ja) フリツプチツプのフエイスボンデイング法
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JPS5868945A (ja) フリツプチツプボンデイング法