JP3243834B2 - 半田材及び接合方法 - Google Patents
半田材及び接合方法Info
- Publication number
- JP3243834B2 JP3243834B2 JP13346892A JP13346892A JP3243834B2 JP 3243834 B2 JP3243834 B2 JP 3243834B2 JP 13346892 A JP13346892 A JP 13346892A JP 13346892 A JP13346892 A JP 13346892A JP 3243834 B2 JP3243834 B2 JP 3243834B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- melting point
- solders
- thickness
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば半導体チップ
と基材とを接合するために用いられる半田材及び接合方
法に関するものである。
と基材とを接合するために用いられる半田材及び接合方
法に関するものである。
【０００２】
【従来の技術】図５は、従来の半導体装置の構成を示す
断面図である。図５において、１は半導体チップ、２は
例えばリードフレームのような基材、３は半導体チップ
１と基材２とを接合するための半田である。このような
半導体装置は、半導体チップ１と基材２との間に半田３
を挾んで保持し、半田３をその融点以上の温度に加熱さ
せた後、冷却させることによって半導体チップ１と基材
２とを接合する、いわゆる、半田ダイボンディング法に
よって形成されている。この種の半田ダイボンディング
法は、例えば、トリケップス技術試料集第７６号「半導
体デバイスのマイクロアセンブリ技術」（昭和５７年７
月発行）に記載されている。
断面図である。図５において、１は半導体チップ、２は
例えばリードフレームのような基材、３は半導体チップ
１と基材２とを接合するための半田である。このような
半導体装置は、半導体チップ１と基材２との間に半田３
を挾んで保持し、半田３をその融点以上の温度に加熱さ
せた後、冷却させることによって半導体チップ１と基材
２とを接合する、いわゆる、半田ダイボンディング法に
よって形成されている。この種の半田ダイボンディング
法は、例えば、トリケップス技術試料集第７６号「半導
体デバイスのマイクロアセンブリ技術」（昭和５７年７
月発行）に記載されている。
【０００３】
【発明が解決しようとする課題】従来の半導体装置の接
合は以上のように構成されていたので、接合時に半田３
が溶融するため、半導体チップ１と基材２との接合後の
間隔が１０〜２０μｍとなり、また、半導体チップ１と
基材２との間隔を大きくしようとして多量の半田３を供
給してもその大半は溶融時に排出されることになり、こ
の間隔を外部から制御することが困難であった。また、
半田３の接合時の溶融による濡れ広がりによって半導体
チップ１と基材２との間隔は小さくなり、それを補う半
田を供給すると半田３の流動に伴う半導体チップ１の位
置ずれが生じ、後工程のワイヤボンディング工程で問題
となっていた。このように、半導体チップ１と基材２の
間隔を所定の値に安定に制御することは不可能であると
いう問題があった。
合は以上のように構成されていたので、接合時に半田３
が溶融するため、半導体チップ１と基材２との接合後の
間隔が１０〜２０μｍとなり、また、半導体チップ１と
基材２との間隔を大きくしようとして多量の半田３を供
給してもその大半は溶融時に排出されることになり、こ
の間隔を外部から制御することが困難であった。また、
半田３の接合時の溶融による濡れ広がりによって半導体
チップ１と基材２との間隔は小さくなり、それを補う半
田を供給すると半田３の流動に伴う半導体チップ１の位
置ずれが生じ、後工程のワイヤボンディング工程で問題
となっていた。このように、半導体チップ１と基材２の
間隔を所定の値に安定に制御することは不可能であると
いう問題があった。
【０００４】さらに、後工程で接合部に耐熱性が要求さ
れる場合は、その耐熱温度以上の融点を持つ半田３を用
いるが、融点が高くなればなるほど接合温度も高くな
り、半導体チップ１と基材２の熱膨張差に起因する熱応
力も大きくなる。特に半導体チップ１がシリコン半導体
チップで、基材２がＣｕ系のリードフレームの場合、そ
の熱膨張率の差異が５倍以上と大きいため、接合直後の
残留応力やその後の使用環境における熱応力によって、
半導体チップ１が割れる場合があった。この現象は、特
に、１辺が３ｍｍ以上の大きさの半導体チップ１のとき
に顕著である。また、化合物半導体を半導体チップ１に
用いた場合は、それがシリコン半導体に比べて機械的に
脆弱なために、半導体チップ１と基材２との熱膨張率差
が小さい場合でも、半導体チップ１に損傷を与える場合
があるため、それらの半田によるダイボンディングが極
めて困難であるという問題があった。
れる場合は、その耐熱温度以上の融点を持つ半田３を用
いるが、融点が高くなればなるほど接合温度も高くな
り、半導体チップ１と基材２の熱膨張差に起因する熱応
力も大きくなる。特に半導体チップ１がシリコン半導体
チップで、基材２がＣｕ系のリードフレームの場合、そ
の熱膨張率の差異が５倍以上と大きいため、接合直後の
残留応力やその後の使用環境における熱応力によって、
半導体チップ１が割れる場合があった。この現象は、特
に、１辺が３ｍｍ以上の大きさの半導体チップ１のとき
に顕著である。また、化合物半導体を半導体チップ１に
用いた場合は、それがシリコン半導体に比べて機械的に
脆弱なために、半導体チップ１と基材２との熱膨張率差
が小さい場合でも、半導体チップ１に損傷を与える場合
があるため、それらの半田によるダイボンディングが極
めて困難であるという問題があった。
【０００５】以上の問題点を解消する方法として、特願
平３−００４８３２号記載の半田材料及び接合方法があ
る。図６は、特願平３−００４８３２号記載の半導体装
置の構成を示す断面図である。図６において、１はシリ
コン系の半導体チップ、２はＣｕ系合金からなるリード
フレームなどからなる基材、４は組成が９５Ｐｂ−５Ｓ
ｎで厚さが５０μｍの高融点の第１半田、５ａ，５ｂは
第１半田の両面に形成された組成が６３Ｓｎ−３７Ｐｂ
で厚さが１０μｍの第２半田である。
平３−００４８３２号記載の半田材料及び接合方法があ
る。図６は、特願平３−００４８３２号記載の半導体装
置の構成を示す断面図である。図６において、１はシリ
コン系の半導体チップ、２はＣｕ系合金からなるリード
フレームなどからなる基材、４は組成が９５Ｐｂ−５Ｓ
ｎで厚さが５０μｍの高融点の第１半田、５ａ，５ｂは
第１半田の両面に形成された組成が６３Ｓｎ−３７Ｐｂ
で厚さが１０μｍの第２半田である。
【０００６】特願平３−００４８３２号の発明による接
合方法では、半導体チップ１と基材２の間に両面に第２
半田５ａ，５ｂが形成された第１半田４を挾み、第２半
田５ａ，５ｂの融点以上で、かつ、第１半田４の融点未
満の温度、例えば２００℃にヒータなどにより加熱し、
第２半田５ａ，５ｂのみを溶融させる。その後、温度を
下げて第２半田５ａ，５ｂを凝固させる。または、第２
半田５ａ，５ｂを溶融させる２００℃のままで保持する
ことにより凝固させる。このように２００℃で保持する
と、第２半田５ａ，５ｂから第１半田４へＳｎ原子が拡
散し、第２半田５ａ，５ｂ中のＳｎの濃度が低下し、こ
のＳｎ濃度の低下により第２半田５ａ，５ｂの凝固点が
上昇し、これにより第２半田５ａ，５ｂが凝固して固定
する。このとき、第１半田４はほとんど溶融しないた
め、これが排出されたり変形したりすることはなく、初
期の厚さのまま保持され、半導体チップ１と基材２との
間は所定の間隔に保たれる。
合方法では、半導体チップ１と基材２の間に両面に第２
半田５ａ，５ｂが形成された第１半田４を挾み、第２半
田５ａ，５ｂの融点以上で、かつ、第１半田４の融点未
満の温度、例えば２００℃にヒータなどにより加熱し、
第２半田５ａ，５ｂのみを溶融させる。その後、温度を
下げて第２半田５ａ，５ｂを凝固させる。または、第２
半田５ａ，５ｂを溶融させる２００℃のままで保持する
ことにより凝固させる。このように２００℃で保持する
と、第２半田５ａ，５ｂから第１半田４へＳｎ原子が拡
散し、第２半田５ａ，５ｂ中のＳｎの濃度が低下し、こ
のＳｎ濃度の低下により第２半田５ａ，５ｂの凝固点が
上昇し、これにより第２半田５ａ，５ｂが凝固して固定
する。このとき、第１半田４はほとんど溶融しないた
め、これが排出されたり変形したりすることはなく、初
期の厚さのまま保持され、半導体チップ１と基材２との
間は所定の間隔に保たれる。
【０００７】この接合方法では、半導体チップ１と基材
２との間隔を所定の値に保つことによって、半導体チッ
プ１に作用する熱応力を緩和させることができるが、２
００℃に加熱し、第２半田５ａ，５ｂのみを溶融させた
後、その温度で保持してＳｎ原子を第２半田５ａ，５ｂ
から第１半田４へ拡散させ、第２半田５ａ，５ｂのＳｎ
濃度を低下させることにより、第２半田５ａ，５ｂの凝
固点を上昇させて第２半田５ａ，５ｂを凝固させる場
合、その厚さが１０μｍあるので、Ｓｎ原子を拡散させ
るために多大の時間を要するという問題があった。
２との間隔を所定の値に保つことによって、半導体チッ
プ１に作用する熱応力を緩和させることができるが、２
００℃に加熱し、第２半田５ａ，５ｂのみを溶融させた
後、その温度で保持してＳｎ原子を第２半田５ａ，５ｂ
から第１半田４へ拡散させ、第２半田５ａ，５ｂのＳｎ
濃度を低下させることにより、第２半田５ａ，５ｂの凝
固点を上昇させて第２半田５ａ，５ｂを凝固させる場
合、その厚さが１０μｍあるので、Ｓｎ原子を拡散させ
るために多大の時間を要するという問題があった。
【０００８】この発明は以上のような問題点を解消する
ためになされたもので、接合後の半導体チップと基材と
の間隔を、所定の値に保つことによって、半導体チップ
に作用する熱応力を緩和させ、かつ被接合部材の位置関
係をずれが生じないようにするとともに、溶融温度付近
に温度を保持したまま半田材を凝固させるとき時間を短
縮できるようにすることを目的とする。
ためになされたもので、接合後の半導体チップと基材と
の間隔を、所定の値に保つことによって、半導体チップ
に作用する熱応力を緩和させ、かつ被接合部材の位置関
係をずれが生じないようにするとともに、溶融温度付近
に温度を保持したまま半田材を凝固させるとき時間を短
縮できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】この発明の半田材は、第
１の半田と、第１の半田よりも低い融点を有する材料ま
たは第１の半田と反応してその第１の半田よりも低い融
点の合金を生成する材料からなり、第１の半田の両面に
配置された厚さが１μｍ以上５μｍ未満の第２の半田と
を備え、酸素濃度が１０００ｐｐｍ以下の雰囲気中で第
１の半田を溶融させないで被接合部材を接合する。ま
た、第２の半田表面の酸化膜の厚さが０．００３μｍ以
下に制御されるようにしてもよい。また、この発明の接
合方法は、第１の半田の両面に第１の半田よりも低い融
点を有する材料または第１の半田と反応して第１の半田
よりも低い融点の合金を生成する材料からなる厚さ１μ
ｍ以上５μｍ未満の第２の半田を配して形成された半田
材を被接合部材の間に挾み、酸素濃度が１０００ｐｐｍ
以下の雰囲気中で、第２の半田または合金の融点以上
で、かつ、第１の半田の融点以下の温度に加熱し、第２
の半田または合金を溶融させ、その後冷却することによ
って、被接合部材を接合することを特徴とする。また、
この発明の接合方法は、第１の半田の両面に第１の半田
よりも低い融点を有する材料または第１の半田と反応し
て第１の半田よりも低い融点の合金を生成する材料から
なる厚さ１μｍ以上５μｍ未満の第２の半田を配して形
成された半田材を被接合部材の間に挾み、酸素濃度が１
０００ｐｐｍ以下の雰囲気中で、第２の半田または合金
の融点以上で、かつ、第１の半田の融点以下の温度に加
熱し、第２の半田または合金を溶融させ、その後前記温
度の付近に保つことによって、被接合部材を接合するこ
とを特徴とする。また、これらの接合方法において、第
２の半田表面の酸化膜の厚さを０．００３μｍ以下に制
御した半田材を被接合部材に挟むようにしてもよい。
１の半田と、第１の半田よりも低い融点を有する材料ま
たは第１の半田と反応してその第１の半田よりも低い融
点の合金を生成する材料からなり、第１の半田の両面に
配置された厚さが１μｍ以上５μｍ未満の第２の半田と
を備え、酸素濃度が１０００ｐｐｍ以下の雰囲気中で第
１の半田を溶融させないで被接合部材を接合する。ま
た、第２の半田表面の酸化膜の厚さが０．００３μｍ以
下に制御されるようにしてもよい。また、この発明の接
合方法は、第１の半田の両面に第１の半田よりも低い融
点を有する材料または第１の半田と反応して第１の半田
よりも低い融点の合金を生成する材料からなる厚さ１μ
ｍ以上５μｍ未満の第２の半田を配して形成された半田
材を被接合部材の間に挾み、酸素濃度が１０００ｐｐｍ
以下の雰囲気中で、第２の半田または合金の融点以上
で、かつ、第１の半田の融点以下の温度に加熱し、第２
の半田または合金を溶融させ、その後冷却することによ
って、被接合部材を接合することを特徴とする。また、
この発明の接合方法は、第１の半田の両面に第１の半田
よりも低い融点を有する材料または第１の半田と反応し
て第１の半田よりも低い融点の合金を生成する材料から
なる厚さ１μｍ以上５μｍ未満の第２の半田を配して形
成された半田材を被接合部材の間に挾み、酸素濃度が１
０００ｐｐｍ以下の雰囲気中で、第２の半田または合金
の融点以上で、かつ、第１の半田の融点以下の温度に加
熱し、第２の半田または合金を溶融させ、その後前記温
度の付近に保つことによって、被接合部材を接合するこ
とを特徴とする。また、これらの接合方法において、第
２の半田表面の酸化膜の厚さを０．００３μｍ以下に制
御した半田材を被接合部材に挟むようにしてもよい。
【００１０】
【作用】この発明によれば、第１の半田が、加熱接合す
るとき固相のまま保持されるので、被接合材料の間隔を
所定の厚みに制御することができ、接合後における被接
合材料に作用する応力を緩和させることができ、また、
被接合部材の位置関係がずれることがない。加えて、第
２の半田の厚さが薄いので、第２の半田から第１の半田
へ第２の半田の凝固点を下げる成分を拡散させる速度は
早くなり、第２の半田の凝固点を上昇させる速度も早く
なって第２の半田を凝固させる時間が短かくなる。
るとき固相のまま保持されるので、被接合材料の間隔を
所定の厚みに制御することができ、接合後における被接
合材料に作用する応力を緩和させることができ、また、
被接合部材の位置関係がずれることがない。加えて、第
２の半田の厚さが薄いので、第２の半田から第１の半田
へ第２の半田の凝固点を下げる成分を拡散させる速度は
早くなり、第２の半田の凝固点を上昇させる速度も早く
なって第２の半田を凝固させる時間が短かくなる。
【００１１】
（実施例１）以下この発明の１実施例を図を参照して説
明する。図１は、この発明の１実施例による半導体装置
の構成を示す断面図である。図１において、６は組成が
９５Ｐｂ−５Ｓｎで厚さが５０μｍの高融点の第１半
田、７ａ，７ｂは第１半田６の両面にメッキによって形
成された組成が６３Ｓｎ−３７Ｐｂで厚さが３μｍの第
２半田であり、他は図６と同様である。なお、半導体チ
ップ１の接合面はメタライズ処理が施されている。
明する。図１は、この発明の１実施例による半導体装置
の構成を示す断面図である。図１において、６は組成が
９５Ｐｂ−５Ｓｎで厚さが５０μｍの高融点の第１半
田、７ａ，７ｂは第１半田６の両面にメッキによって形
成された組成が６３Ｓｎ−３７Ｐｂで厚さが３μｍの第
２半田であり、他は図６と同様である。なお、半導体チ
ップ１の接合面はメタライズ処理が施されている。
【００１２】ここで、図１に示す半導体装置の接合方法
を説明する。まず、半導体チップ１とリードフレーム２
ａとを、第１半田６と第２半田７ａ，７ｂとからなる半
田材を挾んで重ね合わせ、これを還元雰囲気中で第２半
田７ａ，７ｂの融点以上で、かつ第１半田６の融点以下
の温度である２００℃にヒータなどにより加熱して第２
半田７ａ，７ｂを溶融させる。ここで、還元雰囲気中で
加熱するのは、第１半田６及び第２半田７ａ，７ｂが、
酸化されないようにするためであり、アルゴンなどの不
活性ガス雰囲気中や真空中であっても良い。その後、温
度を下げて第２半田７ａ，７ｂを凝固させ、半導体チッ
プ１とリードフレーム２ａとを接合させる。この接合の
ための加熱時には、第１半田は溶融しないので、排出さ
れたり変形することはなく、加熱処理前の初期の厚さの
まま保持される。この結果、半導体チップ１とリードフ
レーム２ａとの間隔は、第１半田材６で規定される所定
の間隔に保たれることになる。
を説明する。まず、半導体チップ１とリードフレーム２
ａとを、第１半田６と第２半田７ａ，７ｂとからなる半
田材を挾んで重ね合わせ、これを還元雰囲気中で第２半
田７ａ，７ｂの融点以上で、かつ第１半田６の融点以下
の温度である２００℃にヒータなどにより加熱して第２
半田７ａ，７ｂを溶融させる。ここで、還元雰囲気中で
加熱するのは、第１半田６及び第２半田７ａ，７ｂが、
酸化されないようにするためであり、アルゴンなどの不
活性ガス雰囲気中や真空中であっても良い。その後、温
度を下げて第２半田７ａ，７ｂを凝固させ、半導体チッ
プ１とリードフレーム２ａとを接合させる。この接合の
ための加熱時には、第１半田は溶融しないので、排出さ
れたり変形することはなく、加熱処理前の初期の厚さの
まま保持される。この結果、半導体チップ１とリードフ
レーム２ａとの間隔は、第１半田材６で規定される所定
の間隔に保たれることになる。
【００１３】この発明では、第２半田材７ａ，７ｂを第
１半田材６にメッキした後、有機溶剤などによる洗浄を
施して充分な乾燥を行うことにより、第２半田７ａ，７
ｂ表面の酸化膜の厚さを０．００３μｍ以下に制御し、
かつ、接合プロセスにおける雰囲気中の酸素濃度を１０
００ｐｐｍ以下に制御して、接合プロセスにおける半田
材の酸化を防止するようにしている。これにより、第２
半田７ａ，７ｂの厚さが３μｍと薄く加熱接合時に溶融
した第２半田７ａ，７ｂが少ない液層量でも、溶融接合
時に安定な濡れを確保できる。
１半田材６にメッキした後、有機溶剤などによる洗浄を
施して充分な乾燥を行うことにより、第２半田７ａ，７
ｂ表面の酸化膜の厚さを０．００３μｍ以下に制御し、
かつ、接合プロセスにおける雰囲気中の酸素濃度を１０
００ｐｐｍ以下に制御して、接合プロセスにおける半田
材の酸化を防止するようにしている。これにより、第２
半田７ａ，７ｂの厚さが３μｍと薄く加熱接合時に溶融
した第２半田７ａ，７ｂが少ない液層量でも、溶融接合
時に安定な濡れを確保できる。
【００１４】図２は第２半田７ａ，７ｂの厚さと接合性
の関係を表す特性図であり、縦軸は接合しようとする面
積に対する未接合部の占める割合を示し、横軸は第２半
田７ａ，７ｂの厚さを示している。図２において、点線
で示した特性曲線は、特願平３−００４８３２号の発明
による半田材を用いた場合を示し、実線で示した特性曲
線はこの発明による半田材を用いた場合を示す。点線で
示した特願平３−００４８３２号記載の半田材の場合
は、その半田材の酸化膜の厚さが薄くできなかったの
で、第２半田７ａ，７ｂの部分の厚さが５μｍ以上にな
らないと未接合部の面積割合が低下していない。しか
し、この発明による半田材による場合は、半田材の酸化
膜の厚さを０．００３μｍ以下と薄くすることが可能と
なったので、第２半田７ａ，７ｂの厚さが１μｍ以上あ
れば未接合部の面積は低下し、良好な接合部が得られる
ようになる。なお、上記実施例では第１半田６の両面に
第２半田７ａ，７ｂを配設する方法としてメッキを用い
たが、これに限るものではなくクラッドや真空蒸着など
の方法によっても同様の効果が得られることは言うまで
もない。
の関係を表す特性図であり、縦軸は接合しようとする面
積に対する未接合部の占める割合を示し、横軸は第２半
田７ａ，７ｂの厚さを示している。図２において、点線
で示した特性曲線は、特願平３−００４８３２号の発明
による半田材を用いた場合を示し、実線で示した特性曲
線はこの発明による半田材を用いた場合を示す。点線で
示した特願平３−００４８３２号記載の半田材の場合
は、その半田材の酸化膜の厚さが薄くできなかったの
で、第２半田７ａ，７ｂの部分の厚さが５μｍ以上にな
らないと未接合部の面積割合が低下していない。しか
し、この発明による半田材による場合は、半田材の酸化
膜の厚さを０．００３μｍ以下と薄くすることが可能と
なったので、第２半田７ａ，７ｂの厚さが１μｍ以上あ
れば未接合部の面積は低下し、良好な接合部が得られる
ようになる。なお、上記実施例では第１半田６の両面に
第２半田７ａ，７ｂを配設する方法としてメッキを用い
たが、これに限るものではなくクラッドや真空蒸着など
の方法によっても同様の効果が得られることは言うまで
もない。
【００１５】（実施例２）実施例１では、２００℃に加
熱して第２半田７ａ，７ｂを溶融した後、加熱の温度を
下げることにより第２半田７ａ，７ｂを凝固させたが、
加熱の温度を下げずに第２半田７ａ，７ｂを凝固させる
こともできる。実施例１と同様に、酸素濃度が１０００
ｐｐｍ以下の還元性雰囲気で、図１に示す半導体チップ
１とリードフレーム２ａとこれらに挟まれた第１半田６
と第２半田７ａ，７ｂからなる半田材とを、２００℃に
加熱して第２半田７ａ，７ｂを溶融させ、このまま２０
０℃で保持すると、第２半田７ａ，７ｂのＳｎ原子が第
１半田６中へ比較的高速で拡散する。ここで、図３に示
すＰｂ−Ｓｎ状態図から判るように、Ｐｂ−Ｓｎ半田は
Ｓｎの濃度が１８％以下になると２００℃でも凝固す
る。したがって、第２半田７ａ，７ｂから第１半田６へ
のＳｎの拡散により第２半田７ａ，７ｂのＳｎの濃度が
１８％以下になると、２００度で加熱しているにもかか
わらず、それは凝固する。
熱して第２半田７ａ，７ｂを溶融した後、加熱の温度を
下げることにより第２半田７ａ，７ｂを凝固させたが、
加熱の温度を下げずに第２半田７ａ，７ｂを凝固させる
こともできる。実施例１と同様に、酸素濃度が１０００
ｐｐｍ以下の還元性雰囲気で、図１に示す半導体チップ
１とリードフレーム２ａとこれらに挟まれた第１半田６
と第２半田７ａ，７ｂからなる半田材とを、２００℃に
加熱して第２半田７ａ，７ｂを溶融させ、このまま２０
０℃で保持すると、第２半田７ａ，７ｂのＳｎ原子が第
１半田６中へ比較的高速で拡散する。ここで、図３に示
すＰｂ−Ｓｎ状態図から判るように、Ｐｂ−Ｓｎ半田は
Ｓｎの濃度が１８％以下になると２００℃でも凝固す
る。したがって、第２半田７ａ，７ｂから第１半田６へ
のＳｎの拡散により第２半田７ａ，７ｂのＳｎの濃度が
１８％以下になると、２００度で加熱しているにもかか
わらず、それは凝固する。
【００１６】この後、図３に示す固相線温度直下に制御
して温度を上げることにより、Ｓｎの拡散速度を更に加
速することもできる。最終的には、第２半田７ａ，７ｂ
のＳｎの濃度は第１半田６のＳｎの濃度と同じになり、
この状態では第２半田７ａ，７ｂの溶融点は加熱処理前
の溶融点より高い温度となり、すなわち、第２半田７
ａ，７ｂの耐熱性が向上したことになる。このため、第
１半田６が溶融されないことによる間隔保持の効果に加
えて、接合時の加熱温度より高い耐熱性を有する半導体
装置を得ることができる。
して温度を上げることにより、Ｓｎの拡散速度を更に加
速することもできる。最終的には、第２半田７ａ，７ｂ
のＳｎの濃度は第１半田６のＳｎの濃度と同じになり、
この状態では第２半田７ａ，７ｂの溶融点は加熱処理前
の溶融点より高い温度となり、すなわち、第２半田７
ａ，７ｂの耐熱性が向上したことになる。このため、第
１半田６が溶融されないことによる間隔保持の効果に加
えて、接合時の加熱温度より高い耐熱性を有する半導体
装置を得ることができる。
【００１７】図４は、第１半田６の厚さが１００μｍの
場合、２００℃の高温で保持することによって第２半田
７ａ，７ｂから第１半田６へＳｎ原子が拡散して第２半
田７ａ，７ｂ中のＳｎ濃度が１８％以下になって凝固す
るまでの時間と、第２半田７ａ，７ｂの厚さとの関係を
表す相関図である。図４において、縦軸は２００℃での
温度保持開始後、第２半田７ａ，７ｂが凝固するまでの
時間を示し、横軸は第２半田７ａ，７ｂの初期の厚さを
示す。
場合、２００℃の高温で保持することによって第２半田
７ａ，７ｂから第１半田６へＳｎ原子が拡散して第２半
田７ａ，７ｂ中のＳｎ濃度が１８％以下になって凝固す
るまでの時間と、第２半田７ａ，７ｂの厚さとの関係を
表す相関図である。図４において、縦軸は２００℃での
温度保持開始後、第２半田７ａ，７ｂが凝固するまでの
時間を示し、横軸は第２半田７ａ，７ｂの初期の厚さを
示す。
【００１８】図４から明らかなように、第２半田７ａ，
７ｂがＳｎが拡散してその濃度が低下することにより凝
固するまでの時間は、第２半田７ａ，７ｂの厚さの増大
にともなって２次関数的に増大している。実施例１で述
べたように良好な接合部を得るためには、第２半田７
ａ，７ｂの厚さを１μｍ以上にする必要があるが、接合
プロセスを短時間で完了させるためには第２半田７ａ，
７ｂの初期厚さを、それが溶解したときに良好な濡れが
得られる範囲でできるだけ薄くすることが推賞される。
以上は、第２半田７ａ，７ｂが凝固するまでの時間につ
いて説明したが、凝固後に第２半田７ａ，７ｂが第１半
田６と同一の組成になり、初期の第２半田７ａ，７ｂの
組成のときよりも融点が高くなるまでに要する時間に対
しても、同様のことが言えることは言うまでもない。
７ｂがＳｎが拡散してその濃度が低下することにより凝
固するまでの時間は、第２半田７ａ，７ｂの厚さの増大
にともなって２次関数的に増大している。実施例１で述
べたように良好な接合部を得るためには、第２半田７
ａ，７ｂの厚さを１μｍ以上にする必要があるが、接合
プロセスを短時間で完了させるためには第２半田７ａ，
７ｂの初期厚さを、それが溶解したときに良好な濡れが
得られる範囲でできるだけ薄くすることが推賞される。
以上は、第２半田７ａ，７ｂが凝固するまでの時間につ
いて説明したが、凝固後に第２半田７ａ，７ｂが第１半
田６と同一の組成になり、初期の第２半田７ａ，７ｂの
組成のときよりも融点が高くなるまでに要する時間に対
しても、同様のことが言えることは言うまでもない。
【００１９】この実施例の場合、接合時の加熱温度より
も高い耐熱温度を持つ接合部が得られるので、単一組成
の半田３（図５）を用いて同様の耐熱温度を持つ接合部
を得ようとする場合に比較して、低い温度で接合できる
ことになる。すなわち、２８０℃の耐熱性を確保するた
めに、図５に示すような状態で半田３で接合する場合
は、溶融点が２８０℃の組成となる半田材を用いて２８
０℃以上の温度に加熱しなければならないが、この実施
例２の場合は、図３に示すように、２００℃以下の温度
で溶融接合してその温度を所定の時間保持することで、
２８０℃の耐熱性を持つ接合部が得られる。
も高い耐熱温度を持つ接合部が得られるので、単一組成
の半田３（図５）を用いて同様の耐熱温度を持つ接合部
を得ようとする場合に比較して、低い温度で接合できる
ことになる。すなわち、２８０℃の耐熱性を確保するた
めに、図５に示すような状態で半田３で接合する場合
は、溶融点が２８０℃の組成となる半田材を用いて２８
０℃以上の温度に加熱しなければならないが、この実施
例２の場合は、図３に示すように、２００℃以下の温度
で溶融接合してその温度を所定の時間保持することで、
２８０℃の耐熱性を持つ接合部が得られる。
【００２０】例えば、図１に示す第１半田６の組成が９
５Ｐｂ−５Ｓｎでその厚さが１００μｍであり、その両
面に配設された第２半田７ａ，７ｂの組成が６３Ｐｂ−
３７Ｓｎでその厚さが４μｍの半田材を用いて半導体チ
ップ１をリードフレーム２ａにダイボンディングする場
合、第２半田７ａ，７ｂの融点１８３℃以上の１９０℃
に加熱してそれを溶解，接合し、その後その１９０℃の
温度を保持する。これにより第２半田７ａ，７ｂ中のＳ
ｎは、第１半田６中に拡散し、第２半田７ａ，７ｂ中の
Ｓｎの濃度が低下して第１半田６とほぼ同じ組成とな
る。Ｐｂ−Ｓｎ半田のＳｎ濃度が５％近くになると、図
３からも明らかなように、その溶融点は２８０℃以上と
なり、したがって、第２半田７ａ，７ｂは２８０℃の耐
熱性を有するようになり、半導体チップ１（図１）とリ
ードフレーム２ａの接合部も２８０℃の耐熱性を得るこ
とになる。
５Ｐｂ−５Ｓｎでその厚さが１００μｍであり、その両
面に配設された第２半田７ａ，７ｂの組成が６３Ｐｂ−
３７Ｓｎでその厚さが４μｍの半田材を用いて半導体チ
ップ１をリードフレーム２ａにダイボンディングする場
合、第２半田７ａ，７ｂの融点１８３℃以上の１９０℃
に加熱してそれを溶解，接合し、その後その１９０℃の
温度を保持する。これにより第２半田７ａ，７ｂ中のＳ
ｎは、第１半田６中に拡散し、第２半田７ａ，７ｂ中の
Ｓｎの濃度が低下して第１半田６とほぼ同じ組成とな
る。Ｐｂ−Ｓｎ半田のＳｎ濃度が５％近くになると、図
３からも明らかなように、その溶融点は２８０℃以上と
なり、したがって、第２半田７ａ，７ｂは２８０℃の耐
熱性を有するようになり、半導体チップ１（図１）とリ
ードフレーム２ａの接合部も２８０℃の耐熱性を得るこ
とになる。
【００２１】ところで、半導体チップ１に作用する熱応
力は、半導体チップ１とリードフレーム２ａとの熱膨張
係数の差に接合時に生じる温度差を乗じたものであるか
ら、接合時の加熱温度が低ければ低いほど半導体チップ
１に作用する熱応力は小さくなる。すなわち、１９０℃
で接合して２８０℃の耐熱性が得られれば、従来のよう
に単一組成の半田材で２８０℃で接合した場合に比較し
て、２５０℃における残留熱応力は約３５％低減される
ことになる。この特性により、半導体チップ１と基材２
との組み合わせによっては、その間隔を小さくして２０
μｍ程度として充分な熱応力低減効果が得られる。但
し、第１半田６の厚さを薄くしすぎると、その平坦度を
保つことが困難になるため、その厚さは１０μｍ以上の
必要がある。
力は、半導体チップ１とリードフレーム２ａとの熱膨張
係数の差に接合時に生じる温度差を乗じたものであるか
ら、接合時の加熱温度が低ければ低いほど半導体チップ
１に作用する熱応力は小さくなる。すなわち、１９０℃
で接合して２８０℃の耐熱性が得られれば、従来のよう
に単一組成の半田材で２８０℃で接合した場合に比較し
て、２５０℃における残留熱応力は約３５％低減される
ことになる。この特性により、半導体チップ１と基材２
との組み合わせによっては、その間隔を小さくして２０
μｍ程度として充分な熱応力低減効果が得られる。但
し、第１半田６の厚さを薄くしすぎると、その平坦度を
保つことが困難になるため、その厚さは１０μｍ以上の
必要がある。
【００２２】なお、上記実施例では、シリコン半導体を
Ｃｕリードフレームにダイボンディングする場合に付い
て説明したが、これに限るものではなく、一般に脆弱な
化合物半導体によるチップや電子部品の基材への接合に
適用しても同様の効果が得られることは言うまでもな
い。さらに、上記実施例では９５Ｐｂ−５Ｓｎ半田と６
３Ｓｎ−３７Ｐｂ半田の組み合わせに付いて説明した
が、第１半田６（図１）としては、ＰｂかＩｎあるいは
Ｓｎ，Ａｕなどを主成分とする合金であればよく、Ｐｂ
−Ｓｎ合金に限るものではない。第２半田材としては、
選定した第１半田６の材料よりも低い融点を有する合金
であるか、または、その第１半田６と反応してそれより
低い融点を持つ合金を生成する合金であればよく、例え
ば第１半田６としてＰｂ，第２半田７ａ，７ｂとしてＳ
ｎを用いても良く、上記実施例の合金に限るものではな
い。また、第２半田７ａ，７ｂから第１半田６へ原子を
拡散させて、第２半田７ａ，７ｂを溶解させた温度のま
までそれを凝固させる場合におけるプロセス時間短縮の
ために、その拡散係数を増大させることができるＣｕ，
Ｚｎ，Ａｕ，Ｎｉ，Ｃｏ，Ａｇなどの元素を小量添加す
ることも効果的である。
Ｃｕリードフレームにダイボンディングする場合に付い
て説明したが、これに限るものではなく、一般に脆弱な
化合物半導体によるチップや電子部品の基材への接合に
適用しても同様の効果が得られることは言うまでもな
い。さらに、上記実施例では９５Ｐｂ−５Ｓｎ半田と６
３Ｓｎ−３７Ｐｂ半田の組み合わせに付いて説明した
が、第１半田６（図１）としては、ＰｂかＩｎあるいは
Ｓｎ，Ａｕなどを主成分とする合金であればよく、Ｐｂ
−Ｓｎ合金に限るものではない。第２半田材としては、
選定した第１半田６の材料よりも低い融点を有する合金
であるか、または、その第１半田６と反応してそれより
低い融点を持つ合金を生成する合金であればよく、例え
ば第１半田６としてＰｂ，第２半田７ａ，７ｂとしてＳ
ｎを用いても良く、上記実施例の合金に限るものではな
い。また、第２半田７ａ，７ｂから第１半田６へ原子を
拡散させて、第２半田７ａ，７ｂを溶解させた温度のま
までそれを凝固させる場合におけるプロセス時間短縮の
ために、その拡散係数を増大させることができるＣｕ，
Ｚｎ，Ａｕ，Ｎｉ，Ｃｏ，Ａｇなどの元素を小量添加す
ることも効果的である。
【００２３】
【発明の効果】以上のように、この発明によれば、第１
の半田とその両面に配設しそれより融点の低い第２の半
田とで、接合部材を構成したので、被接合部材の間隔を
所定の間隔に形成することが容易となり、その被接合部
材間の熱応力を低減することができ、それらの損傷を制
御できる効果がある。また、以上のことにより被接合部
材同士の位置精度が向上し、接合工程の時間短縮が計
れ、接合時の処理温度よりも高い耐熱性を有することが
できるなどの効果がある。
の半田とその両面に配設しそれより融点の低い第２の半
田とで、接合部材を構成したので、被接合部材の間隔を
所定の間隔に形成することが容易となり、その被接合部
材間の熱応力を低減することができ、それらの損傷を制
御できる効果がある。また、以上のことにより被接合部
材同士の位置精度が向上し、接合工程の時間短縮が計
れ、接合時の処理温度よりも高い耐熱性を有することが
できるなどの効果がある。
【図１】この発明の１実施例である半導体装置の構成を
示す断面図である。
示す断面図である。
【図２】この発明におけるダイに半田７ａ，７ｂの厚さ
と接合性の関係を示す特性図である。
と接合性の関係を示す特性図である。
【図３】この発明の第２の実施例におけるＰｂ−Ｓｎ半
田の凝固過程を説明するＰｂ−Ｓｎの状態図である。
田の凝固過程を説明するＰｂ−Ｓｎの状態図である。
【図４】この発明の第２の実施例における第２半田７
ａ，７ｂの厚さとその凝固時間との関係を示す相関図で
ある。
ａ，７ｂの厚さとその凝固時間との関係を示す相関図で
ある。
【図５】従来の半導体装置の構成を示す断面図である。
【図６】特願平３−００４８３２号記載の半導体装置の
構成を示す断面図である。
構成を示す断面図である。
１ 半導体チップ ２ａ リードフレーム ６ 第１の半田 ７ａ，７ｂ 第２の半田
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ // Ｂ２３Ｋ 101:40 Ｂ２３Ｋ 101:40 (58)調査した分野(Int.Cl.7，ＤＢ名) B23K 35/22 310 B23K 1/00 330 B23K 35/14 H01L 21/52
Claims (5)
- 【請求項１】 第１の半田と、 前記第１の半田よりも低い融点を有する材料または前記
第１の半田と反応してその第１の半田よりも低い融点の
合金を生成する材料からなり、前記第１の半田の両面に
配置された厚さが１μｍ以上５μｍ未満の第２の半田と
を備え、酸素濃度が１０００ｐｐｍ以下の雰囲気中で 前記第１の
半田を溶融させないで被接合部材を接合することを特徴
とする半田材。 - 【請求項２】 請求項１記載の半田材において、 前記第２の半田表面の酸化膜の厚さが０．００３μｍ以
下に制御されている ことを特徴とした半田材。 - 【請求項３】 第１の半田の両面に、この第１の半田よ
りも低い融点を有する材料または第１の半田と反応して
第１の半田よりも低い融点の合金を生成する材料からな
る厚さ１μｍ以上５μｍ未満の第２の半田を配して形成
された半田材を被接合部材の間に挾み、酸素濃度が１０００ｐｐｍ以下の雰囲気中で、 前記第２
の半田または第２の半田から生成する合金の融点以上
で、かつ、前記第１の半田の融点未満の温度に加熱し、
前記第２の半田または合金を溶融させ、 その後冷却することによって、前記被接合部材を接合す
ることを特徴とした接合方法。 - 【請求項４】 第１の半田の両面に、この第１の半田よ
りも低い融点を有する材料または第１の半田と反応して
第１の半田よりも低い融点の合金を生成する材料からな
る厚さ１μｍ以上５μｍ未満の第２の半田を配して形成
された半田材を被接合部材の間に挾み、 酸素濃度が１０００ｐｐｍ以下の雰囲気中で、前記第２
の半田または第２の半田から生成する合金の融点以上
で、かつ、前記第１の半田の融点未満の温度に加熱し、
前記第２の半田または合金を溶融させ、 その後、前記温度の付近に保つことによって、前記被接
合部材を接合することを特徴とした接合方法。 - 【請求項５】 請求項３または４記載の接合方法におい
て、 前記第２の半田表面の酸化膜の厚さを０．００３μｍ以
下に制御した前記半田材を前記被接合部材に挟むことを
特徴とした接合方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13346892A JP3243834B2 (ja) | 1992-05-26 | 1992-05-26 | 半田材及び接合方法 |
| US07/955,307 US5372295A (en) | 1991-10-04 | 1992-10-01 | Solder material, junctioning method, junction material, and semiconductor device |
| US08/335,995 US5609287A (en) | 1991-10-04 | 1994-11-08 | Solder material, junctioning method, junction material, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13346892A JP3243834B2 (ja) | 1992-05-26 | 1992-05-26 | 半田材及び接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH067990A JPH067990A (ja) | 1994-01-18 |
| JP3243834B2 true JP3243834B2 (ja) | 2002-01-07 |
Family
ID=15105486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13346892A Expired - Fee Related JP3243834B2 (ja) | 1991-10-04 | 1992-05-26 | 半田材及び接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243834B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5029896A (en) * | 1995-03-31 | 1996-10-16 | Intel Corporation | Memory testing in a multiple processor computer system |
| JP2765512B2 (ja) * | 1995-05-19 | 1998-06-18 | トヨタ自動車株式会社 | 摺動部材の製造方法及び２層部材の製造方法 |
| DE19730118B4 (de) | 1997-07-14 | 2006-01-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung |
| JP4897133B2 (ja) * | 1999-12-09 | 2012-03-14 | ソニー株式会社 | 半導体発光素子、その製造方法および配設基板 |
| JP4145287B2 (ja) * | 2004-06-17 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| US7626275B2 (en) | 2005-12-16 | 2009-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| CN104384743B (zh) * | 2014-09-27 | 2017-05-03 | 宁波银马焊材科技有限公司 | 一种低银无镉钎料及其制备方法 |
| JP6641524B1 (ja) * | 2018-02-26 | 2020-02-05 | 新電元工業株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-05-26 JP JP13346892A patent/JP3243834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067990A (ja) | 1994-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5609287A (en) | Solder material, junctioning method, junction material, and semiconductor device | |
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| JP2758373B2 (ja) | 低温三元ｃ４ボンディング法 | |
| JP3559432B2 (ja) | 半導体メタリゼイションシステムを形成する方法およびその構造 | |
| US5854087A (en) | Method of manufacturing an optical semiconductor device | |
| CA2155091A1 (en) | Bonding material and bonding method for electric element | |
| JPH0669608A (ja) | ボンディング方法 | |
| US3046651A (en) | Soldering technique | |
| JP3372548B2 (ja) | 半田接合用表面処理構造体及びそれを用いた無フラックス半田付方法 | |
| US20020092895A1 (en) | Formation of a solder joint having a transient liquid phase by annealing and quenching | |
| JP2000210767A (ja) | ２つの部品の接合方法 | |
| JP3243834B2 (ja) | 半田材及び接合方法 | |
| JPS592595B2 (ja) | ろう合金 | |
| EP0119691A2 (en) | Bonding semiconductive bodies | |
| JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
| EP1798763B1 (en) | Semiconductor device and bonding method therefor | |
| JP7180392B2 (ja) | 半導体装置及びその製造方法 | |
| JP2557268B2 (ja) | 装置取付け方法 | |
| JPH02117772A (ja) | 金属表面の結合方法 | |
| JP2009142890A (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
| JP2001510941A (ja) | チップ−基板集成体を製造する方法および装置 | |
| JPH04270092A (ja) | 半田材料及び接合方法 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JPH0146228B2 (ja) | ||
| US4921158A (en) | Brazing material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |