JPH0758719B2 - 電子素子の固着方法 - Google Patents
電子素子の固着方法Info
- Publication number
- JPH0758719B2 JPH0758719B2 JP1065671A JP6567189A JPH0758719B2 JP H0758719 B2 JPH0758719 B2 JP H0758719B2 JP 1065671 A JP1065671 A JP 1065671A JP 6567189 A JP6567189 A JP 6567189A JP H0758719 B2 JPH0758719 B2 JP H0758719B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- electronic element
- period
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ、ダイオード、IC等の電子素子を
支持体に対してろう材を介して固着する方法に関し、更
に詳しくは、電子素子と支持体との間に介在するろう材
層の熱抵抗を減少させることができる電子素子の固着方
法に関するものである。
支持体に対してろう材を介して固着する方法に関し、更
に詳しくは、電子素子と支持体との間に介在するろう材
層の熱抵抗を減少させることができる電子素子の固着方
法に関するものである。
〔従来の技術及び発明が解決しようとする課題〕 電力用半導体装置の多くは、半導体素子（半導体チッ
プ）が放熱板を兼ねる支持板に半田を介して固着された
構造となつている。半導体素子の支持板への固着は、一
般にリフロー法と称される固着方法またはダイボンデイ
ング法と称される固着方法で行われる。以下、この２つ
の固着方法について簡単に説明する。リフロー法では、
まず、支持板の半導体素子を固着すべき被固着部にペー
スト半田（粘着性を有するクリーム状の半田）を所定の
厚みで供給する。ペースト半田の供給はスクリーン印刷
によつて行われることが多い。次に、このペースト半田
の上に固着すべき半導体素子を載置する。載置された半
導体素子は、ペースト半田の粘着力によつて支持板に仮
固着される。次に、この支持板を加熱炉等で加熱して、
支持板上のペースト半田を再溶融（リフロー）させる。
リフロー後に半田を冷却すれば、半導体素子は固化した
半田を介して支持板に固着される。一方、ダイボンデイ
ング法では、まず、支持板の被固着面に固形化した板状
の半田を供給する。支持板を半田の溶融温度以上に加熱
しておくことによつて、支持板に供給された板状の半田
は溶融する。次に、この半田を若干覚拌してら、半田の
上に半導体素子を載置するとともに、荷重を加えながら
こすりつけるようにして支持板上で複数回往復移動す
る。その後、支持板の温度を下げて半田を固化して半導
体素子を支持板に固着する。
プ）が放熱板を兼ねる支持板に半田を介して固着された
構造となつている。半導体素子の支持板への固着は、一
般にリフロー法と称される固着方法またはダイボンデイ
ング法と称される固着方法で行われる。以下、この２つ
の固着方法について簡単に説明する。リフロー法では、
まず、支持板の半導体素子を固着すべき被固着部にペー
スト半田（粘着性を有するクリーム状の半田）を所定の
厚みで供給する。ペースト半田の供給はスクリーン印刷
によつて行われることが多い。次に、このペースト半田
の上に固着すべき半導体素子を載置する。載置された半
導体素子は、ペースト半田の粘着力によつて支持板に仮
固着される。次に、この支持板を加熱炉等で加熱して、
支持板上のペースト半田を再溶融（リフロー）させる。
リフロー後に半田を冷却すれば、半導体素子は固化した
半田を介して支持板に固着される。一方、ダイボンデイ
ング法では、まず、支持板の被固着面に固形化した板状
の半田を供給する。支持板を半田の溶融温度以上に加熱
しておくことによつて、支持板に供給された板状の半田
は溶融する。次に、この半田を若干覚拌してら、半田の
上に半導体素子を載置するとともに、荷重を加えながら
こすりつけるようにして支持板上で複数回往復移動す
る。その後、支持板の温度を下げて半田を固化して半導
体素子を支持板に固着する。
ところで、電力用半導体装置では、放熱性の向上が大き
な課題となつている。このため、半導体素子と支持板の
間に介在する半田層の熱抵抗は極力小さくする必要があ
る。上記のダイボンデイング法によれば、半導体素子と
支持板の間に介在する半田層の厚みを比較的薄く形成で
きるし、半田層中に含まれる気泡も比較的少なく形成で
きる。したがつて、半田層の熱抵抗が小さい放熱性の良
好な半導体装置を得ることができる。しかしながら、ダ
イボンデイング法では、半導体素子を個別に支持板にこ
すりつけなければならないため、生産性の点で問題があ
つた。一方、リフロー法を採用すると、生産性を向上さ
せることができる。しかしながら、リフロー法ではダイ
ボンデイング法のように半導体素子をこすりつけないた
め、半田層が比較的厚く、また半田層中の気泡も多い。
このため、放熱性が良好に得られなかつた。そこで、リ
フローのときに、半導体素子上におもりを載置して、半
田層を薄くする試みがなされた。しかしながら、半田層
を薄くしても、半田層に含まれる気泡を十分に少なくす
ることができないため、満足な結果は得られなかつた。
な課題となつている。このため、半導体素子と支持板の
間に介在する半田層の熱抵抗は極力小さくする必要があ
る。上記のダイボンデイング法によれば、半導体素子と
支持板の間に介在する半田層の厚みを比較的薄く形成で
きるし、半田層中に含まれる気泡も比較的少なく形成で
きる。したがつて、半田層の熱抵抗が小さい放熱性の良
好な半導体装置を得ることができる。しかしながら、ダ
イボンデイング法では、半導体素子を個別に支持板にこ
すりつけなければならないため、生産性の点で問題があ
つた。一方、リフロー法を採用すると、生産性を向上さ
せることができる。しかしながら、リフロー法ではダイ
ボンデイング法のように半導体素子をこすりつけないた
め、半田層が比較的厚く、また半田層中の気泡も多い。
このため、放熱性が良好に得られなかつた。そこで、リ
フローのときに、半導体素子上におもりを載置して、半
田層を薄くする試みがなされた。しかしながら、半田層
を薄くしても、半田層に含まれる気泡を十分に少なくす
ることができないため、満足な結果は得られなかつた。
そこで、本発明の目的は、電子素子と支持板の間に介在
するろう材層の熱抵抗を小さくすることができる電子素
子の固着方法を提供することにある。
するろう材層の熱抵抗を小さくすることができる電子素
子の固着方法を提供することにある。
上記目的を達成するための本発明は、支持体の所定箇所
にフラックスを含有するろう材を供給する第１の工程
と、前記ろう材の上に電子素子を載置する第２の工程
と、前記ろう材を前記フラックスの活性化温度以上に加
熱する第３の工程と、前記フラックスの活性化温度以上
の前記ろう材の加熱を所定時間行った後の第１の期間に
前記フラックスの活性化温度以上の加熱を継続しつつ前
記電子素子に対して前記支持体に押し付ける方向の押圧
力を加えて前記電子素子と前記支持体の間に介在する前
記ろう材の厚みを第１の層厚にする第４の工程と、前記
第１の期間よりも後の第２の期間に、前記ろう材に対す
る前記フラックスの活性化温度以上の加熱を継続しつつ
前記電子素子に対する押圧を解除するか、又は前記押圧
力を弱めるか、又は前記押圧力とは反対の方向の引張り
力を前記電子素子に加えて前記電子素子と前記支持体の
間に介在する前記ろう材の厚みを前記第１の層厚よりも
大きい第２の層厚とする第５の工程と、前記第２の層厚
の状態から前記ろう材を固化させて前記電子素子を前記
支持体に固着する第６の工程とを有することを特徴とす
る電子素子の固着方法に係わるものである。
にフラックスを含有するろう材を供給する第１の工程
と、前記ろう材の上に電子素子を載置する第２の工程
と、前記ろう材を前記フラックスの活性化温度以上に加
熱する第３の工程と、前記フラックスの活性化温度以上
の前記ろう材の加熱を所定時間行った後の第１の期間に
前記フラックスの活性化温度以上の加熱を継続しつつ前
記電子素子に対して前記支持体に押し付ける方向の押圧
力を加えて前記電子素子と前記支持体の間に介在する前
記ろう材の厚みを第１の層厚にする第４の工程と、前記
第１の期間よりも後の第２の期間に、前記ろう材に対す
る前記フラックスの活性化温度以上の加熱を継続しつつ
前記電子素子に対する押圧を解除するか、又は前記押圧
力を弱めるか、又は前記押圧力とは反対の方向の引張り
力を前記電子素子に加えて前記電子素子と前記支持体の
間に介在する前記ろう材の厚みを前記第１の層厚よりも
大きい第２の層厚とする第５の工程と、前記第２の層厚
の状態から前記ろう材を固化させて前記電子素子を前記
支持体に固着する第６の工程とを有することを特徴とす
る電子素子の固着方法に係わるものである。
［発明の作用及び効果］ 本発明は次の作用効果を有する。
（イ）フラックスの活性化温度以上のろう材の加熱を所
定時間行った後の第１の期間に電子素子に対して押圧力
を加える。従って、フラックスの活性化によって生じた
気泡の大部分を電子素子の押圧によって排除することが
できる。
定時間行った後の第１の期間に電子素子に対して押圧力
を加える。従って、フラックスの活性化によって生じた
気泡の大部分を電子素子の押圧によって排除することが
できる。
（ロ）電子素子を押圧した後に、押圧を解除するか、押
圧を弱めるか、又は反対方向に引張るので、電子素子と
支持体との間に介在するろう材の層厚が第１の期間より
も増加し、結果として、電子素子と支持体との間に介在
するろう材に含まれる気泡の面積比（電子素子のろう接
面に平行な断面においてろう材層中に含まれた気泡の割
合）が減少する。これにより、電子素子と支持体との間
に介在するろう材の熱抵抗が減少する。
圧を弱めるか、又は反対方向に引張るので、電子素子と
支持体との間に介在するろう材の層厚が第１の期間より
も増加し、結果として、電子素子と支持体との間に介在
するろう材に含まれる気泡の面積比（電子素子のろう接
面に平行な断面においてろう材層中に含まれた気泡の割
合）が減少する。これにより、電子素子と支持体との間
に介在するろう材の熱抵抗が減少する。
第１図〜第３図を参照して本発明の一実施例に係わる半
導体素子の固着方法を以下に説明する。
導体素子の固着方法を以下に説明する。
まず、第３図のようなリードフレーム１を用意する。リ
ードフレーム１は、図示のように複数個の支持体として
の半田付け可能な金属板（ニツケル被覆銅板）から成る
支持板２と、それに対応する外部リード３とを有する。
支持板２の一方の主面には半田流れ出し防止用溝2aが設
けられ、この溝2aに囲まれた領域が半導体素子の被固着
部４になつている。
ードフレーム１は、図示のように複数個の支持体として
の半田付け可能な金属板（ニツケル被覆銅板）から成る
支持板２と、それに対応する外部リード３とを有する。
支持板２の一方の主面には半田流れ出し防止用溝2aが設
けられ、この溝2aに囲まれた領域が半導体素子の被固着
部４になつている。
次に、第１図（Ａ）に示すようにリードフレーム１のす
べての支持板２の被固着部４に半田５を供給する。半田
５は、鉛と錫の合金半田であり、この段階では粘着性を
有するペースト状の半田（クリーム半田）である。この
半田５は半田ぬれ性を向上させるためのロジン系のフラ
ツクスを含有している。なお、半田５の供給は従来例と
同様にスクリーン印刷法によつて行い、ペースト状半田
を被固着部４に所望な厚み（約20μｍ）に印刷する。こ
のとき、半田５内には第１図（Ａ）に示すように気泡９
が含まれている。
べての支持板２の被固着部４に半田５を供給する。半田
５は、鉛と錫の合金半田であり、この段階では粘着性を
有するペースト状の半田（クリーム半田）である。この
半田５は半田ぬれ性を向上させるためのロジン系のフラ
ツクスを含有している。なお、半田５の供給は従来例と
同様にスクリーン印刷法によつて行い、ペースト状半田
を被固着部４に所望な厚み（約20μｍ）に印刷する。こ
のとき、半田５内には第１図（Ａ）に示すように気泡９
が含まれている。
次に、第１図（Ｂ）に示すように、被固着部４に供給さ
れた半田５の上に半導体素子６を半田５に対して若干押
えつけるようにして載置（仮固着）する。このとき、半
導体素子６と支持板２の間に介在する半田５の層厚は約
17μｍとなつている。なお、図示は省略しているが、半
導体素子６の下面、即ち支持板２に固着される側の主面
全体にはニツケル電極が形成されている。また、上面に
は部分的にアルミ電極が形成されている。
れた半田５の上に半導体素子６を半田５に対して若干押
えつけるようにして載置（仮固着）する。このとき、半
導体素子６と支持板２の間に介在する半田５の層厚は約
17μｍとなつている。なお、図示は省略しているが、半
導体素子６の下面、即ち支持板２に固着される側の主面
全体にはニツケル電極が形成されている。また、上面に
は部分的にアルミ電極が形成されている。
リードフレーム１のすべての支持板２の被固着部４に半
導体素子６が仮固着された後に、ロードフレーム１を加
熱する。本実施例では、リードフレーム１をヒーターブ
ロツク上で移動させることによつてリードフレーム１の
加熱を行う。リードフレーム１が加熱されることによつ
て、支持板２上に供給された半田５が溶融する。ここ
で、リードフレーム１の温度は、ヒーターブロツクに近
づくにつれて上昇し、ヒーターブロツク上を移動するに
つれて最高温度に達し、ヒーターブロツクから遠ざかる
とともに低下する。したがつて、リードフレーム１の移
動により、半田５の温度は、第２図のように変化する。
即ち、t0時点を出発点としてリードフレーム１がヒータ
ブロツクの中央側に移動するにつれて半田５の温度は上
昇して、t1時点で半田溶融温度（約179℃）に達し、や
がてt3時点で最高温度（約290℃）に到達する。t3〜t4
の最高温度の期間（一定温度期間）は約20秒に設定され
ている。一定温度期間後、半田５の温度は下降し、t7時
点で溶融温度以下となつて固化する。なお、半田５の最
高温度は半田５に含有されたフラツクスの活性化温度
（約240℃）よりも十分に高い温度（約290℃）に設定さ
れている。フラツクスの活性化温度よりも高い期間はt3
時点よりも少し前のt2時点からt4時点よりも少し後のt5
時点までである。
導体素子６が仮固着された後に、ロードフレーム１を加
熱する。本実施例では、リードフレーム１をヒーターブ
ロツク上で移動させることによつてリードフレーム１の
加熱を行う。リードフレーム１が加熱されることによつ
て、支持板２上に供給された半田５が溶融する。ここ
で、リードフレーム１の温度は、ヒーターブロツクに近
づくにつれて上昇し、ヒーターブロツク上を移動するに
つれて最高温度に達し、ヒーターブロツクから遠ざかる
とともに低下する。したがつて、リードフレーム１の移
動により、半田５の温度は、第２図のように変化する。
即ち、t0時点を出発点としてリードフレーム１がヒータ
ブロツクの中央側に移動するにつれて半田５の温度は上
昇して、t1時点で半田溶融温度（約179℃）に達し、や
がてt3時点で最高温度（約290℃）に到達する。t3〜t4
の最高温度の期間（一定温度期間）は約20秒に設定され
ている。一定温度期間後、半田５の温度は下降し、t7時
点で溶融温度以下となつて固化する。なお、半田５の最
高温度は半田５に含有されたフラツクスの活性化温度
（約240℃）よりも十分に高い温度（約290℃）に設定さ
れている。フラツクスの活性化温度よりも高い期間はt3
時点よりも少し前のt2時点からt4時点よりも少し後のt5
時点までである。
半田５が溶融温度を越えて溶融状態となると、半導体素
子６と支持板２との間に介在する半田５の層厚は半導体
素子６の自重に基づく荷重によつて減少すると思われる
が、実際にはこの程度の荷重によつて半田５の層厚が減
少することはほとんどない。このため、半田５の温度が
溶融温度に達しても、半導体素子６と支持板２との間に
介在する半田５の層厚は第１図（Ｂ）に示す仮固着時と
大差のない厚さ（約17μｍ）を維持する。
子６と支持板２との間に介在する半田５の層厚は半導体
素子６の自重に基づく荷重によつて減少すると思われる
が、実際にはこの程度の荷重によつて半田５の層厚が減
少することはほとんどない。このため、半田５の温度が
溶融温度に達しても、半導体素子６と支持板２との間に
介在する半田５の層厚は第１図（Ｂ）に示す仮固着時と
大差のない厚さ（約17μｍ）を維持する。
半田５の温度が上昇してフラツクスの活性化温度を越え
ると、フラツクスの活性化による分解によつて生じるガ
スに基づく気泡が発生する。これにより、第１図（Ｃ）
に示すようにフラツクスの活性化温度を越えると、半田
５内には第１図（Ａ）の状態で含まれていた気泡に加え
て、フラツクスの活性化により生じた気泡も生じて気泡
９が増加する。第２図では、半田５の温度が溶融温度を
越えて最高温度に達して温度一定期間となつた初期の期
間（前半）が第１の期間とされ、この第１の期間の後の
温度一定期間（後半）が第２の期間とされている。本実
施例では、上記の第１の期間において、第１図（Ｄ）の
ように半導体素子６を支持板２に対して半田５の厚みの
方向に押圧治具７によつて押圧する。この実施例では、
駆動装置（移動装置）８によつて押圧治具７の上下の移
動を行つている。第１の期間では、半田５が完全に溶融
した状態にあるから、半導体素子６と支持板２の間に介
在する半田５は半導体素子６を介して押圧されることに
よつて、半導体素子６の下面全体に広がり、その一部は
半導体素子６の下部から側方に押し出される。結果とし
て、半導体素子６と支持板２との間に介在する半田５の
層厚を約８μｍ（第１の層厚）に均一に肉薄化できる。
このとき、半田５内に含まれる気泡９の多くは、半田５
とともに半導体素子６の下部から側方に移動して雰囲気
中に放出される。これにより、半導体素子６の下方に位
置する半田５に含まれる気泡９が減少する。半導体素子
６を押圧して第１図（Ｄ）の状態とすることによつて、
第１図（Ａ）の状態において面積比で約3.2％含まれて
いた気泡９を約2.9％まで減少できることが本願発明者
等によつて確かめられている。なお、面積比では10％程
度の減少であるが、堆積比ではもつと大きな減少率とな
つている。本実施例では、半導体素子６を押圧する第１
の期間を約10秒間に設定している。なお、第２図では半
田５が最高温度に達したと同時に半導体素子６を押圧す
るように示されているが、その時点は厳密には一致して
いない。また、本実施例では、リードフレーム１を間欠
的に移動して、押圧すべき半導体素子６を押圧治具７の
下方に順次停止させて押圧を行う。
ると、フラツクスの活性化による分解によつて生じるガ
スに基づく気泡が発生する。これにより、第１図（Ｃ）
に示すようにフラツクスの活性化温度を越えると、半田
５内には第１図（Ａ）の状態で含まれていた気泡に加え
て、フラツクスの活性化により生じた気泡も生じて気泡
９が増加する。第２図では、半田５の温度が溶融温度を
越えて最高温度に達して温度一定期間となつた初期の期
間（前半）が第１の期間とされ、この第１の期間の後の
温度一定期間（後半）が第２の期間とされている。本実
施例では、上記の第１の期間において、第１図（Ｄ）の
ように半導体素子６を支持板２に対して半田５の厚みの
方向に押圧治具７によつて押圧する。この実施例では、
駆動装置（移動装置）８によつて押圧治具７の上下の移
動を行つている。第１の期間では、半田５が完全に溶融
した状態にあるから、半導体素子６と支持板２の間に介
在する半田５は半導体素子６を介して押圧されることに
よつて、半導体素子６の下面全体に広がり、その一部は
半導体素子６の下部から側方に押し出される。結果とし
て、半導体素子６と支持板２との間に介在する半田５の
層厚を約８μｍ（第１の層厚）に均一に肉薄化できる。
このとき、半田５内に含まれる気泡９の多くは、半田５
とともに半導体素子６の下部から側方に移動して雰囲気
中に放出される。これにより、半導体素子６の下方に位
置する半田５に含まれる気泡９が減少する。半導体素子
６を押圧して第１図（Ｄ）の状態とすることによつて、
第１図（Ａ）の状態において面積比で約3.2％含まれて
いた気泡９を約2.9％まで減少できることが本願発明者
等によつて確かめられている。なお、面積比では10％程
度の減少であるが、堆積比ではもつと大きな減少率とな
つている。本実施例では、半導体素子６を押圧する第１
の期間を約10秒間に設定している。なお、第２図では半
田５が最高温度に達したと同時に半導体素子６を押圧す
るように示されているが、その時点は厳密には一致して
いない。また、本実施例では、リードフレーム１を間欠
的に移動して、押圧すべき半導体素子６を押圧治具７の
下方に順次停止させて押圧を行う。
次に、第１の期間の後に押圧治具７を上昇して押圧治具
７を半導体素子６の上面から離間する。これにより、第
１の期間の後の温度一定期間、即ち第２の期間では半導
体素子６が押圧されず、半導体素子６と支持板２の間に
介在する半田５に加わる荷重は半導体素子６の自重のみ
となる。
７を半導体素子６の上面から離間する。これにより、第
１の期間の後の温度一定期間、即ち第２の期間では半導
体素子６が押圧されず、半導体素子６と支持板２の間に
介在する半田５に加わる荷重は半導体素子６の自重のみ
となる。
第２の期間は半田５が最高温度を維持しており、十分に
溶融した状態となつているから、押圧地治具７による押
圧を解くことによつて、半導体素子６の側方に押し出さ
れた半田５の一部が半導体素子６の下方に戻る。結果と
して、第１図（Ｅ）に示すように、半導体素子６と支持
板２の間に介在する半田５の層厚は増加して約13μｍ
（第２の層厚）となる。また、これによつて、半導体素
子６と支持板２の間に介在する半田５に含まれる気泡９
の面積比が減少する。この理由は以下のように考えられ
る。即ち、第１図（Ｄ）に模式的に示すように、半導体
素子６を押圧することによつて、半導体素子６の下方に
位置する半田５に含まれる気泡９は減少するが、それぞ
れの気泡の断面積は大きくなる。これを、第１図（Ｅ）
のように肉厚化することによつて、気泡９に加わる押圧
は減少し、その断面積は小さくなる。周囲の半田５が半
導体素子６の下方に戻るため、半導体素子６の下方の半
田５に含まれる気泡が増加するように思われるが、実際
にはわずかである。このことは、本願発明者等によつ
て、第１図（Ｄ）の状態では面積比において約３％含ま
れていた気泡９が、第１図（Ｅ）の状態では約１％まで
減少できることが確かめられている。ここで、気泡の面
積比とは半導体素子６の下面に平行な半田５の層横断面
の面積とここにおける気泡９の面積との割合である。本
実施例では押圧治具７を半導体素子６の上面から離間す
るように移動を開始してから、実際に半導体素子６の上
面から離間するまでの時間は約0.4秒に設定されてい
る。この時間は、半田５の厚みを第１の層厚から第２の
層厚に変化させる時間であるから、気泡９の面積比を減
少する上で重要である。もちろん、上記の時間を0.4秒
よりも早くしても遅くしても気泡９の面積比を減少する
ことはできるが、その効果は小さくなる。本願発明者等
によれば、上記の時間を0.2〜0.6秒に設定すると良好な
結果が得られることが確かめられている。
溶融した状態となつているから、押圧地治具７による押
圧を解くことによつて、半導体素子６の側方に押し出さ
れた半田５の一部が半導体素子６の下方に戻る。結果と
して、第１図（Ｅ）に示すように、半導体素子６と支持
板２の間に介在する半田５の層厚は増加して約13μｍ
（第２の層厚）となる。また、これによつて、半導体素
子６と支持板２の間に介在する半田５に含まれる気泡９
の面積比が減少する。この理由は以下のように考えられ
る。即ち、第１図（Ｄ）に模式的に示すように、半導体
素子６を押圧することによつて、半導体素子６の下方に
位置する半田５に含まれる気泡９は減少するが、それぞ
れの気泡の断面積は大きくなる。これを、第１図（Ｅ）
のように肉厚化することによつて、気泡９に加わる押圧
は減少し、その断面積は小さくなる。周囲の半田５が半
導体素子６の下方に戻るため、半導体素子６の下方の半
田５に含まれる気泡が増加するように思われるが、実際
にはわずかである。このことは、本願発明者等によつ
て、第１図（Ｄ）の状態では面積比において約３％含ま
れていた気泡９が、第１図（Ｅ）の状態では約１％まで
減少できることが確かめられている。ここで、気泡の面
積比とは半導体素子６の下面に平行な半田５の層横断面
の面積とここにおける気泡９の面積との割合である。本
実施例では押圧治具７を半導体素子６の上面から離間す
るように移動を開始してから、実際に半導体素子６の上
面から離間するまでの時間は約0.4秒に設定されてい
る。この時間は、半田５の厚みを第１の層厚から第２の
層厚に変化させる時間であるから、気泡９の面積比を減
少する上で重要である。もちろん、上記の時間を0.4秒
よりも早くしても遅くしても気泡９の面積比を減少する
ことはできるが、その効果は小さくなる。本願発明者等
によれば、上記の時間を0.2〜0.6秒に設定すると良好な
結果が得られることが確かめられている。
その後、リードフレーム１がヒーターブロツクから遠ざ
かるにつれて半田５の温度は低下し、やがて固化する。
固化した後に半導体素子６と支持板２の間に介在する半
田５の層厚は第２の期間での層厚（第２の層厚）と実質
的に変らず約13μｍとなつている。
かるにつれて半田５の温度は低下し、やがて固化する。
固化した後に半導体素子６と支持板２の間に介在する半
田５の層厚は第２の期間での層厚（第２の層厚）と実質
的に変らず約13μｍとなつている。
上述のように、本実施例によれば、半導体素子６の下方
に位置する半田５に含まれる気泡が減少し、かつその面
積比を小さくできるから、半田層の熱抵抗を減少するこ
とができ、放熱性の良好な半導体装置を提供できる。半
導体素子６の下方の半田５に含まれる気泡を減少するだ
けであれば、第１図（Ｄ）のように第１の層厚のままで
良いが、この状態では上述のように気泡の面積比が十分
に減少せず、熱抵抗を十分に小さくすることは困難であ
る。なお、最終的な製品では第１図（Ｄ）の状態よりも
半導体素子６の下方の半田５の厚さが大きくなるが、熱
抵抗を増大する主たる要因は半田層に含まれる気泡であ
る。したがつて、半田層を単に肉薄化する従来の方法よ
りも、本実施例の方が熱抵抗を減少する効果は大きい。
に位置する半田５に含まれる気泡が減少し、かつその面
積比を小さくできるから、半田層の熱抵抗を減少するこ
とができ、放熱性の良好な半導体装置を提供できる。半
導体素子６の下方の半田５に含まれる気泡を減少するだ
けであれば、第１図（Ｄ）のように第１の層厚のままで
良いが、この状態では上述のように気泡の面積比が十分
に減少せず、熱抵抗を十分に小さくすることは困難であ
る。なお、最終的な製品では第１図（Ｄ）の状態よりも
半導体素子６の下方の半田５の厚さが大きくなるが、熱
抵抗を増大する主たる要因は半田層に含まれる気泡であ
る。したがつて、半田層を単に肉薄化する従来の方法よ
りも、本実施例の方が熱抵抗を減少する効果は大きい。
以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものでなく、例えば、次の変形が可能なも
のである。
に限定されるものでなく、例えば、次の変形が可能なも
のである。
（１）押圧するための第１の期間を半田５の溶融期間中
のどこに設定してもある程度の効果は得られる。しかし
ながら、気泡は半田５内に含まれるフラツクスの活性化
によつて多く発生するから、フラツクスの活性化温度を
越えた時点t2から所定時間（好ましくは５秒以上）経過
した後に第１の期間を設定するのが良い。
のどこに設定してもある程度の効果は得られる。しかし
ながら、気泡は半田５内に含まれるフラツクスの活性化
によつて多く発生するから、フラツクスの活性化温度を
越えた時点t2から所定時間（好ましくは５秒以上）経過
した後に第１の期間を設定するのが良い。
（２）半田５が溶融した期間であれば、半導体素子６の
下方に半田５が戻るので、第２の期間を半田５の溶融期
間中に設定すれば本発明の効果はそれなりに得られる。
しかしながら、温度が下降する期間は少なくとも最高温
度期間よりも半田５の溶融状態が低下するから、この期
間に第２の期間を設けても利点はない。
下方に半田５が戻るので、第２の期間を半田５の溶融期
間中に設定すれば本発明の効果はそれなりに得られる。
しかしながら、温度が下降する期間は少なくとも最高温
度期間よりも半田５の溶融状態が低下するから、この期
間に第２の期間を設けても利点はない。
（３）第２の期間において、押圧を解除するのみでな
く、半導体素子６を支持板２から離間させる方向に引張
つてもよい。即ち、半導体素子６を支持板２から遠ざか
る方向に相対的に移動してもよい。これにより、半導体
素子６と支持板２の間隔が大になり、半田６の層厚も大
になる。
く、半導体素子６を支持板２から離間させる方向に引張
つてもよい。即ち、半導体素子６を支持板２から遠ざか
る方向に相対的に移動してもよい。これにより、半導体
素子６と支持板２の間隔が大になり、半田６の層厚も大
になる。
（４）半田５の溶融期間中に半導体素子６を押圧する第
１の期間と、半導体素子６を相対的に弱く押圧するか、
押圧しないか、もしくは引張る第２の期間とを複数回繰
り返してもよい。
１の期間と、半導体素子６を相対的に弱く押圧するか、
押圧しないか、もしくは引張る第２の期間とを複数回繰
り返してもよい。
（５）支持体は導体層を有する回路基板であつてもよ
い。
い。
（６）フラツクスの活性化温度を越えてから第１の期間
に達するまでの期間はフラツクスの活性化によつて発生
した気泡が蒸発しやすいように、半導体素子６の下方の
半田５の層厚を15μｍ以上にしておくのが良い。
に達するまでの期間はフラツクスの活性化によつて発生
した気泡が蒸発しやすいように、半導体素子６の下方の
半田５の層厚を15μｍ以上にしておくのが良い。
第１図（Ａ）〜（Ｅ）は本発明の１実施例に係わる半導
体素子の固着方法を工程順に示す断面図、 第２図は半田の温度変化と第１及び第２の期間との関係
を示す図、 第３図はリードフレームを示す平面図である。 ２…支持板、５…半田、６…半導体素子、９…気泡。
体素子の固着方法を工程順に示す断面図、 第２図は半田の温度変化と第１及び第２の期間との関係
を示す図、 第３図はリードフレームを示す平面図である。 ２…支持板、５…半田、６…半導体素子、９…気泡。
Claims (1)
- 【請求項１】支持体の所定箇所にフラックスを含有する
ろう材を供給する第１の工程と、 前記ろう材の上に電子素子を載置する第２の工程と、 前記ろう材を前記フラックスの活性化温度以上に加熱す
る第３の工程と、 前記フラックスの活性化温度以上の前記ろう材の加熱を
所定時間行った後の第１の期間に前記フラックスの活性
化温度以上の加熱を継続しつつ前記電子素子に対して前
記支持体に押し付ける方向の押圧力を加えて前記電子素
子と前記支持体の間に介在する前記ろう材の厚みを第１
の層厚にする第４の工程と、 前記第１の期間よりも後の第２の期間に、前記ろう材に
対する前記フラックスの活性化温度以上の加熱を継続し
つつ前記電子素子に対する押圧を解除するか、又は前記
押圧力を弱めるか、又は前記押圧力とは反対の方向の引
張り力を前記電子素子に加えて前記電子素子と前記支持
体の間に介在する前記ろう材の厚みを前記第１の層厚よ
りも大きい第２の層厚とする第５の工程と、 前記第２の層厚の状態から前記ろう材を固化させて前記
電子素子を前記支持体に固着する第６の工程と を有することを特徴とする電子素子の固着方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065671A JPH0758719B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
| US07/377,906 US4927069A (en) | 1988-07-15 | 1989-07-10 | Soldering method capable of providing a joint of reduced thermal resistance |
| KR1019890010016A KR920005801B1 (ko) | 1988-07-15 | 1989-07-14 | 전자소자의 고착방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065671A JPH0758719B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244731A JPH02244731A (ja) | 1990-09-28 |
| JPH0758719B2 true JPH0758719B2 (ja) | 1995-06-21 |
Family
ID=13293695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065671A Expired - Fee Related JPH0758719B2 (ja) | 1988-07-15 | 1989-03-17 | 電子素子の固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758719B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014104819A1 (de) * | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung |
| CN104701708A (zh) * | 2015-03-28 | 2015-06-10 | 哈尔滨工业大学（威海） | 一种石墨-铜复合结构换向器低温钎焊方法 |
| DE102017123278A1 (de) * | 2017-10-06 | 2019-04-11 | Schott Ag | Grundkörper mit angelötetem Massestift, Verfahren zu seiner Herstellung und seine Verwendungen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345280B2 (ja) * | 1974-04-05 | 1978-12-05 | ||
| JPS5393780A (en) * | 1977-01-27 | 1978-08-17 | Nec Home Electronics Ltd | Production of semiconductor device |
-
1989
- 1989-03-17 JP JP1065671A patent/JPH0758719B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02244731A (ja) | 1990-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5609287A (en) | Solder material, junctioning method, junction material, and semiconductor device | |
| JP2013099779A (ja) | ヒータチップ及び接合装置及び接合方法並びに細線と端子の接続構造 | |
| US7690551B2 (en) | Die attach by temperature gradient lead free soft solder metal sheet or film | |
| KR920005801B1 (ko) | 전자소자의 고착방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US5338704A (en) | Semiconductor device and method of manufacturing the same | |
| JPH10163270A (ja) | 接合バンプ付き配線基板 | |
| JPH0758719B2 (ja) | 電子素子の固着方法 | |
| JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JPH0758720B2 (ja) | 電子素子の固着方法 | |
| JP2680364B2 (ja) | 半導体装置の製造方法 | |
| JPH088284A (ja) | ワイヤボンディング構造及びその補強方法 | |
| JP2748870B2 (ja) | 基板接続方法 | |
| US20040214420A1 (en) | Method and apparatus for transferring solder bumps | |
| JPH0682697B2 (ja) | 電子素子の固着方法 | |
| JPH07254781A (ja) | 電子部品の実装方法 | |
| JPH04270092A (ja) | 半田材料及び接合方法 | |
| JPH05152485A (ja) | 半導体装置およびその製造方法 | |
| JP3013682B2 (ja) | 半田バンプならびにこれを用いた電子部品の接続構造および方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JP2003101206A (ja) | 部材の突起部へのはんだ供給方法 | |
| JPH05102251A (ja) | Ｔａｂテープ及びその製造方法並びに該ｔａｂテープを用いたｉｃチツプの実装方法 | |
| JP2823010B1 (ja) | バンプ付き電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |