JP2003101206A - 部材の突起部へのはんだ供給方法 - Google Patents

部材の突起部へのはんだ供給方法

Info

Publication number
JP2003101206A
JP2003101206A JP2001291360A JP2001291360A JP2003101206A JP 2003101206 A JP2003101206 A JP 2003101206A JP 2001291360 A JP2001291360 A JP 2001291360A JP 2001291360 A JP2001291360 A JP 2001291360A JP 2003101206 A JP2003101206 A JP 2003101206A
Authority
JP
Japan
Prior art keywords
solder
foil
heating
protrusion
solder foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001291360A
Other languages
English (en)
Inventor
Takao Yoneyama
孝夫 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001291360A priority Critical patent/JP2003101206A/ja
Publication of JP2003101206A publication Critical patent/JP2003101206A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 フラックス残渣洗浄工程を省略して工程短縮
を可能とし、洗浄溶剤を使用せず環境に優しく、しか
も、フラックスに起因するボイド発生が無いような、は
んだ供給方法を提供する。 【解決手段】 はんだに濡れない治具4の上に、はんだ
箔5を設置し、その上に、はんだを供給しようとする突
起部2を有する部材1をその突起部2側の面が下向きに
なるように設置し、還元性雰囲気中にて無フラックスに
て加熱し、冷却後、はんだ箔5を部材1から引き剥がす
ことにより、突起部2のみにはんだ5aを供給する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、突起部を有する部
材の突起部へはんだを供給するはんだ供給方法に関し、
例えばフリップチップ電極を持つ半導体製品やCSP
(チップサイズパッケージ)の突起電極へはんだを供給
する場合等に適用される。
【0002】
【従来の技術】半導体素子の微細電極(フリップチップ
状の突起電極)等、部材の微細な突起部へのはんだ供給
方法としては、従来、ペーストはんだ印刷法や、はんだ
ボール方などが用いられている。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来方法では、被接合部表面の酸化物を除去したり、
はんだ濡れ性を改善するために、いずれもフラックスを
用いている。そのため、フラックス残渣の洗浄工程が必
要であるという工程上の問題、その洗浄溶剤がオゾン層
保護にとって有害であるという環境上の問題、また、ペ
ーストはんだ印刷の場合は、フラックス成分の残留によ
るボイド発生という品質上の問題がある。
【0004】本発明は上記問題に鑑み、フラックス残渣
洗浄工程を省略して工程短縮を可能とし、洗浄溶剤を使
用せず環境に優しく、しかも、フラックスに起因するボ
イド発生が無いような、はんだ供給方法を提供すること
を目的とする。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、はんだを供給しようと
する突起部(2)を有する部材(1)をその突起部がは
んだ箔(5)と接するように設置し、還元性雰囲気中に
て加熱して冷却する工程と、この工程の後、はんだ箔を
部材から引き剥がすことにより、突起部のみにはんだ
(5a)を供給する工程とを備えることを特徴とする。
【0006】それによれば、はんだ箔(5)に対して部
材(1)をセットし、還元雰囲気中で加熱することで、
被接合部表面の酸化物の除去やはんだ濡れ性の改善とい
ったフラックス代替作用が発揮され、フラックスは不要
にできる。
【0007】そして、還元性雰囲気中にて加熱して冷却
した後では、はんだ箔(5)を部材(1)から引き剥が
すが、このとき、突起部(2)とはんだ箔は、比較的強
固にはんだ接合しているため、比較的強度の弱いはんだ
箔は、突起部との接合部を残して部材から引き剥がさ
れ、結果として、突起部のみにはんだ(5a)が供給さ
れる。
【0008】このように、本発明によれば、フラックス
を用いないで適切に突起部へのはんだ供給を行うことが
できるため、フラックス残渣洗浄工程を省略して工程短
縮を可能とし、洗浄溶剤を使用せず環境に優しく、しか
も、フラックスに起因するボイド発生が無いような、は
んだ供給方法を提供することができる。
【0009】また、請求項2に記載の発明では、はんだ
に濡れない治具(4)の上に、はんだ箔(5)を設置
し、その上に、はんだを供給しようとする突起部(2)
を有する部材(1)を、その突起部側の面が下向きにな
るように設置することを特徴とする。
【0010】それによれば、治具(4)上のはんだ箔
(5)に対してフェースダウン方向に部材(1)をセッ
トする形となり、過剰なはんだが部材における突起部
(2)以外の部位に残留・固着するのを防止できる。ま
た、還元性雰囲気中にて加熱して冷却した後では、はん
だ箔を部材から引き剥がすとともに、はんだに濡れない
治具から容易に取り外すことができる。
【0011】したがって、本発明によれば、請求項1の
発明の作用効果を適切に発揮することの可能なはんだ供
給方法を提供することができる。
【0012】また、請求項3に記載の発明では、治具
(4)として、はんだ箔(5)を設置する面のうち突起
部(2)の周囲に相当する位置に凸部(4a)を設けた
ものを用いることにより、加熱を行った後のはんだ箔に
おいて、凸部に対応する凹部(5b)を形成することを
特徴とする。
【0013】本発明のような治具(4)を用いて、還元
性雰囲気中にて加熱して冷却する工程を行った後では、
はんだ箔(5)における突起部(2)との接合部の周囲
には凹部(5b)が形成され、そのぶん厚さが薄くなっ
ている。そのため、はんだ箔を部材(1)から引き剥が
す際に、その薄肉部が切れやすくなり、突起部のみには
んだ(5a)が供給された状態となるように、容易には
んだ箔の引き剥がしを行うことができる。
【0014】また、請求項4に記載の発明では、治具
(4)と部材(1)との間にスペーサ(7)を挟んだ状
態にて加熱を行うことにより、突起部(2)に供給され
るはんだ(5a)の厚さを制御することを特徴とする。
【0015】それによれば、部材(1)に多数の突起部
(2)がある場合、スペーサ(7)によって対向する治
具(4)の面と部材の面とが平行になるようにセットす
ることが可能となり、還元性雰囲気中にて加熱して冷却
する工程を行った後、多数の突起部に供給されたはんだ
(5a)の高さ(厚さ)を均一化することができる。
【0016】また、請求項5に記載の発明では、加熱の
際に、部材(1)の上から荷重(6)を付加することに
より、突起部(2)に供給されるはんだ(5a)の厚さ
を制御することを特徴とする。それにより、請求項4の
発明と同様、多数の突起部に供給されたはんだ(5a)
の高さ(厚さ)を均一化したり、所望の厚さを実現する
ことができる。
【0017】また、請求項6に記載の発明では、加熱の
際、はんだ箔(5)が半溶融状態となる温度に保持する
ことを特徴とする。ここで、半溶融状態となる温度と
は、はんだの状態図において固相線温度以上かつ液相線
温度以下の温度であり、はんだが、液相と固相が共存し
た状態となる温度である。
【0018】この半溶融状態であっても、はんだ箔
(5)と突起部(2)との接合は良好になされる。ま
た、溶融状態のはんだでは、液相状態のはんだが表面張
力により突起部に吸い寄せられ、結果、はんだ厚さの増
加を招きやすいが、はんだ箔を半溶融状態とすることに
より、加熱中にはんだ箔が変形しにくいので、そのよう
な問題を回避することができる。
【0019】さらに、半溶融状態に保持することによ
り、はんだの結晶粒を粗大化することができ、はんだ箔
(5)の強度を低下させ、引き剥がしやすくすることが
できる。
【0020】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【0021】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。なお、以下に示す各実施形態におい
て、同一あるいは均等な部分には、図中、同一符号を付
してある。
【0022】(第1実施形態)図1は、本発明の第1実
施形態に係るはんだ供給方法を示す工程説明図であり、
概略断面を示したものである。この図1に基づいて本実
施形態の部材の突起部へのはんだ供給方法について説明
していく。
【0023】図1において、1は本発明でいう部材であ
り、本例では、半導体素子(トランジスタ等)が作り込
まれたSiウェハ(シリコンウェハ)である。ウェハ1
の一面(図1中、下側の面)には、突起電極として複数
のバンプ(突起部)2が当該一面から突出して形成され
ている。
【0024】このバンプ2は、本例ではウェハ1内の半
導体素子に電気的に接続された電極であり、例えばNi
(ニッケル)−P(リン)の無電解メッキで形成された
高さ5〜25μm、電極径φ50μm〜800μmのも
のにすることができる。また、ウェハ1の一面のうちバ
ンプ2の形成部位以外の部位にはSiN(シリコン窒化
膜)等よりなる保護膜3が形成されている。
【0025】また、図1(a)において、4は本発明で
いうはんだに濡れない治具としての支持台であり、はん
だに濡れないセラミック等よりなる。本例では、支持台
4はSiよりなり、その表面がはんだに濡れないように
なっている。
【0026】また、5は、はんだ箔(はんだシート)で
あり、Sn(すず)−Pb(鉛)はんだや、鉛フリーの
Sn系はんだよりなる。はんだ箔5の厚さは、後述する
引き剥がしの際に、引き剥がしを容易にするために、例
えば厚さ100μm以下であることが望ましい。
【0027】本第1実施形態のはんだ供給方法において
は、まず、図1(a)に示すように、その表面がはんだ
に濡れない支持台4の上に、はんだ箔5を設置し、その
上に、Siウェハ1をその一面(バンプ2形成側の面)
が下向きになるように(フェースダウン方向に)設置す
る。
【0028】このとき、必要に応じ、Siウェハ1の上
の上から荷重を付加する。本例では、ウェハ1の上に荷
重用部材6を乗せて、荷重を付加することにより、複数
のバンプ2とはんだ箔5とが確実に接触するようにす
る。この状態で、加熱炉内に投入し、還元性雰囲気中に
て加熱して冷却する。
【0029】この加熱は、例えば、水素と窒素の混合ガ
スを用い、H2:N2=3:7の還元性雰囲気中で、はん
だ(はんだ箔5)の固相線温度以上で約30秒間加熱す
る。冷却は、同様の還元性雰囲気中で約50℃以下にな
るまで冷やせばよい。このような還元性雰囲気中で加熱
することで、被接合部表面の酸化物が除去され、はんだ
濡れ性が改善される。
【0030】ここで特に、加熱の際、はんだ(はんだ箔
5)が半溶融状態となる温度(つまり、はんだの状態図
において固相線温度以上かつ液相線温度以下の温度であ
り、はんだが液相と固相が共存した状態となる温度)に
保持することが好ましい。半溶融状態となる温度は、例
えば、Sn−3%Ag−0.5%Cuはんだでは、21
7℃〜220℃、Sn40%−Pb60%はんだでは、
183℃〜238℃である。
【0031】こうして、還元性雰囲気中にて加熱して冷
却すると、はんだ箔5はウェハ1のバンプ2にはんだ接
合する。その後、図1(b)に示すように、はんだ箔5
を支持台4から取り外す。支持台4は、はんだに濡れな
いため、この取り外しは容易に行うことができる。
【0032】そして、図1(b)中の矢印Aに示すよう
に、はんだ箔5をSiウェハ1から引き剥がす。このと
き、バンプ2とはんだ箔5とは、比較的強固にはんだ接
合しているため、比較的強度の弱いはんだ箔5は、バン
プ2との接合部を残してウェハ1から引き剥がされ、結
果として、バンプ2のみにはんだ5aが供給される(図
1(c))。
【0033】なお、はんだ5aが供給されたSiウェハ
1は、この後、チップ単位にダイシングカットされ、分
断されたSiチップ(半導体チップ)は、例えば回路基
板等に、はんだ5aを介してはんだ接合され、実装する
ことができる。
【0034】このように、上記供給方法によれば、支持
台4上のはんだ箔5に対してフェースダウン方向にSi
ウェハ1をセットする形となり、過剰なはんだがウェハ
1の一面におけるバンプ2以外の部位に残留・固着する
のを防止できる。また、還元雰囲気中で加熱すること
で、被接合部表面の酸化物の除去やはんだ濡れ性の改善
といったフラックス代替作用が発揮され、フラックスは
不要にできる。
【0035】よって、本第1実施形態によれば、従来用
いていたフラックスを不要にできるとともに適切にバン
プ2へのはんだ供給を行うことができるため、フラック
ス残渣洗浄工程を省略して工程短縮を可能とし、洗浄溶
剤を使用せず環境に優しく、しかも、フラックスに起因
するボイド発生が無いような、はんだ供給方法を提供す
ることができる。
【0036】また、上記図1に示す例では、加熱の際
に、Siウェハ1の上から荷重を付加することにより、
複数のバンプ2とはんだ箔5とが均一に接触するように
しているため、複数のバンプ2に供給されたはんだ5a
の高さ(厚さ)を均一化したり、所望の厚さを実現する
ことができる。
【0037】また、本実施形態の好ましい形態として、
加熱の際、はんだ箔5が半溶融状態となる温度に保持す
るようにしている。この半溶融状態であっても、液相状
態は共存するため、はんだ箔5とバンプ2との接合は良
好になされる。また、はんだ箔5を溶融状態とすると、
液相状態のはんだが表面張力によりバンプ2に吸い寄せ
られ、結果、はんだ5aの厚さの増加を招きやすい。
【0038】しかし、はんだ箔5を半溶融状態とするこ
とにより、加熱中にはんだ箔5が変形しにくいので、は
んだ厚さの増加という問題を防止することができる。ま
た、還元性雰囲気中で、半溶融状態の温度で加熱すれ
ば、加熱中に何らかの衝撃を加えることで、はんだ箔5
の表面にミクロ欠陥を発生させやすくなり、冷却後に、
バンプ2との接合部を残して、はんだ箔5を引き剥がし
やすくすることが可能である。
【0039】さらに、この半溶融状態の温度で加熱する
ことにより、はんだの結晶粒が成長して大きくなること
も確認している。はんだの結晶粒が大きくなるほど、は
んだ箔5の引っ張り強度が弱くなる。つまり、冷却後
に、バンプ2との接合部を残して、はんだ箔5を引き剥
がすことが、より容易になると考えられ、これも利点で
ある。
【0040】また、本実施形態の供給方法によれば、従
来のはんだボール法とは異なり、半導体素子面上の突起
電極(バンプ等)の形状や寸法が任意である場合にも対
応できる。例えば、半導体チップの外周部のみ電極径を
大きくする場合でも対応可能であり、この場合、チップ
外周部のはんだ接合面積が大きくなり、チップ実装後の
信頼性向上効果が期待できる。
【0041】(第2実施形態)図2は、本発明の第2実
施形態に係るはんだ供給方法を示す工程説明図であり、
図2中、(a)は概略断面図、(b)は(a)の概略上
面図である。本実施形態は、支持台(治具)4とSiウ
ェハ(部材)1との間にスペーサ7を挟んだ状態にて加
熱を行うことが上記第1実施形態と相違するものであ
る。
【0042】このスペーサ7は金属板等よりなるものに
でき、本例ではアルミ箔を用い、Siウェハ1の外周部
に相当する位置にて挟み込まれた形としている。そし
て、図2に示すように、スペーサ7によって支持台4の
面とウェハ1の面とが平行に対向するようにセットし、
上記第1実施形態と同様、必要に応じて荷重を付加し、
還元性雰囲気中にて加熱して冷却する。
【0043】本実施形態によれば、上記第1実施形態と
同様の作用効果を奏することに加えて、スペーサ7を用
いて、バンプ2に供給されるはんだ5aの厚さを制御す
ることができる。例えば、支持台4の面とウェハ1の面
とが平行になるようにセットすることにより、多数のバ
ンプ2に供給されたはんだ5aの高さ(厚さ)を均一化
することができる。
【0044】(第3実施形態)図3は、本発明の第3実
施形態に係るはんだ供給方法を示す工程説明図であり、
概略断面を示したものである。本実施形態は、支持台
(治具)4として、はんだ箔5を設置する面のうちバン
プ(突起部)2の周囲に相当する位置に凸部4aを設け
たものを用いることが、上記第1実施形態と相違するも
のである。
【0045】この凸部4aは、例えばフォトリソグラフ
技術やエッチング技術を用いて、支持台4におけるはん
だ箔設置面のうち凸部4aとなる部位以外をエッチング
する等により形成することができる。この凸部4aは連
続した形状(例えばストライプ状)でも、非連続形状
(例えば島状)でも良い。
【0046】そして、図3(a)に示すように、このよ
うな凸部4aを有する支持台4の上に、上記第1実施形
態と同様、はんだ箔5を設置し、Siウェハ1を設置
し、必要に応じて荷重を付加し、還元性雰囲気中にて加
熱して冷却する。
【0047】それにより、図3(b)に示すように、加
熱を行った後のはんだ箔において、凸部4aが食い込ん
で凹部5bが形成される。つまり、還元性雰囲気中にて
加熱して冷却する工程を行った後では、はんだ箔5にお
けるバンプ2との接合部の周囲には凹部5bが形成さ
れ、そのぶん厚さが薄くなっている。
【0048】そのため、本実施形態によれば、上記第1
実施形態と同様の作用効果を奏することに加えて、はん
だ箔5をSiウェハ1から引き剥がす際に、接合部周囲
の薄肉部が切れやすくなる。よって、バンプ2のみには
んだ5aが供給された状態となるように、容易にはんだ
箔5の引き剥がしを行うことができる。
【0049】(他の実施形態)なお、上記はんだの供給
方法は、バンプ2を有するSiウェハ1のような半導体
素子の突起電極部以外にも、何らかの部材の微細突起部
に選択的にはんだを供給する場合に適用することができ
る。
【0050】要するに、本発明のはんだ供給方法は、は
んだに濡れない治具4の上に、はんだ箔5を設置し、そ
の上に、はんだを供給しようとする突起部2を有する部
材1をその突起部2側の面が下向きになるように設置
し、還元性雰囲気中にて無フラックスにて加熱し、冷却
後、はんだ箔5を部材1から引き剥がすことにより、突
起部2のみにはんだ5aを供給することを主たる特徴と
しており、詳細部分は適宜設計変更可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るはんだ供給方法を
示す工程説明図である。
【図2】本発明の第2実施形態に係るはんだ供給方法を
示す工程説明図である。
【図3】本発明の第3実施形態に係るはんだ供給方法を
示す工程説明図である。
【符号の説明】
1…Siウェハ、2…バンプ、4…支持台、4a…凸
部、5…はんだ箔、5a…はんだ、5b…凹部、7…ス
ペーサ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 はんだを供給しようとする突起部(2)
    を有する部材(1)をその突起部がはんだ箔(5)と接
    するように設置し、還元性雰囲気中にて加熱して冷却す
    る工程と、 この工程の後、前記はんだ箔を前記部材から引き剥がす
    ことにより、前記突起部のみにはんだ(5a)を供給す
    る工程とを備えることを特徴とするはんだ供給方法。
  2. 【請求項2】 はんだに濡れない治具(4)の上に、前
    記はんだ箔(5)を設置し、その上に、前記はんだを供
    給しようとする突起部(2)を有する部材(1)を、そ
    の突起部側の面が下向きになるように設置することを特
    徴とする請求項1に記載のはんだ供給方法。
  3. 【請求項3】 前記治具(4)として、前記はんだ箔
    (5)を設置する面のうち前記突起部(2)の周囲に相
    当する位置に凸部(4a)を設けたものを用いることに
    より、前記加熱を行った後の前記はんだ箔において、前
    記凸部に対応する凹部(5b)を形成することを特徴と
    する請求項2に記載のはんだ供給方法。
  4. 【請求項4】 前記治具(4)と前記部材(1)との間
    にスペーサ(7)を挟んだ状態にて前記加熱を行うこと
    により、前記突起部(2)に供給されるはんだ(5a)
    の厚さを制御することを特徴とする請求項2または3に
    記載のはんだ供給方法。
  5. 【請求項5】 前記加熱の際に、前記部材(1)の上か
    ら荷重を付加することにより、前記突起部(2)に供給
    されるはんだ(5a)の厚さを制御することを特徴とす
    る請求項1ないし4のいずれか一つに記載のはんだ供給
    方法。
  6. 【請求項6】 前記加熱の際、前記はんだ箔(5)が半
    溶融状態となる温度に保持することを特徴とする請求項
    1ないし5のいずれか一つに記載のはんだ供給方法。
JP2001291360A 2001-09-25 2001-09-25 部材の突起部へのはんだ供給方法 Withdrawn JP2003101206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001291360A JP2003101206A (ja) 2001-09-25 2001-09-25 部材の突起部へのはんだ供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001291360A JP2003101206A (ja) 2001-09-25 2001-09-25 部材の突起部へのはんだ供給方法

Publications (1)

Publication Number Publication Date
JP2003101206A true JP2003101206A (ja) 2003-04-04

Family

ID=19113520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001291360A Withdrawn JP2003101206A (ja) 2001-09-25 2001-09-25 部材の突起部へのはんだ供給方法

Country Status (1)

Country Link
JP (1) JP2003101206A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法
JP2010205964A (ja) * 2009-03-04 2010-09-16 Taiyosha Electric Co Ltd 電流検出用チップ抵抗器およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205321A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd 電子部品および電子装置の製造方法
JP2010205964A (ja) * 2009-03-04 2010-09-16 Taiyosha Electric Co Ltd 電流検出用チップ抵抗器およびその製造方法

Similar Documents

Publication Publication Date Title
EP1386356B1 (en) Fluxless flip chip interconnection
TW592871B (en) Solder foil and semiconductor device and electronic device
TWI506739B (zh) Method for manufacturing the mounting structure of electronic parts and mounting structure of electronic parts
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
JP4720438B2 (ja) フリップチップ接続方法
US8154123B2 (en) Solder bump, semiconductor chip, method of manufacturing the semiconductor chip, conductive connection structure, and method of manufacturing the conductive connection structure
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JPH10163213A (ja) 半導体装置の製造方法及び半導体装置の実装方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP3347279B2 (ja) 半導体装置およびその製造方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
US8747579B2 (en) Solder layer and device bonding substrate using the same and method for manufacturing such a substrate
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
JP3998484B2 (ja) 電子部品の接続方法
JP2009009994A (ja) 半導体装置およびその製造方法
JP2003101206A (ja) 部材の突起部へのはんだ供給方法
JPH07288255A (ja) はんだバンプの形成方法
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JPH09246319A (ja) フリップチップ実装方法
JP2008034514A (ja) 半導体装置
JPH088284A (ja) ワイヤボンディング構造及びその補強方法
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP3540864B2 (ja) 微細バンプの形成方法
JPH06196486A (ja) バンプ形成方法およびバンプ形成装置
JP2002368044A (ja) はんだボール付電子部品の組立方法及び電子部品

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202