JPH02244731A - 電子素子の固着方法 - Google Patents
電子素子の固着方法Info
- Publication number
- JPH02244731A JPH02244731A JP1065671A JP6567189A JPH02244731A JP H02244731 A JPH02244731 A JP H02244731A JP 1065671 A JP1065671 A JP 1065671A JP 6567189 A JP6567189 A JP 6567189A JP H02244731 A JPH02244731 A JP H02244731A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- period
- semiconductor element
- support
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000005219 brazing Methods 0.000 claims abstract description 27
- 238000003825 pressing Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000002844 melting Methods 0.000 claims abstract description 15
- 230000008018 melting Effects 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 88
- 239000004065 semiconductor Substances 0.000 abstract description 58
- 239000004020 conductor Substances 0.000 description 10
- 230000004913 activation Effects 0.000 description 9
- 230000004907 flux Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000003028 Stuttering Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトランジスタ、ダイオード、ＩＣ等の電子素子
を支持体に対してろう材を介して固着する方法に関し、
更（詳しくは、電子素子と支持体との間に介在するろう
材層の熱抵抗を減少させることができる電子素子の固着
方法に関するものである。
を支持体に対してろう材を介して固着する方法に関し、
更（詳しくは、電子素子と支持体との間に介在するろう
材層の熱抵抗を減少させることができる電子素子の固着
方法に関するものである。
〔従来の技術及び発明が解決しようとする課題〕電力用
牛導体装置の多くは、牛導体素子（牛導体チップ）が放
熱板を兼ねる支持板に手出を介して固着された構造とな
っている。牛導体素子の支持板への固着は、一般にリフ
ロー法と称される固着方法またはダイポンディング法と
称される固着方法で行わ九る。以下、この２つの固着方
法について簡単に説明する。リフロー法では、まず、支
持板の半導体素子を固着丁べき被固着部にペースト半田
（粘着性を有するクリーム状の半田〕を所定の厚みで供
給する。ペースト半田の供給はスクリーン団刷によって
行われることが多い。次に。
牛導体装置の多くは、牛導体素子（牛導体チップ）が放
熱板を兼ねる支持板に手出を介して固着された構造とな
っている。牛導体素子の支持板への固着は、一般にリフ
ロー法と称される固着方法またはダイポンディング法と
称される固着方法で行わ九る。以下、この２つの固着方
法について簡単に説明する。リフロー法では、まず、支
持板の半導体素子を固着丁べき被固着部にペースト半田
（粘着性を有するクリーム状の半田〕を所定の厚みで供
給する。ペースト半田の供給はスクリーン団刷によって
行われることが多い。次に。
このペースト半田の上に固着丁べき半導体素子を載置す
る。載置さ九た半導体素子は、ペースト半田の粘着力に
よって支持板に仮固着される。次に、この支持板を加熱
炉等で加熱して、支持板上のペースト半田を再溶融（リ
フロー）させる。す７０−後に半田を冷却すれば、半導
体素子は固化した半田を介して支持板に固着される。一
方、ダイボンディング法では、まず、支持板の破開着面
に固形化した板状の半田を供給する。支持板を半田の溶
融温度以上に加熱しておくことによって、支持仮に供給
された板状の半田は溶融する。次に、この半田を若干覚
拌してから、半田の上に半導体素子を載置するとともに
、荷重を加えながらこ丁ジつけるようにして支持板上で
複数回往復移動する。
る。載置さ九た半導体素子は、ペースト半田の粘着力に
よって支持板に仮固着される。次に、この支持板を加熱
炉等で加熱して、支持板上のペースト半田を再溶融（リ
フロー）させる。す７０−後に半田を冷却すれば、半導
体素子は固化した半田を介して支持板に固着される。一
方、ダイボンディング法では、まず、支持板の破開着面
に固形化した板状の半田を供給する。支持板を半田の溶
融温度以上に加熱しておくことによって、支持仮に供給
された板状の半田は溶融する。次に、この半田を若干覚
拌してから、半田の上に半導体素子を載置するとともに
、荷重を加えながらこ丁ジつけるようにして支持板上で
複数回往復移動する。
その後、支持板の温度を下げて半田を固化して半導体素
子を支持板に固着する。
子を支持板に固着する。
ところで、電力用半導体装置では、放熱性の向上が大き
な課題となっている。このため、半導体素子と支持板の
間に介在する半田層の熱抵抗は極力小さくする必要があ
る。上記のダイボンディング法によれば、半導体素子と
支持板の間に介在する半田層の厚みを比較的薄く形成で
きるし、半田層中に含まれる気泡も比較的少なく形成で
きる。
な課題となっている。このため、半導体素子と支持板の
間に介在する半田層の熱抵抗は極力小さくする必要があ
る。上記のダイボンディング法によれば、半導体素子と
支持板の間に介在する半田層の厚みを比較的薄く形成で
きるし、半田層中に含まれる気泡も比較的少なく形成で
きる。
したがって、半田層の熱抵抗が小さい放熱性の良好な半
導体装置を得ることができる。しか］７ながら、ダイボ
ンディング法では、半導体素子を個別に支持板にこ１゛
すつけなければならないたｙ）、生産性の点で問題がち
−った。−力、リフロー法を採用すると、生産性を向上
させることができる。しかしながら、リフロー法ではダ
イボンディング法のように半導体素子をこすりつけない
ため、半田層が比較的厚く、また半田層中の気泡も多い
。このため、放熱性が良好に得られなかった。そこで、
リフローのときに、半導体素子上におもりを載置して、
半田層を薄くする試みがなさｉ″した。しかしながら、
半田層を薄くしても、半田層に含まれる気泡を十分に少
なくてることができないため、満足な結果は得られなか
った。
導体装置を得ることができる。しか］７ながら、ダイボ
ンディング法では、半導体素子を個別に支持板にこ１゛
すつけなければならないたｙ）、生産性の点で問題がち
−った。−力、リフロー法を採用すると、生産性を向上
させることができる。しかしながら、リフロー法ではダ
イボンディング法のように半導体素子をこすりつけない
ため、半田層が比較的厚く、また半田層中の気泡も多い
。このため、放熱性が良好に得られなかった。そこで、
リフローのときに、半導体素子上におもりを載置して、
半田層を薄くする試みがなさｉ″した。しかしながら、
半田層を薄くしても、半田層に含まれる気泡を十分に少
なくてることができないため、満足な結果は得られなか
った。
そこで、本発明の目的は、電子素子と支持板の間に介在
するろう材層の熱抵抗を小さくすることができる電子素
子の固着方法を提供することにある。
するろう材層の熱抵抗を小さくすることができる電子素
子の固着方法を提供することにある。
上記目的を達成するための本発明は、支持体の所定箇所
にろう材を供給し、前記ろう材の上に電子素子を載置し
、前記ろう材を加熱して溶融することで前記電子素子を
前記支持体に対して前記ろう材を介して固着する方法に
おいて、前記ろう材の溶融期間内における第１の期間に
、前記電子素子に対して前記支持体に押し付ける方向の
押圧力を加えて前記電子素子と前記支持体の間に介在す
る前記ろう材の厚みを第１の層厚にする第１の工程と、
前記溶融期間内における前記第１の期間よフも後の全部
又は一部の期間である第２の期間に、前記押圧力を加え
ないか、前記押圧力を第１の工程よりも弱めるか、ある
いは前記押圧力とは反対の方向の引張りカを前記電子素
子に加え（前記電子素子と前記支持体の間に介在する前
記ろう材の厚みを前記第１の層厚よりも大きい第２の層
厚とする第２の工程と、前記第２の層厚の状態から前記
ろう材を固化させて前記電子素子を前記支持体に固着す
る第６の工程とを有することを特徴とする電子素子の固
着方法に係わるものである。
にろう材を供給し、前記ろう材の上に電子素子を載置し
、前記ろう材を加熱して溶融することで前記電子素子を
前記支持体に対して前記ろう材を介して固着する方法に
おいて、前記ろう材の溶融期間内における第１の期間に
、前記電子素子に対して前記支持体に押し付ける方向の
押圧力を加えて前記電子素子と前記支持体の間に介在す
る前記ろう材の厚みを第１の層厚にする第１の工程と、
前記溶融期間内における前記第１の期間よフも後の全部
又は一部の期間である第２の期間に、前記押圧力を加え
ないか、前記押圧力を第１の工程よりも弱めるか、ある
いは前記押圧力とは反対の方向の引張りカを前記電子素
子に加え（前記電子素子と前記支持体の間に介在する前
記ろう材の厚みを前記第１の層厚よりも大きい第２の層
厚とする第２の工程と、前記第２の層厚の状態から前記
ろう材を固化させて前記電子素子を前記支持体に固着す
る第６の工程とを有することを特徴とする電子素子の固
着方法に係わるものである。
本発明においＣは、電子素子を支持体に対してろう付け
する際に、第１の期間で電子素子に支持体に押し付ける
押圧力を加える。これにより、電子素子と支持体との間
に介在するろう材の層厚が小さくなり、そこに含まれる
気泡が減少する。また、第２の期間では前記の押圧力を
加えないか、それより弱めて加えるか、あるいは押圧力
と反対方向に向か５引張りカを電子素子に加えるので、
電子素子と支持体との間に介在するろう材の層厚が第１
の期間よりも増加し、結果として、電子素子と支持体と
の間に介在するろう材に含まれる気泡の面積比（電子素
子のろう接面に平行な断面においてろう材層中に含まれ
た気泡の割合）が減少する。これにより、電子素子と支
持体との間に介在するろう材の熱抵抗が減少する。
する際に、第１の期間で電子素子に支持体に押し付ける
押圧力を加える。これにより、電子素子と支持体との間
に介在するろう材の層厚が小さくなり、そこに含まれる
気泡が減少する。また、第２の期間では前記の押圧力を
加えないか、それより弱めて加えるか、あるいは押圧力
と反対方向に向か５引張りカを電子素子に加えるので、
電子素子と支持体との間に介在するろう材の層厚が第１
の期間よりも増加し、結果として、電子素子と支持体と
の間に介在するろう材に含まれる気泡の面積比（電子素
子のろう接面に平行な断面においてろう材層中に含まれ
た気泡の割合）が減少する。これにより、電子素子と支
持体との間に介在するろう材の熱抵抗が減少する。
［実施例〕
第１図〜第３図を参照して本発明の一実施例に係わる半
導体素子の固着方法を以下に説明する。
導体素子の固着方法を以下に説明する。
まず、第３図のようなリードフレーム１を用意する。リ
ードフレーム１は、図示のように複数個の支持体として
の半田付は可能な金属板〔ニッケル被覆銅板〕から成る
支持板２と、それに対応する外部リード３とを有する。
ードフレーム１は、図示のように複数個の支持体として
の半田付は可能な金属板〔ニッケル被覆銅板〕から成る
支持板２と、それに対応する外部リード３とを有する。
支持板２の一方の主面には午田流れ出し防止用溝２ａが
設けられ、この溝２ａに囲まれた領域が半導体素子の被
固着部４になっている。
設けられ、この溝２ａに囲まれた領域が半導体素子の被
固着部４になっている。
次に、第１図（４）に示すようにリードフレーム１の丁
べての支持板２の被固着部４に半田５を供給する。半田
５は、鉛と錫の合金半田であり、この段階では粘着性を
有するペースト状の半田（クリーム半田〕である。この
半田５は半田ぬれ性を向上さセるためのロジン系の７ラ
ツクスを含有している。なお、半田５の供給は従来例と
同様にスクリーン印刷法によって行い、ペースト状半田
を被固着部４Ｖｃ／Ｖｒ望な厚み（約２０μｍ）に印刷
する。
べての支持板２の被固着部４に半田５を供給する。半田
５は、鉛と錫の合金半田であり、この段階では粘着性を
有するペースト状の半田（クリーム半田〕である。この
半田５は半田ぬれ性を向上さセるためのロジン系の７ラ
ツクスを含有している。なお、半田５の供給は従来例と
同様にスクリーン印刷法によって行い、ペースト状半田
を被固着部４Ｖｃ／Ｖｒ望な厚み（約２０μｍ）に印刷
する。
このとき、半田５内には第１図（４）に示すように気泡
９が含まれている。
９が含まれている。
次に、第１図■に示すように、被固着部４に供給された
半田５の上に半導体素子６を半田５に対して若干押えつ
けるようにして載置（仮固着）する。このとき、半導体
素子６と支持板２の間に介在する平田５０層厚は約１７
μｍとなっている。
半田５の上に半導体素子６を半田５に対して若干押えつ
けるようにして載置（仮固着）する。このとき、半導体
素子６と支持板２の間に介在する平田５０層厚は約１７
μｍとなっている。
なお、図示は省略しているが、半導体素子６の下面、即
ち支持板２に固着される側の主面全体にはニッケル電極
が形成されている。また、上面には部分的にアルミ電極
が形成されている。
ち支持板２に固着される側の主面全体にはニッケル電極
が形成されている。また、上面には部分的にアルミ電極
が形成されている。
リードフレーム１の丁べての支持板２の被固着部４に半
導体素子６が仮固着された後に、リードフレーム１を加
熱する。本実施例では、リードフレーム１をヒーターブ
ロック上で移動させることによってリードフレーム１の
加熱を行う。リードフレーム１が加熱されることによっ
て、支持板２上に供給された半田５が溶融する。ここで
、リードフレーム１の温度は、ヒーターブロックに近づ
くにつれて上昇し、ヒーターブロック上を移動するにつ
れて最高温度に達し、ヒーターブロックから遠ざかると
ともに低下する。したがって、リードフレーム１の移動
により、半田５の温度は、第２図のように変化する。即
ち、１０時点を出発点としてリードフレーム１がヒータ
ーブロックの中央側に移動するにつれて半田５の温度は
上昇して、１、時点で半田溶融温度〔約１７９℃〕に達
し、やがて１３時点で最高温度（約２９０℃）に到達す
る。
導体素子６が仮固着された後に、リードフレーム１を加
熱する。本実施例では、リードフレーム１をヒーターブ
ロック上で移動させることによってリードフレーム１の
加熱を行う。リードフレーム１が加熱されることによっ
て、支持板２上に供給された半田５が溶融する。ここで
、リードフレーム１の温度は、ヒーターブロックに近づ
くにつれて上昇し、ヒーターブロック上を移動するにつ
れて最高温度に達し、ヒーターブロックから遠ざかると
ともに低下する。したがって、リードフレーム１の移動
により、半田５の温度は、第２図のように変化する。即
ち、１０時点を出発点としてリードフレーム１がヒータ
ーブロックの中央側に移動するにつれて半田５の温度は
上昇して、１、時点で半田溶融温度〔約１７９℃〕に達
し、やがて１３時点で最高温度（約２９０℃）に到達す
る。
ｔ３〜ｔ４の最高温度の期間（一定温度期間）は約２０
秒に設定されている。一定温度期間後、半田５の温度は
下降し、 ｔ７時点で溶融温度以下となって固化する。
秒に設定されている。一定温度期間後、半田５の温度は
下降し、 ｔ７時点で溶融温度以下となって固化する。
なお、半田５の最高温度は半田５に含有されたフラック
スの活性化温度（約２４０℃〕よジも十分に高い温度（
約２９０℃ンに設定されている。フラックスの活性化温
度よりも高い期間は１３時点よりも少し前のｔ２時点か
ら１４時点よジも少し後のｔ５時点までである。
スの活性化温度（約２４０℃〕よジも十分に高い温度（
約２９０℃ンに設定されている。フラックスの活性化温
度よりも高い期間は１３時点よりも少し前のｔ２時点か
ら１４時点よジも少し後のｔ５時点までである。
半田５か溶融温度を越えて溶融状態となると、半導体素
子６と支持板２との間に介在する半田５の層厚は半導体
素子乙の自重に基づく荷重によって減少すると思われる
が、実際にはこの程度の荷重によって半田５の層厚が減
少することはほとんどない。このため、半田５の温度が
溶融温度に達しても、半導体素子６と支持板２との間に
介在する半田５の層厚は第１図（８）に示す仮固着時と
大差のない厚さ（約１７μｍ）を維持する。
子６と支持板２との間に介在する半田５の層厚は半導体
素子乙の自重に基づく荷重によって減少すると思われる
が、実際にはこの程度の荷重によって半田５の層厚が減
少することはほとんどない。このため、半田５の温度が
溶融温度に達しても、半導体素子６と支持板２との間に
介在する半田５の層厚は第１図（８）に示す仮固着時と
大差のない厚さ（約１７μｍ）を維持する。
半田５の温度が上昇してフラックスの活性化温度を越え
ると、フラックスの活性化による分解によって生じるガ
スに基づく気泡が発生する。これにより、第１図（Ｑに
示すよ５にフラックスの活性化温度を越えると、半田５
内には第１図（４）の状態で含まれ工いた気泡に加えて
、フラックスの活性化により生じた気泡も生じて気泡９
が増加する。
ると、フラックスの活性化による分解によって生じるガ
スに基づく気泡が発生する。これにより、第１図（Ｑに
示すよ５にフラックスの活性化温度を越えると、半田５
内には第１図（４）の状態で含まれ工いた気泡に加えて
、フラックスの活性化により生じた気泡も生じて気泡９
が増加する。
第２図では、半田５の温度が溶融温度を越えて最高温度
に達して温度一定期間となった初期の期間（両生〕が第
１の期間とされ、この第１の期間の後の温度一定期間（
後半）が第２の期間とされている。本実施例では、上記
の第１の期間において、第１図■のように半導体素子６
を支持板２に対して半田５の厚みの方向に抑圧治具７に
よって抑圧する。この実施例では、駆動装置（移動装置
）８によって押圧治具７の上下の移動を行っている。
に達して温度一定期間となった初期の期間（両生〕が第
１の期間とされ、この第１の期間の後の温度一定期間（
後半）が第２の期間とされている。本実施例では、上記
の第１の期間において、第１図■のように半導体素子６
を支持板２に対して半田５の厚みの方向に抑圧治具７に
よって抑圧する。この実施例では、駆動装置（移動装置
）８によって押圧治具７の上下の移動を行っている。
第１の期間では、半田５が完全に溶融した状態にあるか
ら、半導体素子６と支持板２の間に介在する半田５は半
導体素子６を介して押圧されることによって、半導体素
子６の下面全体に広がり、その一部は半導体素子６の下
部から側方に押し出される。結果として、半導体素子６
と支持板２との間に介在する半田５の層厚を約８μｍ（
第１の層厚）に均一に肉薄化できる。このとき、半田５
内に含まれる気泡９の多くは、半田５とともに半導体素
子６の下部から側方に移動して雰囲気中に放出される。
ら、半導体素子６と支持板２の間に介在する半田５は半
導体素子６を介して押圧されることによって、半導体素
子６の下面全体に広がり、その一部は半導体素子６の下
部から側方に押し出される。結果として、半導体素子６
と支持板２との間に介在する半田５の層厚を約８μｍ（
第１の層厚）に均一に肉薄化できる。このとき、半田５
内に含まれる気泡９の多くは、半田５とともに半導体素
子６の下部から側方に移動して雰囲気中に放出される。
これによジ、牛導体素子乙の下方に位置する半田５に含
まれる気泡９が減少する。ＸＰ導体累子６を押圧して第
１図０の状態とすることによって、第１図（４）の状態
において面積比で約３．２％含まれ又いた気泡９を約２
．９％”まで減少できることが本願発明者等によって確
かめられている。
まれる気泡９が減少する。ＸＰ導体累子６を押圧して第
１図０の状態とすることによって、第１図（４）の状態
において面積比で約３．２％含まれ又いた気泡９を約２
．９％”まで減少できることが本願発明者等によって確
かめられている。
なお、面積比では１０％程度の減少であるが、体積比で
はもつと大きな減少率となっている。本実施例では、半
導体素子６を押圧する第１の期間を約１０秒間に設定し
ている。なお、第２図では半田５が最高温度に達したと
同時に半導体素子６を抑圧するように示されているが、
その時点は厳密には一致していない。また、本実施例で
は、リードフレーム１？ｉ′間欠的に移動して、押圧す
べき半導体素子６を押圧治具７の下方に順次停止さ・せ
て抑圧を行５゜ 次に、第１の期間の後に押圧治具７を上昇して押圧治具
７を半導体素子６の上面から離間する。
はもつと大きな減少率となっている。本実施例では、半
導体素子６を押圧する第１の期間を約１０秒間に設定し
ている。なお、第２図では半田５が最高温度に達したと
同時に半導体素子６を抑圧するように示されているが、
その時点は厳密には一致していない。また、本実施例で
は、リードフレーム１？ｉ′間欠的に移動して、押圧す
べき半導体素子６を押圧治具７の下方に順次停止さ・せ
て抑圧を行５゜ 次に、第１の期間の後に押圧治具７を上昇して押圧治具
７を半導体素子６の上面から離間する。
こｉＶｃより、第１の期間の後の温度一定期間、即ち第
２の期間では半導体素子６が押圧されず、半導体素子６
と支持板２の間に介在する半田５に加わる荷重は牛導体
素子乙の自重のみとなる。
２の期間では半導体素子６が押圧されず、半導体素子６
と支持板２の間に介在する半田５に加わる荷重は牛導体
素子乙の自重のみとなる。
第２の期間は半田５が最高温度ケ維持しており、十分に
溶融した状態となっているから、抑圧治具７による押圧
を解くことによって、半導体素子乙の側方に押し出され
た半田５の一部が半導体素子乙の下方に戻る。結果とし
て、第１図■に示すように、半導体素子６と支持板２０
間に介在する半田５０層厚は増加して約１３μｍ〔第２
の層厚〕となる。また、これによって、半導体素子６と
支持板２０間に介在する半田５に含まれる気泡９の面積
比が減少する。この理由り以下のように考えられる。即
ち、第１図０に模式的に示すように、半導体素子６を押
圧することによって、＃−導体素子−６，の下方に位置
する半田５に含まれる気泡９ｅま減少するか、それぞれ
の気泡の断面積は大きくなる。これを、第１図■のよう
に肉厚化することによって、気泡９に加わる押圧は減少
し、その断面積は小さくなる。周囲の半田５が半導体素
子６の下方に戻るため、半導体素子６の下方の半田５に
含まれる気泡７ｊＸ増加するよ５に思わするが、実際に
はわずかである。このことは、本願発明者等によって、
第１図０の状態では面積比において約６５含まれていた
気泡９が、第１図■の状態では約１％まで減少できるこ
とが確かめられている。ここで、気泡の面積比とは半導
体素子乙の下面に平行な千円５の層横断面のｉＭ積みこ
こにおける気泡９の面積との割合である。本実施例では
押圧治具７を半導体素子６の上面から離間するように移
動を開始してから、実際に半導体素子乙の上面から離間
するまでの時間は約０．４秒に設定されている。
溶融した状態となっているから、抑圧治具７による押圧
を解くことによって、半導体素子乙の側方に押し出され
た半田５の一部が半導体素子乙の下方に戻る。結果とし
て、第１図■に示すように、半導体素子６と支持板２０
間に介在する半田５０層厚は増加して約１３μｍ〔第２
の層厚〕となる。また、これによって、半導体素子６と
支持板２０間に介在する半田５に含まれる気泡９の面積
比が減少する。この理由り以下のように考えられる。即
ち、第１図０に模式的に示すように、半導体素子６を押
圧することによって、＃−導体素子−６，の下方に位置
する半田５に含まれる気泡９ｅま減少するか、それぞれ
の気泡の断面積は大きくなる。これを、第１図■のよう
に肉厚化することによって、気泡９に加わる押圧は減少
し、その断面積は小さくなる。周囲の半田５が半導体素
子６の下方に戻るため、半導体素子６の下方の半田５に
含まれる気泡７ｊＸ増加するよ５に思わするが、実際に
はわずかである。このことは、本願発明者等によって、
第１図０の状態では面積比において約６５含まれていた
気泡９が、第１図■の状態では約１％まで減少できるこ
とが確かめられている。ここで、気泡の面積比とは半導
体素子乙の下面に平行な千円５の層横断面のｉＭ積みこ
こにおける気泡９の面積との割合である。本実施例では
押圧治具７を半導体素子６の上面から離間するように移
動を開始してから、実際に半導体素子乙の上面から離間
するまでの時間は約０．４秒に設定されている。
この時間け、半田５の厚みを第１の層ノワから第２０層
厚に変化させろ時間であるから、気泡９の面積比を減少
する上で重要である。もちろん、上記の時間を０．４秒
よジも早くしても遅くシ、ても気泡９の面積比を減少す
ることはできるが、その効果は小さくなる。本願発明者
等によれば、上記の時間を０．２〜０．６秒に設定する
と良好な結果が得られることが確かめられている。
厚に変化させろ時間であるから、気泡９の面積比を減少
する上で重要である。もちろん、上記の時間を０．４秒
よジも早くしても遅くシ、ても気泡９の面積比を減少す
ることはできるが、その効果は小さくなる。本願発明者
等によれば、上記の時間を０．２〜０．６秒に設定する
と良好な結果が得られることが確かめられている。
その後、リードフレーム１がヒーターブロックから遠ざ
かるにつれて半田５の温度は低下し、やがて固化する。
かるにつれて半田５の温度は低下し、やがて固化する。
固化した後に半導体素子６と支持板２の間に介在する手
出５の層厚は第２の期間での層厚（第２の層厚ンと実質
的に変らず約１３μｍとなっている。
出５の層厚は第２の期間での層厚（第２の層厚ンと実質
的に変らず約１３μｍとなっている。
上述のよ５に１本実施例によれば、半導体素子６の下方
に位置する半田５に含まれる気泡が減少し、かつその面
積比を小さくできるから、半田層の熱抵抗を減少するこ
とができ、放熱性の良好な半導体装置を提供できる。牛
導体装子６の下方の半田５に含まれる気泡を減少するだ
けであれば、第１図■のよ５に第１０層厚のままで良い
が、この状態では上述のよ５に気泡の面積比が十分に減
少せず、熱抵抗を十分に小さくすることは困難である。
に位置する半田５に含まれる気泡が減少し、かつその面
積比を小さくできるから、半田層の熱抵抗を減少するこ
とができ、放熱性の良好な半導体装置を提供できる。牛
導体装子６の下方の半田５に含まれる気泡を減少するだ
けであれば、第１図■のよ５に第１０層厚のままで良い
が、この状態では上述のよ５に気泡の面積比が十分に減
少せず、熱抵抗を十分に小さくすることは困難である。
なお、最終的な製品では第１図０の状態よりも半導体素
子６の下方の半田５の厚さが大きくなるが、熱抵抗を増
大する主たる要因は半田層に含まれる気泡である。した
がって、半田層を単に肉薄化する従来の方法よりも１本
実施例の方が熱抵抗を減少する効果は大きい。
子６の下方の半田５の厚さが大きくなるが、熱抵抗を増
大する主たる要因は半田層に含まれる気泡である。した
がって、半田層を単に肉薄化する従来の方法よりも１本
実施例の方が熱抵抗を減少する効果は大きい。
以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものでなく、例えば、次の変形が可能なも
のである。
に限定されるものでなく、例えば、次の変形が可能なも
のである。
（１１押圧するための第１の期間を半田５の溶融期間中
のどこに設定しても本発明の効果はそれなりに得られる
。しかしながら、気泡は早ＥＩ５内に含まれるフラック
スの活性化によって多く発生するから、フラックスの活
性化温度を越えた時点ｔ２から所定時間（好ましくは５
秒以上）経過した後に第１の期間を設定するのが良い。
のどこに設定しても本発明の効果はそれなりに得られる
。しかしながら、気泡は早ＥＩ５内に含まれるフラック
スの活性化によって多く発生するから、フラックスの活
性化温度を越えた時点ｔ２から所定時間（好ましくは５
秒以上）経過した後に第１の期間を設定するのが良い。
（２） 半田５が溶融した期間であれば、半導体素子
６の下方に半田５が戻るので、第２の期間を半田５の溶
融期間中に設定すれば本発明の効果は七九なρに得られ
る。しかしながら、温度が下降する期間は少なくとも最
高温度期間よりも半田５の溶融状態が低下するから、こ
の期間に第２の期間を設けても利点はない。
６の下方に半田５が戻るので、第２の期間を半田５の溶
融期間中に設定すれば本発明の効果は七九なρに得られ
る。しかしながら、温度が下降する期間は少なくとも最
高温度期間よりも半田５の溶融状態が低下するから、こ
の期間に第２の期間を設けても利点はない。
（３）第２の期間において、抑圧を解除するのみでなく
、半導体素子６を支持板２から離間させる方向に引張っ
てもよい。即ち、半導体素子６を支持板２から遠ざかる
方向に相対的に移動してもよい。これによジ、半導体素
子６と支持板２の間隔が大になり、＃！−田６の層厚も
大になる。
、半導体素子６を支持板２から離間させる方向に引張っ
てもよい。即ち、半導体素子６を支持板２から遠ざかる
方向に相対的に移動してもよい。これによジ、半導体素
子６と支持板２の間隔が大になり、＃！−田６の層厚も
大になる。
（４） 半田５の溶融期間中に半導体素子６を押圧す
る第１の期間と、半導体素子６を相対的に弱く押圧する
か、押圧しないか、もしくは引張る第２の期間とを複数
回繰り返してもよい。
る第１の期間と、半導体素子６を相対的に弱く押圧する
か、押圧しないか、もしくは引張る第２の期間とを複数
回繰り返してもよい。
ｆ５Ｊ 支持体は導体層を有する回路基板であっても
よい。
よい。
（６） フラックスの活性化温度を越えてから第１の
期間に達するまでの期間はフラックスの活性化によって
発生した気泡が蒸発し一’Ｐ丁いように、半導体素子６
の下方の半田５の層厚を１５μｍ以上にしておくのが良
い。
期間に達するまでの期間はフラックスの活性化によって
発生した気泡が蒸発し一’Ｐ丁いように、半導体素子６
の下方の半田５の層厚を１５μｍ以上にしておくのが良
い。
以上のように、本発明によれば電子素子と支持体との間
に介在するろう材の熱抵抗を小さくすることができる。
に介在するろう材の熱抵抗を小さくすることができる。
第１図囚〜■は本発明の１実施例に係わる半導体素子の
固着方法を工程順に示す断面図、第２図は半田の温度変
化と第１及び第２の期間との関係を示す図、 第３図はリードフレームを示す平面図である。 ２・・支持板、５・・・半田、６・・・半導体素子、９
・・気泡０ 代 理 人 高 野 則 次腎吃ｇ当慨
固着方法を工程順に示す断面図、第２図は半田の温度変
化と第１及び第２の期間との関係を示す図、 第３図はリードフレームを示す平面図である。 ２・・支持板、５・・・半田、６・・・半導体素子、９
・・気泡０ 代 理 人 高 野 則 次腎吃ｇ当慨
Claims (1)
- 【特許請求の範囲】 支持体の所定箇所にろう材を供給し、前記ろう材の上に
電子素子を載置し、前記ろう材を加熱して溶融すること
で前記電子素子を前記支持体に対して前記ろう材を介し
て固着する方法において、前記ろう材の溶融期間内にお
ける第１の期間に、前記電子素子に対して前記支持体に
押し付ける方向の押圧力を加えて前記電子素子と前記支
持体の間に介在する前記ろう材の厚みを第１の層厚にす
る第１の工程と、 前記溶融期間内における前記第１の期間よりも後の全部
又は一部の期間である第２の期間に、前記押圧力を加え
ないか、前記押圧力を第１の工程よりも弱めるか、ある
いは前記押圧力とは反対の方向の引張り力を前記電子素
子に加えて前記電子素子と前記支持体の間に介在する前
記ろう材の厚みを前記第１の層厚よりも大きい第２の層
厚とする第２の工程と、 前記第２の層厚の状態から前記ろう材を固化させて前記
電子素子を前記支持体に固着する第３の工程と を有することを特徴とする電子素子の固着方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065671A JPH0758719B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
| US07/377,906 US4927069A (en) | 1988-07-15 | 1989-07-10 | Soldering method capable of providing a joint of reduced thermal resistance |
| KR1019890010016A KR920005801B1 (ko) | 1988-07-15 | 1989-07-14 | 전자소자의 고착방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065671A JPH0758719B2 (ja) | 1989-03-17 | 1989-03-17 | 電子素子の固着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02244731A true JPH02244731A (ja) | 1990-09-28 |
| JPH0758719B2 JPH0758719B2 (ja) | 1995-06-21 |
Family
ID=13293695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065671A Expired - Fee Related JPH0758719B2 (ja) | 1988-07-15 | 1989-03-17 | 電子素子の固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758719B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701708A (zh) * | 2015-03-28 | 2015-06-10 | 哈尔滨工业大学（威海） | 一种石墨-铜复合结构换向器低温钎焊方法 |
| JP2017510991A (ja) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法 |
| CN109623071A (zh) * | 2017-10-06 | 2019-04-16 | 肖特股份有限公司 | 具有钎焊接地插脚的基体及其制造方法和用途 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131647A (ja) * | 1974-04-05 | 1975-10-17 | ||
| JPS5393780A (en) * | 1977-01-27 | 1978-08-17 | Nec Home Electronics Ltd | Production of semiconductor device |
-
1989
- 1989-03-17 JP JP1065671A patent/JPH0758719B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131647A (ja) * | 1974-04-05 | 1975-10-17 | ||
| JPS5393780A (en) * | 1977-01-27 | 1978-08-17 | Nec Home Electronics Ltd | Production of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510991A (ja) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法 |
| CN104701708A (zh) * | 2015-03-28 | 2015-06-10 | 哈尔滨工业大学（威海） | 一种石墨-铜复合结构换向器低温钎焊方法 |
| CN109623071A (zh) * | 2017-10-06 | 2019-04-16 | 肖特股份有限公司 | 具有钎焊接地插脚的基体及其制造方法和用途 |
| US11205610B2 (en) | 2017-10-06 | 2021-12-21 | Schott Ag | Base body with soldered-on ground pin, method for its production and uses thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758719B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5794577B2 (ja) | ヒータチップ及び接合装置及び接合方法並びに導体細線と端子の接続構造 | |
| US7506795B2 (en) | Method and apparatus for thermally coupling a heat dissipation device to a microelectronic device | |
| WO2016021491A1 (ja) | パワーモジュール用基板の製造方法 | |
| US7009116B2 (en) | Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components | |
| KR920005801B1 (ko) | 전자소자의 고착방법 | |
| JP3505950B2 (ja) | 放熱板接合用基板 | |
| JPH02244731A (ja) | 電子素子の固着方法 | |
| JP2002329804A (ja) | 半導体装置 | |
| JP2748870B2 (ja) | 基板接続方法 | |
| JPH02244732A (ja) | 電子素子の固着方法 | |
| JPH0451034Y2 (ja) | ||
| JPH0226038A (ja) | 電子素子の固着方法 | |
| JPH05152485A (ja) | 半導体装置およびその製造方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JP4023388B2 (ja) | 半導体装置の製造方法 | |
| JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JP2000100836A (ja) | 半導体チップの実装方法 | |
| JPH06350241A (ja) | 半田付方法及び半田付装置 | |
| JP2830408B2 (ja) | 電子部品のボンディング方法 | |
| JPH05326574A (ja) | 半導体素子のダイボンディング方法 | |
| JP2823010B1 (ja) | バンプ付き電子部品の実装方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JPS6094754A (ja) | リ−ドフレ−ムの溶接方法 | |
| JPH0513061U (ja) | 電力半導体装置 | |
| JPH11289146A (ja) | 複合配線材及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |