JP2017510991A - 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法 - Google Patents

半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法 Download PDF

Info

Publication number
JP2017510991A
JP2017510991A JP2016558343A JP2016558343A JP2017510991A JP 2017510991 A JP2017510991 A JP 2017510991A JP 2016558343 A JP2016558343 A JP 2016558343A JP 2016558343 A JP2016558343 A JP 2016558343A JP 2017510991 A JP2017510991 A JP 2017510991A
Authority
JP
Japan
Prior art keywords
support
clip
solder resist
cavity
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016558343A
Other languages
English (en)
Inventor
ハインリック アンドレアス
ハインリック アンドレアス
ディッツェル ラインハルト
ディッツェル ラインハルト
クライン アンドレアス
クライン アンドレアス
Original Assignee
ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー
ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー, ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー filed Critical ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー
Publication of JP2017510991A publication Critical patent/JP2017510991A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connection Of Plates (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本発明は、半導体素子への接続のための少なくとも１つの機能表面（１０）を備えている少なくとも１つの半導体素子のための支持体および／またはクリップに関する。本発明は、少なくとも１つの側壁（１３）、特に直線状の側壁（１３）と、前記側壁（１３）に隣接しており、前記機能表面（１０）を少なくとも一方側において境界付けている境界縁（１４）とを備える少なくとも１つのはんだレジスト空洞（１２）をさらに特徴とする。前記境界縁（１４）は、はんだを保持するために前記機能表面（１０）を過ぎて突出する突出部（１５）を形成しており、および／または、前記側壁（１３）は、前記境界縁（１４）にはんだを保持するためのアンダーカット（１６）を形成している。

Description

本発明は、少なくとも１つの半導体素子のための支持体および／またはクリップであって、半導体素子への接続のための少なくとも１つの機能表面を備えている支持体および／またはクリップに関する。上述の形式の支持体は、例えば米国特許第６，５７７，０１２号Ｂ１明細書から知られている。
支持体は、リードフレームとも称されるが、半導体部品または他の電子部品を製造するためのフレームの形態をしたはんだ付け可能な金属製のシステム支持体である。支持体は、半導体素子への接触および接続のために設けられた１つ以上の機能表面を有する。半導体素子は、はんだ付けによって機能表面において支持体へと接続される。半導体素子は、ボンドワイヤまたは１つ以上のクリップのいずれかによって支持体の接続部へと接続される。クリップ技術は、ＭＯＳＦＥＴと併せたパワーエレクトロニクスにおける使用にとくに適する。
半導体素子の支持体またはリードフレームへの接続に関して、冒頭で述べた文献、すなわち米国特許第６，５７７，０１２号Ｂ１明細書が、半導体素子と支持体との間に複数のはんだ点を設けることを提案している。液状のはんだが支持体と半導体素子との間を制御されない様相で流れることを防止するために、はんだによって濡らされることができる領域が、リードフレーム上に設けられる。濡らされることができる領域は、はんだをはんだのために意図された場所に引き止める非濡れ領域によって境界付けられる。非濡れ領域は、レーザを用いた処理により、当該領域における支持体の表面を酸化させることで、はんだによる濡れ性を低減することによって生み出される。あるいは、濡らすことができない領域および隣接する未処理の領域が、支持体上の多層の積層体から露出される。例えば、個々に露出される非濡れ領域が、中間層から形成される。
このようにして生成されるリードフレームは、特に表面が単にレーザを使用して酸化させられる場合においては、制御されない様相でのはんだの流れに対して充分な防護を提供していない。また、非濡れ層の選択的な露出という第２の選択肢は、複雑である。
本発明の１つの目的は、いずれの場合も、容易に製造することができ、機能表面の領域におけるはんだの良好な保持機能を提供する少なくとも１つの半導体素子のための支持体またはクリップを特定することにある。本発明のさらなる目的は、半導体部品ならびに支持体またはクリップの製造方法を特定することにある。
上記目的は、請求項１の主題に係る支持体および／またはクリップに鑑み、請求項１２の主題による半導体部品に鑑み、さらには請求項１３の主題による方法に鑑みて、本発明により達成される。
本発明は、半導体素子への接続のための少なくとも１つの機能表面を備えている少なくとも１つの半導体素子のための支持体および／またはクリップを特定するという考え方にもとづく。したがって、本発明の技術的範囲において、半導体素子への接続のための少なくとも１つの機能表面を備えている支持体が開示および請求され、それとは別に、半導体素子への接続のための少なくとも１つの機能表面を備えているクリップが開示および請求される。加えて、支持体およびクリップを備える構成であって、支持体およびクリップの各々が半導体素子への接続のための機能表面を有している構成が開示および請求される。
いずれの場合も、支持体またはクリップは、少なくとも１つの側壁、特に直線状の側壁を備える少なくとも１つのはんだレジスト空洞を有する。側壁には、機能表面を少なくとも一方側において境界付けている境界縁が隣接している。
保持の機能のために、支持体またはクリップの以下の２つの特徴が開示され、それぞれが個別に、はんだを所定の場所に引き止めるという求められる効果を達成すると考えられる。また、両方の特徴を互いに組み合わせることも可能である。
境界縁は、はんだを引き止めるために機能表面を過ぎて突出する突出部を形成する。突出部は、はんだが制御されない様相で流れることを防止する機械的な障壁を形成する。突出部は、例えばエンボス加工、型押し加工またはフライス加工などの形成方法によって簡単に製造できるという利点を有する。加えて、突出部の保持効果が、はんだの組成に影響されず、したがってはんだの表面張力に影響されない。
突出部に代えて、または突出部に加えて、側壁は、境界縁にはんだを引き止めるためのアンダーカットを形成する。アンダーカットの形成が、はんだレジスト空洞へのはんだの流入を効果的に防止することが明らかになっている。アンダーカットの境界縁に突出部をさらに形成することで、制御されないはんだの流れに対する防護が、さらに向上する。
境界縁の領域におけるはんだレジスト空洞の上述の実施形態は、支持体ないしリードフレームおよびクリップの両方に関連して開示および請求される。
好ましい実施形態において、はんだレジスト空洞の深さは、支持体の厚さまたはクリップの厚さの１０％〜８０％、特に３０％〜５０％である。はんだレジスト空洞の深さは、とりわけ０．０３ｍｍ〜３ｍｍ、特に０．１ｍｍ〜０．５ｍｍであってよい。支持体の材料またはクリップの材料が厚いほど、はんだレジスト空洞の割合の値は小さくなる。はんだレジスト空洞が深いほど、突出部を備える境界縁の形成および／または側壁のアンダーカットとしての形成にもかかわらず、はんだレジスト障壁を乗り越えるはんだのリザーバとしてより効果的に機能することができる。このようにして、液状のはんだの望ましくない広がりに対する第２の防護手段が生み出される。
はんだレジスト空洞の幅は、０．０５ｍｍ〜２ｍｍ、特に０．３ｍｍ〜１．２ｍｍであってよい。ここでもやはり、幅が大きいほど、第２の防護障壁として役立つより大きな体積がもたらされる。
突出部の高さは、支持体の厚さまたはクリップの厚さの５％〜８０％、特に支持体の厚さまたはクリップの厚さの１０％〜３０％であってよい。突出部が高いほど、機能表面の領域においてこの目的のために、はんだを意図される場所に引き止める防護が、より効果的である。
はんだレジスト空洞は、台形の断面を有することができ、台形の断面の長い方の底辺が開口を形成する。これは、はんだレジスト空洞が材料の中へと先細りであることを意味する。または、はんだレジスト空洞は、くさび形の断面を有することができる。くさび形の断面も、支持体またはクリップの上面へと開いている。はんだレジスト空洞の上述の断面は、エンボス加工法によって容易に製造することができる。規定の断面と併せて、ビードの形態の突出部が、エンボス加工法によって、エンボス加工の際に押し退けられる材料によって境界縁に形成される。ビードの高さおよび形状を、エンボス加工のエンボス深さおよび幅に応じ、断面に依存して決定することができる。
他の断面形状でもビードの形成をもたらすことが可能である。
さらなる好ましい実施形態においては、複数のはんだレジスト空洞、特に２〜１０個のはんだレジスト空洞が、機能表面の同じ側に平行に並べて配置され、境界縁は、１番目のはんだレジスト空洞に形成され、機能表面に直接に接する。１番目の境界縁の下流のはんだレジスト空洞がさらなる境界縁を形成し、はんだがそれらのさらなる境界縁の各々を乗り越えなければ機能表面の領域を越えて流れ出すことができないがゆえに、はんだレジスト空洞を複数配置することにより、望ましくないはんだの流れに対する防護が向上する。
機能表面が支持体の縁に配置される場合、機能表面の、前記縁とは反対の側に位置する単一のはんだレジスト空洞で充分であり得る。保持機能が支持体またはクリップの異なるいくつかの方向に働くように、いくつかのはんだレジスト空洞を、機能表面の異なるいくつかの側、特に反対側に、配置することもできる。
とくに好ましい実施形態においては、支持体またはクリップに垂直な基準面とアンダーカットの側壁との間の鋭角が、５°〜４５°、特に１０°〜３０°である。これらの角度範囲において、はんだレジスト空洞の保持機能の改善が達成されることが、明らかになっている。
アンダーカットの側壁の境界縁は、ビードのない鋭い縁を形成することができる。鋭い縁は、表面張力の効果、したがってはんだレジスト空洞の保持機能を向上させる。
または、アンダーカットの側壁の境界縁は、突出部を形成することができる。この場合、はんだが、突出部によって機械的に引き止められる。
とくに好ましい実施形態において、はんだレジスト空洞は、エンボス加工または型押し加工される。突出部の１つの可能性として境界縁に形成されたビードを備えるはんだレジスト空洞を、容易に、したがって経済的に製造することができる。さらに、はんだレジスト空洞を、レーザ切断またはフライス加工することができる。
請求項１に記載の支持体および／またはクリップと、支持体またはクリップの機能表面上に配置され、支持体および／またはクリップに接続された少なくとも１つの半導体素子と、を備える半導体部品も、開示および請求される。半導体素子の縁は、はんだレジスト空洞の境界縁に隣接して位置する。または、半導体素子の縁を、はんだレジスト空洞から離間して配置することができる。これは、半導体素子の縁が、はんだレジスト空洞の境界縁よりも突き出さないことを意味する。半導体素子は、はんだレジスト空洞に重なることがない。したがって、はんだが境界縁を介して半導体素子の下面に沿って移動することがなく、不都合にはんだレジスト空洞へと流入することが不可能であることが、確実なやり方で保証される。
少なくとも１つの半導体素子のための支持体および／またはクリップを製造するための方法において、支持体および／またはクリップが、特に型押し加工によって構造付けられ、半導体素子への接続のための機能表面が形成される。
ここで、機能表面の少なくとも一方側に位置する境界縁を備える少なくとも１つのはんだレジスト空洞が、ポンチを使用して支持体またはクリップにエンボス加工または型押し加工される。エンボス加工または型押し加工の際に、ポンチは、支持体の材料またはクリップの材料から境界縁に突出部を形成する。ビードの形態の突出部が、形成プロセスの際の境界縁の領域における材料の変位によって形成される。
ここで、本発明の技術的範囲において、境界縁に位置する突出部またはビードが維持され、製造プロセスにおいて除去されず、例えばエッチングによって取り除かれたり、または削り落とされたりしないことが必要である。
これに代えて、またはこれに加えて、側壁を備える少なくとも１つのはんだレジスト空洞が、レーザビームを使用して機能表面の少なくとも一方側に切断され、またはポンチを使用して支持体またはクリップにエンボス加工または型押し加工される。レーザビームの切断角度またはポンチの突入角度は、側壁がアンダーカットを形成するようなやり方で設定される。この方法が適切に実行される場合、鋭い縁のアンダーカットを、レーザビームおよびポンチの両方によって生み出すことができ、このアンダーカットが、はんだの表面張力によって保持機能を改善する。エンボス加工による鋭い縁のアンダーカットは、はんだレジスト空洞の斜めの側壁から支持体またはクリップの上面への移行部が鋭い縁となるように、押さえ手段が境界縁の領域において支持体またはクリップに当接してビードの形成を阻止することで生み出される。また、所望であれば、丸みを帯びた移行部を有するアンダーカットを生み出すことも可能である。
これに代えて、またはこれに加えて、はんだレジスト空洞を、支持体および／またはクリップにフライス加工することも可能である。
ポンチを用いたはんだレジスト空洞のエンボス加工、型押し加工またはフライス加工の後に、境界縁に突出部を形成するために、形成用空洞が、好ましくは境界縁に隣接して支持体またはクリップにエンボス加工または型押し加工される。形成用空洞は、境界縁および境界縁から延びているはんだレジスト空洞の側壁を変位させてアンダーカットを形成する。または、形成用空洞が設けられる前に、垂直なはんだレジスト空洞（すなわち、アンダーカットを有さない）を、レーザによって支持体および／またはクリップに切断することができる。
はんだレジスト空洞を形成する前記方法は、例えば独国特許第１０ ２０１１ ０１０ ９８４号Ｂ４明細書による支持体またはクリップの製造のための型押し加工法との併用にきわめて好適である。型押し加工法の場合、積層体が少なくとも２つのフィルムから製造され、少なくとも第１のフィルムが構造付けられ、次いで少なくとも第２のフィルムと積層される。この方法の核心は、少なくとも第２のフィルムが、単一の加工工程において少なくとも１つの工具を使用して型押し加工されると同時に、構造付けられた第１のフィルムと積層され、フィルムは少なくとも間欠的に前記少なくとも１つの工具へと運ばれる点にある。
積層に加えて、または積層に代えて、支持体またはクリップの表面を、はんだレジスト空洞を生み出すためにエンボス加工、型押し加工またはフライス加工することができる。
したがって、支持体の型押し加工そのもの、および支持体の表面の修正の両方が、両方の工程、すなわち支持体の型押し加工および支持体の表面のエンボス加工を実行することができる同じ工具を使用して実行される。同じことが、クリップにも当てはまる。
本発明を、添付の概略図を参照しつつ、さらなる詳細とともに例示的な実施形態にもとづいて以下でさらに詳しく説明する。
台形のはんだレジスト空洞を備える本発明の例示的な実施形態に係る支持体の平面図を示している。 図１ａに示される支持体の側面図を示している。 くさび形のはんだレジスト空洞を備える本発明の例示的な実施形態に係る支持体の平面図を示している。 図２ａに示される支持体の側面図を示している。 はんだレジスト空洞の境界縁における突出部の詳細図を示している。 複数のはんだレジスト空洞が設けられた、図２ａに示される支持体の変形例を示している。 図４ａに示される支持体の側面図を示している。 はんだレジスト空洞のアンダーカットを製造する工程１を示している。 はんだレジスト空洞のアンダーカットを製造する工程２を示している。 はんだレジスト空洞のアンダーカットを製造する別の方法を示している。
図１ａおよび１ｂは、半導体素子に接続されるように意図された機能表面１０（図１ａおよび１ｂにおける右側）を有している支持体、すなわち半導体素子のためのリードフレームを示している。機能表面は、はんだ付けによって半導体素子に接続される。半導体素子の表面は、機能表面１０と同じサイズであるか、あるいはわずかに小さい。したがって、半導体素子が、機能表面１０を過ぎてはんだレジスト空洞１２の領域へと突出することが防止される。はんだレジスト空洞１２は、機能表面１０を境界付け、液状のはんだの望ましくない流れに対する効果的な障壁を形成する。
この目的のため、はんだレジスト空洞１２は、直線状の側壁１３を有し、とりわけ各々が傾けられた２つの直線状の側壁１３を有する。はんだレジスト空洞の断面は、台形であり、台形のはんだレジスト空洞１２の長い方の底辺が、はんだレジスト空洞１２の開口を形成している。換言すると、はんだレジスト空洞１２は、テーパ状である。図１ａおよび１ｂにおける右側の側壁１３から機能表面１０への移行は、側壁１３に隣接して機能表面１０の一方側を境界付けている境界縁１４によって形成される。
空洞の目的は、主として、空洞の製造時に、はんだにとって障壁として機能するように境界縁１４を形成することにある。これは、空洞がはんだにとって第２の障壁として機能し、はんだで部分的に満たされてよいという事実を、排除するものではない。しかしながら、はんだが境界縁１４を乗り越えるという状況は、回避されるべきである。
くさび形の断面を有しているはんだレジスト空洞１２の一変形例が、図２ａおよび２ｂに示されている。この断面も、図２ｂに明確に見て取ることができるとおり、空洞１２の底の地点へとテーパ状である２つの斜めの側壁を有している。同時に、図２ｂにおいて右側に示されている側壁１３の境界縁１４が、機能表面１０の一方側を境界付けている。
境界縁１４の保持機能は、突出部によって達成され、具体的に、はんだレジスト空洞１２のエンボス加工によって境界縁１４に隆起したビード１５によって達成される。図３に明確に見て取ることができるとおり、ビード１５、あるいは一般的には突出部１５は、機能表面１０を過ぎて突出しており、したがって機能表面１０の領域にはんだを効果的に引き止める障壁を形成する。障壁またはビード１５の高さは、形成プロセスによって決定される。エンボス加工の際に押し退けられる材料が多いほど、ビード１５または突出部は高くなる。ビード１５は、例示的な実施形態１および２において取り除かれず、むしろ最終的な支持体またはリードフレームの重要な特徴である。
図１ａ、１ｂ、および図２ａ、２ｂに示されるすべての特徴は、半導体素子のためのクリップとの関連においても開示および請求される。
クリップは、ボンディングワイヤと同様に、半導体素子を適切な態様で電気的に接続するように機能する。半導体素子およびクリップは、支持体の場合と同様に、はんだ付けによって接続される。したがって、支持体に関連して開示および説明されたはんだレジストは、クリップとの関連においても開示および説明される。
図２ａ、２ｂに示されるはんだレジスト空洞の変形例が、図４ａおよび４ｂに示されている。図２ａからの相違点は、図２ａにおいては、機能領域１０を境界付けるただ１つのはんだレジスト空洞１２が設けられている一方で、図４ａおよび４ｂにおいては、いくつかのくさび形のはんだレジスト空洞１２が機能領域１０と同じ面に設けられ、鋸歯状の態様で互いに隣接している点にある。したがって、はんだの望ましくない流れに対する防護が、さらに向上する。
はんだレジスト空洞１２のさらなる可能性が、図５ａおよび５ｂに示されている。ここでは、アンダーカット１６が、支持体またはクリップに形成されている。アンダーカットは、垂直面に対する突出が上縁、すなわち、境界縁１４において下縁、具体的には、空洞１２の底への移行に位置する縁よりも大きい深さの輪郭を意味するものと理解される。換言すると、境界縁１４おける斜めの側壁１３が、後方へと突出し、境界縁１４の直下のはんだレジスト空洞１２の領域を陰にしている。したがって、機能表面１０から機能表面１０に隣接する斜めの側壁１３への鋭い縁による移行を、図６の例に示されるとおりに形成することができる。
あるいは、図５ａおよび５ｂに示される方法の各工程によって可能にされるように、ビードを、アンダーカット１６の境界縁１４に形成することができる。この目的のため、台形の断面（図１ａおよび１ｂも参照）を有するはんだレジスト空洞１６が、図５ａに示される第１の工程において支持体に刻まれる。そのようにする際に、図３に示されるビードが、機能表面１０に向かって境界縁１４に形成される。図５ｂに示される第２の工程において、形成用空洞１７が、境界縁１４に近接して支持体に作られる。形成用空洞１７は、形成用空洞とはんだレジスト空洞１２の境界縁１４との間の材料を変位させる。これにより、境界縁１４が、境界縁１４に隣接する斜めの側壁も含めて移動し、前記側壁がはんだレジスト空洞１６の中へと内側に押される。当初は外側へと傾いていた側壁１３（図５ａを参照）が、形成用空洞１７の押しの作用によって後退させられ、図５ｂに見て取ることができるとおりはんだレジスト空洞１２へと内側に傾けられる。このようにして、上述したアンダーカットが形成される。
アンダーカットを生み出すための別の可能性が、図６に示されている。支持体の表面に対して或る角度で当該支持体に突入する斜めのポンチ１８が、この目的のために使用される。鋭いポンチ１８が、支持体またはクリップの材料に所望のはんだレジスト空洞１２を刻み、ポンチの先端の領域にアンダーカット１６を形成する。この例示的な実施形態においては、きわめて鋭い境界縁１４が形成される。これは、境界縁１４の領域における材料の隆起を防止する押さえ手段１９に隣接する。
上述の方法は、支持体を製造するための型押し加工法と容易かつ迅速に組み合わせることができるという利点を有する。この目的のため、型押し加工のために用意された工具を、２工程の方法において、最初に支持体を型押し、次いで次の工程においてはんだレジストまたははんだレジスト空洞を形成するために表面に所望のエンボス構造を形成するように、改造することができる。
１０ 機能表面
１２ はんだレジスト空洞
１３ 側壁
１４ 境界縁
１５ 突出部／ビード
１６ アンダーカット
１７ 形成用空洞
１８ ポンチ
１９ 押さえ手段

Claims (14)

  1. 半導体素子への接続のための少なくとも１つの機能表面（１０）を備えている少なくとも１つの半導体素子のための支持体および／またはクリップであって、
    少なくとも１つのはんだレジスト空洞（１２）が、少なくとも１つの側壁（１３）、特に直線状の側壁（１３）と、前記側壁（１３）に隣接しており、前記機能表面（１０）を少なくとも一方側において境界付けている境界縁（１４）とを備えており、
    前記境界縁（１４）は、はんだを引き止めるために前記機能表面（１０）を過ぎて突出する突出部（１５）を形成しており、かつ／または
    前記側壁（１３）は、前記境界縁（１４）にはんだを引き止めるためのアンダーカット（１６）を形成している、
    ことを特徴とする支持体および／またはクリップ。
  2. 前記はんだレジスト空洞（１２）の深さは、前記支持体の厚さまたは前記クリップの厚さの１０％〜８０％、特に３０％〜５０％であることを特徴とする請求項１に記載の支持体および／またはクリップ。
  3. 前記はんだレジスト空洞（１２）の幅は、０．０５ｍｍ〜２ｍｍ、特に０．３ｍｍ〜１．２ｍｍであることを特徴とする請求項１または請求項２に記載の支持体および／またはクリップ。
  4. 前記突出部（１５）の高さは、前記支持体の厚さまたは前記クリップの厚さの５％〜８０％、特に前記支持体の厚さまたは前記クリップの厚さの１０％〜３０％であることを特徴とする請求項１〜３のいずれか一項に記載の支持体および／またはクリップ。
  5. 前記はんだレジスト空洞（１２）は、長い方の底辺を開口とする台形の断面を有するか、またはくさび形の断面を有することを特徴とする請求項１〜４のいずれか一項に記載の支持体および／またはクリップ。
  6. 複数のはんだレジスト空洞（１２）、特に２〜１０個のはんだレジスト空洞（１２）が、前記機能表面（１０）の同じ側に平行に並べて配置され、前記境界縁（１４）は、前記機能表面（１０）に直接に接する１番目のはんだレジスト空洞（１２）に形成されていることを特徴とする請求項１〜５のいずれか一項に記載の支持体および／またはクリップ。
  7. 少なくとも１つのはんだレジスト空洞（１２）が、前記機能表面（１０）の異なる側、特に反対側に形成されていることを特徴とする請求項１〜６のいずれか一項に記載の支持体および／またはクリップ。
  8. 前記支持体またはクリップに垂直な基準面と前記アンダーカット（１６）の前記側壁（１３）との間の鋭角が、５°〜４５°、特に１０°〜３０°であることを特徴とする請求項１〜７のいずれか一項に記載の支持体および／またはクリップ。
  9. 前記アンダーカット（１６）の前記側壁（１３）の前記境界縁（１４）は、ビードのない鋭い縁を形成していることを特徴とする請求項１〜８のいずれか一項に記載の支持体および／またはクリップ。
  10. 前記アンダーカット（１６）の前記側壁（１３）の前記境界縁（１４）は、突出部（１５）を形成していることを特徴とする請求項１〜８のいずれか一項に記載の支持体および／またはクリップ。
  11. 前記はんだレジスト空洞（１２）は、エンボス加工され、型押し加工され、レーザ切断され、またはフライス加工されていることを特徴とする請求項１〜１０のいずれか一項に記載の支持体および／またはクリップ。
  12. 請求項１に記載の支持体および／またはクリップと、前記機能表面（１０）上に配置され、前記支持体および／またはクリップに接続された少なくとも１つの半導体素子と、を備えており、
    前記半導体素子の縁は、前記はんだレジスト空洞（１２）の前記境界縁（１４）に隣接して位置し、または前記半導体素子の縁は、前記はんだレジスト空洞（１２）から離間して配置されている、半導体部品。
  13. 少なくとも１つの半導体素子のための支持体および／またはクリップを製造するための方法であって、前記支持体および／またはクリップが、特に型押し加工によって構造付けられ、前記半導体素子への接続のための機能表面（１０）が形成される方法であって、
    前記機能表面（１０）の少なくとも一方側に位置する境界縁（１４）を備える少なくとも１つのはんだレジスト空洞（１２）が、ポンチを使用して前記支持体および／またはクリップにエンボス加工または型押し加工され、前記ポンチは、エンボス加工または型押し加工の際に、支持体の材料またはクリップの材料から前記境界縁（１４）に突出部（１５）を形成し、かつ／または
    前記機能表面（１０）の少なくとも一方側に位置する側壁（１３）を備える少なくとも１つのはんだレジスト空洞（１２）が、レーザビームによって切断され、またはポンチを使用して前記支持体またはクリップにエンボス加工または型押し加工され、前記レーザビームの切断角度または前記ポンチの突入角度が、前記側壁（１３）がアンダーカット（１６）を形成するようなやり方で設定され、かつ／または
    少なくとも１つのはんだレジスト空洞（１２）が、前記支持体および／またはクリップにフライス加工される、方法。
  14. 前記ポンチを使用する前記はんだレジスト空洞（１２）のエンボス加工、型押し加工またはフライス加工の後で、前記境界縁（１４）に突出部（１５）を形成するために、形成用空洞が、前記境界縁（１４）に隣接して前記支持体またはクリップにエンボス加工または型押し加工され、前記境界縁（１４）、および前記境界縁（１４）から延びている前記はんだレジスト空洞（１２）の側壁（１３）を変位させて前記アンダーカット（１６）を形成する、ことを特徴とする請求項１３に記載の方法。
JP2016558343A 2014-03-26 2015-03-26 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法 Pending JP2017510991A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102014104267.0 2014-03-26
DE102014104267 2014-03-26
DE102014104819.9 2014-04-04
DE102014104819.9A DE102014104819A1 (de) 2014-03-26 2014-04-04 Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
PCT/EP2015/056599 WO2015144835A1 (de) 2014-03-26 2015-03-26 Träger und/oder clip für halbleiterelemente, halbleiterbauelement und verfahren zur herstellung

Publications (1)

Publication Number Publication Date
JP2017510991A true JP2017510991A (ja) 2017-04-13

Family

ID=54066591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016558343A Pending JP2017510991A (ja) 2014-03-26 2015-03-26 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法

Country Status (7)

Country Link
US (1) US20170110390A1 (ja)
EP (1) EP3123502A1 (ja)
JP (1) JP2017510991A (ja)
KR (1) KR20160136405A (ja)
CN (1) CN106104784A (ja)
DE (1) DE102014104819A1 (ja)
WO (1) WO2015144835A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10307851B2 (en) 2016-12-14 2019-06-04 Raytheon Company Techniques for providing stop-offs for brazing materials or other materials on structures being joined
WO2019110096A1 (en) * 2017-12-06 2019-06-13 Osram Opto Semiconductors Gmbh Lead frame, method for manufacturing a lead frame and semiconductor device with a lead frame
JP6619119B1 (ja) * 2018-03-01 2019-12-11 新電元工業株式会社 半導体装置
JP6812535B2 (ja) * 2018-03-02 2021-01-13 新電元工業株式会社 リード端子及び樹脂封止型半導体装置
CN109362179A (zh) * 2018-10-17 2019-02-19 欣强电子（清远）有限公司 一种新型冲模方法
CN109663998A (zh) * 2018-11-29 2019-04-23 贵州振华风光半导体有限公司 一种功率半导体芯片钎焊溢料控制方法
CN112038240A (zh) * 2020-09-08 2020-12-04 西安微电子技术研究所 一种镀镍覆铜基板及其阻焊方法
CN116342849B (zh) * 2023-05-26 2023-09-08 南京铖联激光科技有限公司 在三维网格上生成牙模倒凹区域的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244731A (ja) * 1989-03-17 1990-09-28 Sanken Electric Co Ltd 電子素子の固着方法
JPH03266459A (ja) * 1990-03-16 1991-11-27 Toshiba Corp リードフレームおよび半導体装置
JPH05235228A (ja) * 1991-02-28 1993-09-10 Sanken Electric Co Ltd 電子部品の製造方法
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法
JP2011076921A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 電子部品のリードの製造方法及び電子部品のリードの製造装置
JP2013149866A (ja) * 2012-01-20 2013-08-01 Nichia Chem Ind Ltd 発光装置用パッケージ成形体及びそれを用いた発光装置
JP2013165125A (ja) * 2012-02-09 2013-08-22 Panasonic Corp 半導体パッケージ、および半導体パッケージの製造方法
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
JPH10294554A (ja) * 1997-04-16 1998-11-04 Japan Aviation Electron Ind Ltd 表面実装用配線基板
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
DE10034006A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung
WO2002017391A2 (en) * 2000-08-18 2002-02-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and a support plate, and a semiconductor device obtained by means of said method
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6577012B1 (en) 2001-08-13 2003-06-10 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
US7126164B2 (en) * 2003-09-26 2006-10-24 Flipchip International Llc Wafer-level moat structures
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
JP4345590B2 (ja) * 2004-06-30 2009-10-14 三菱マテリアル株式会社 構造体と、パワーモジュール基板と、その基板を用いたパワーモジュール、及び、それらの製造方法
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
JP5267987B2 (ja) * 2006-11-06 2013-08-21 日本電気株式会社 半導体装置およびその製造方法
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
JP5264677B2 (ja) * 2009-10-26 2013-08-14 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
US8455304B2 (en) * 2010-07-30 2013-06-04 Atmel Corporation Routable array metal integrated circuit package fabricated using partial etching process
TWI419290B (zh) * 2010-10-29 2013-12-11 Advanced Semiconductor Eng 四方扁平無引腳封裝及其製作方法
DE102011010317B4 (de) * 2011-02-03 2012-08-16 Benteler Automobiltechnik Gmbh Bauelement mit Lotstoppvertiefung
DE102011010984B4 (de) 2011-02-10 2012-12-27 Heraeus Materials Technology Gmbh & Co. Kg Verfahren zum partiellen Laminieren von flexiblen Substraten
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244731A (ja) * 1989-03-17 1990-09-28 Sanken Electric Co Ltd 電子素子の固着方法
JPH03266459A (ja) * 1990-03-16 1991-11-27 Toshiba Corp リードフレームおよび半導体装置
JPH05235228A (ja) * 1991-02-28 1993-09-10 Sanken Electric Co Ltd 電子部品の製造方法
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置
JP2006303216A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法
JP2011076921A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 電子部品のリードの製造方法及び電子部品のリードの製造装置
JP2013149866A (ja) * 2012-01-20 2013-08-01 Nichia Chem Ind Ltd 発光装置用パッケージ成形体及びそれを用いた発光装置
JP2013165125A (ja) * 2012-02-09 2013-08-22 Panasonic Corp 半導体パッケージ、および半導体パッケージの製造方法

Also Published As

Publication number Publication date
KR20160136405A (ko) 2016-11-29
WO2015144835A1 (de) 2015-10-01
CN106104784A (zh) 2016-11-09
EP3123502A1 (de) 2017-02-01
DE102014104819A1 (de) 2015-10-01
US20170110390A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
JP2017510991A (ja) 半導体素子のための支持体および／またはクリップ、半導体部品、ならびに製造方法
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6078948B2 (ja) 発光装置用パッケージ成形体及びそれを用いた発光装置
JP6468085B2 (ja) 基板、および、その製造方法
JP6163836B2 (ja) 半導体装置
CN211265444U (zh) 形成有阴刻图案的半导体封装用夹具、引线框、基板及包括其的半导体封装件
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP5516696B2 (ja) 基板
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016039321A (ja) リードフレーム、樹脂成型体、表面実装型電子部品、表面実装型発光装置、及びリードフレーム製造方法
CN102420149B (zh) 树脂密封型半导体装置的制造方法、树脂密封型半导体装置及该半导体装置用的引线框架
JP2011077216A (ja) 半導体パッケージ及びその製造方法
CN110651535A (zh) 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板
JP6536992B2 (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP6112071B2 (ja) 半導体装置の製造方法
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP6513465B2 (ja) リード接合構造
JP2017109383A (ja) 複合成形部材、複合成形部材の製造方法、および電子部品
JP2007067205A (ja) モールド型電子部品
JP5556278B2 (ja) 絶縁放熱基板およびその製造方法
US20240087994A1 (en) Lead frame and semiconductor device
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2008290105A (ja) 焼結鑞付け接合における接合部からの鑞材溢れ防止部を設けた焼結部品
JP2017024060A (ja) 金属と非金属材料との接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190122