JPH09232690A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09232690A JPH09232690A JP6733996A JP6733996A JPH09232690A JP H09232690 A JPH09232690 A JP H09232690A JP 6733996 A JP6733996 A JP 6733996A JP 6733996 A JP6733996 A JP 6733996A JP H09232690 A JPH09232690 A JP H09232690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- silicon substrate
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 低コストでかつ信頼性の高いマウント構造を
有する半導体装置を提供する。 【解決手段】 半導体素子５と、前記半導体素子５を一
方の側に載置したサブマウント基板１と、前記サブマウ
ント基板の他方の側に設けられた放熱体６とからなり、
前記半導体素子５とサブマウント基板１との間に厚さ
０．０３μｍ以上のクロム層３を設けるようにした。
有する半導体装置を提供する。 【解決手段】 半導体素子５と、前記半導体素子５を一
方の側に載置したサブマウント基板１と、前記サブマウ
ント基板の他方の側に設けられた放熱体６とからなり、
前記半導体素子５とサブマウント基板１との間に厚さ
０．０３μｍ以上のクロム層３を設けるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係わ
り、特に半導体素子をサブマウント基板上にマウントす
る構造よりなる半導体装置に関するものである。
り、特に半導体素子をサブマウント基板上にマウントす
る構造よりなる半導体装置に関するものである。
【０００２】
【従来の技術】半導体レ−ザ素子が室温で連続発振する
のを長期間継続させ、その超寿命を保持するためには半
導体レ−ザ素子の活性層から発生する熱を効率よく放熱
して動作温度を下げることが必要である。そこで、素子
をヒ−トシンク（放熱体）に半田付けすることにより、
この熱を逃すようにしているが、そのとき素子の活性層
に近い側の端面をヒ−トシンクに接合するアップサイド
ダウン方式が一般に採用されている。ところが、半導体
レ−ザ素子とヒ−トシンクは熱膨張係数が大きく異なる
ため、これらを直接接合すると、半田の溶融後の凝固過
程で半導体レ−ザ素子の活性層に生ずる内部応力により
ダ−クラインと呼ばれる転移層が発生して素子の発振し
きい値電流が上昇し、発振不可能となってしまう。
のを長期間継続させ、その超寿命を保持するためには半
導体レ−ザ素子の活性層から発生する熱を効率よく放熱
して動作温度を下げることが必要である。そこで、素子
をヒ−トシンク（放熱体）に半田付けすることにより、
この熱を逃すようにしているが、そのとき素子の活性層
に近い側の端面をヒ−トシンクに接合するアップサイド
ダウン方式が一般に採用されている。ところが、半導体
レ−ザ素子とヒ−トシンクは熱膨張係数が大きく異なる
ため、これらを直接接合すると、半田の溶融後の凝固過
程で半導体レ−ザ素子の活性層に生ずる内部応力により
ダ−クラインと呼ばれる転移層が発生して素子の発振し
きい値電流が上昇し、発振不可能となってしまう。
【０００３】そのためヒ−トシンクと半導体レ−ザ素子
との間に半導体レ−ザ素子のＧａＡｓ基板と熱膨張係数
のほぼ等しいシリコンやモリブデンなどをヒ−トシンク
の一部として介在させたサブマウント基板の上に、錫な
どの半田を用いて半導体レ−ザ素子を接合する方法が通
常とられている。
との間に半導体レ−ザ素子のＧａＡｓ基板と熱膨張係数
のほぼ等しいシリコンやモリブデンなどをヒ−トシンク
の一部として介在させたサブマウント基板の上に、錫な
どの半田を用いて半導体レ−ザ素子を接合する方法が通
常とられている。
【０００４】図２は第１の従来例の半導体素子のマウン
ト構造を示す断面図である。半導体レ−ザ素子５をマウ
ントするためのシリコン基板（サブマウント基板）１の
片面の鏡面研磨面１ａ上にはチタン層８、白金層９、金
層１０をスパッタ法などで順次積層形成後、錫半田層４
を蒸着法またはメッキ法により形成する。更に、錫半田
層４上に半導体レ−ザ素子５を載せ、所定の温度に加熱
し、錫半田層４を溶融凝固させ、シリコン基板１上に半
導体レ−ザ素子５を接合する。なお、シリコン基板１の
非鏡面研磨面１ｂ上には錫半田層４を蒸着法またはメッ
キ法により形成し、シリコン基板１の非鏡面研磨面１ｂ
側をヒ−トシンク（放熱体）６上に接合する。錫半田層
４の錫が溶融凝固する間に金錫合金を形成し、表面が平
坦のまま半導体レ−ザ素子５が接合されるので、活性層
５ａにはほとんど溶融半田の影響がなくなる。しかし、
このためには、白金層９、金層１０といった非常に高価
な金属を用いなければならずコストが大幅にアップする
問題があった。そこで、白金層８や金層１０の代わりに
アルミニウム層２を用いる方法がとられた。
ト構造を示す断面図である。半導体レ−ザ素子５をマウ
ントするためのシリコン基板（サブマウント基板）１の
片面の鏡面研磨面１ａ上にはチタン層８、白金層９、金
層１０をスパッタ法などで順次積層形成後、錫半田層４
を蒸着法またはメッキ法により形成する。更に、錫半田
層４上に半導体レ−ザ素子５を載せ、所定の温度に加熱
し、錫半田層４を溶融凝固させ、シリコン基板１上に半
導体レ−ザ素子５を接合する。なお、シリコン基板１の
非鏡面研磨面１ｂ上には錫半田層４を蒸着法またはメッ
キ法により形成し、シリコン基板１の非鏡面研磨面１ｂ
側をヒ−トシンク（放熱体）６上に接合する。錫半田層
４の錫が溶融凝固する間に金錫合金を形成し、表面が平
坦のまま半導体レ−ザ素子５が接合されるので、活性層
５ａにはほとんど溶融半田の影響がなくなる。しかし、
このためには、白金層９、金層１０といった非常に高価
な金属を用いなければならずコストが大幅にアップする
問題があった。そこで、白金層８や金層１０の代わりに
アルミニウム層２を用いる方法がとられた。
【０００５】図３は第２の従来例の半導体素子のマウン
ト構造を示す断面図である。半導体レ−ザ素子５をマウ
ントするためのシリコン基板１の片面の鏡面研磨面１ａ
上にはアルミニウム層２をスパッタ法などで積層形成
し、いったん空気中に取り出した後、錫半田層４を蒸着
法またはメッキ法により形成する。更に、錫半田層４上
に半導体レ−ザ素子５を載せ、所定の温度に加熱し、錫
半田層４を溶融凝固させ、シリコン基板１上に半導体レ
−ザ素子５を接合する。なお、シリコン基板１の非鏡面
研磨面１ｂ上にはＡｇペ−スト等からなる樹脂７を形成
し、シリコン基板１の非鏡面研磨面１ｂ側をヒ−トシン
ク６上に接合する。
ト構造を示す断面図である。半導体レ−ザ素子５をマウ
ントするためのシリコン基板１の片面の鏡面研磨面１ａ
上にはアルミニウム層２をスパッタ法などで積層形成
し、いったん空気中に取り出した後、錫半田層４を蒸着
法またはメッキ法により形成する。更に、錫半田層４上
に半導体レ−ザ素子５を載せ、所定の温度に加熱し、錫
半田層４を溶融凝固させ、シリコン基板１上に半導体レ
−ザ素子５を接合する。なお、シリコン基板１の非鏡面
研磨面１ｂ上にはＡｇペ−スト等からなる樹脂７を形成
し、シリコン基板１の非鏡面研磨面１ｂ側をヒ−トシン
ク６上に接合する。
【０００６】
【発明が解決しようとする課題】しかしながら、アルミ
ニウムは空気中で酸化されやすく、形成したアルミニウ
ム層２をいったん空気中に露出させた後、錫半田層を形
成させるようにしているため、錫半田層４は酸化膜を有
したアルミニウム層２表面に形成することになり、アル
ミニウム層２と錫半田層４との密着性が著しく低下す
る。さらに、アルミニウム層２上に生じた酸化膜は電位
障壁となるため半導体レ−ザ素子５の素子抵抗を増大さ
せるため、発熱が大きくなって素子寿命を低下させたり
導通不良を引き起こしたりする等の問題を生じていた。
ニウムは空気中で酸化されやすく、形成したアルミニウ
ム層２をいったん空気中に露出させた後、錫半田層を形
成させるようにしているため、錫半田層４は酸化膜を有
したアルミニウム層２表面に形成することになり、アル
ミニウム層２と錫半田層４との密着性が著しく低下す
る。さらに、アルミニウム層２上に生じた酸化膜は電位
障壁となるため半導体レ−ザ素子５の素子抵抗を増大さ
せるため、発熱が大きくなって素子寿命を低下させたり
導通不良を引き起こしたりする等の問題を生じていた。
【０００７】そこで、本発明は上記の点に着目してなさ
れたものであり、低コストでかつ信頼性の高いマウント
構造を有する半導体装置を提供することを目的とするも
のである。
れたものであり、低コストでかつ信頼性の高いマウント
構造を有する半導体装置を提供することを目的とするも
のである。
【０００８】
【課題を解決するための手段】本発明になる半導体装置
は、半導体素子５と、前記半導体素子５を一方の側に載
置したサブマウント基板１と、前記サブマウント基板１
の他方の側に設けられた放熱体６とを備え、前記半導体
素子５と、前記サブマウント基板１との間に厚さ０．０
３μｍ以上のクロム層またはチタン層を設けたことを特
徴とする。
は、半導体素子５と、前記半導体素子５を一方の側に載
置したサブマウント基板１と、前記サブマウント基板１
の他方の側に設けられた放熱体６とを備え、前記半導体
素子５と、前記サブマウント基板１との間に厚さ０．０
３μｍ以上のクロム層またはチタン層を設けたことを特
徴とする。
【０００９】半導体素子と前記半導体素子を載置した前
記サブマウント基板との間にクロムやチタンの還元性の
高い金属を介在させるため、サブマウント基板上に形成
された酸化膜の影響を除去できるので、前記半導体素子
と前記サブマウント基板との接着性を大幅に向上できる
とともに、酸化膜の影響によって生じる電位障壁を取り
除くことができる。
記サブマウント基板との間にクロムやチタンの還元性の
高い金属を介在させるため、サブマウント基板上に形成
された酸化膜の影響を除去できるので、前記半導体素子
と前記サブマウント基板との接着性を大幅に向上できる
とともに、酸化膜の影響によって生じる電位障壁を取り
除くことができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施例を説明する。図１は、本発明の半導体素子のマウ
ント構造を示す断面図である。前述した構成と同一構成
部分は同一符号を付し、その説明を省略する。１はシリ
コン基板、２はアルミニウム層、３はクロム層である。
本発明は図３において、アルミニウム層２と錫半田層４
との間にクロム層３を介在させたものに等しい。
実施例を説明する。図１は、本発明の半導体素子のマウ
ント構造を示す断面図である。前述した構成と同一構成
部分は同一符号を付し、その説明を省略する。１はシリ
コン基板、２はアルミニウム層、３はクロム層である。
本発明は図３において、アルミニウム層２と錫半田層４
との間にクロム層３を介在させたものに等しい。
【００１１】０．５μｍ厚のアルミニウム層２は真空蒸
着法あるいはスパッタ法で厚さ２５０μｍのｎ型シリコ
ン基板１の鏡面研磨面１ａ上に形成され、いったん空気
中に取り出した後、フォトリソグラフィ法及びエッチン
グ法を用い、パタ−ニングして、５００μｍ×５００μ
ｍ領域部分を残し、それ以外を除去してある。更に、
０．０５μｍ厚のクロム層３及び０．５μｍ厚の錫半田
層４は真空蒸着法で順次アルミニウム層２上に積層さ
れ、２５０μｍ×２５０μｍの大きさを有する半導体レ
−ザ素子５はパタ−ニングされたアルミニウム層２上に
容易に載置できるように３００μｍ×３００μｍ領域部
分を残し、それ以外を除去してある。次に、半導体レ−
ザ素子５を前記錫半田層４の上に載せ、荷重をかけなが
ら所定の温度に加熱し、錫半田層４を溶融凝固させ、シ
リコン基板１の鏡面研磨面１ａ上に半導体レ−ザ５を接
合する。最後に、シリコン基板１の非鏡面研磨面１ｂを
Ａｇペ−スト等からなる樹脂７を介してニッケル−金メ
ッキした銅製のヒ−トシンク６上に接合する。
着法あるいはスパッタ法で厚さ２５０μｍのｎ型シリコ
ン基板１の鏡面研磨面１ａ上に形成され、いったん空気
中に取り出した後、フォトリソグラフィ法及びエッチン
グ法を用い、パタ−ニングして、５００μｍ×５００μ
ｍ領域部分を残し、それ以外を除去してある。更に、
０．０５μｍ厚のクロム層３及び０．５μｍ厚の錫半田
層４は真空蒸着法で順次アルミニウム層２上に積層さ
れ、２５０μｍ×２５０μｍの大きさを有する半導体レ
−ザ素子５はパタ−ニングされたアルミニウム層２上に
容易に載置できるように３００μｍ×３００μｍ領域部
分を残し、それ以外を除去してある。次に、半導体レ−
ザ素子５を前記錫半田層４の上に載せ、荷重をかけなが
ら所定の温度に加熱し、錫半田層４を溶融凝固させ、シ
リコン基板１の鏡面研磨面１ａ上に半導体レ−ザ５を接
合する。最後に、シリコン基板１の非鏡面研磨面１ｂを
Ａｇペ−スト等からなる樹脂７を介してニッケル−金メ
ッキした銅製のヒ−トシンク６上に接合する。
【００１２】以上のように錫半田層が溶融凝固する間に
錫−クロム−アルミニウム合金を形成し、表面が平坦の
まま半導体レ−ザ素子５が接合されるのでその活性層５
ａの位置する領域には錫半田層の影響はほとんどなくな
る。アルミニウムは酸化されやすいため、いったん空気
中に取り出してアルミニウム層２のパタ−ニングを行っ
ているので、アルミニウム層２の表面には酸化膜が生じ
やすい状態となっている。クロム層３は酸化膜を還元除
去する作用があるので、アルミニウム酸化膜上に形成さ
れたクロム層３は、アルミニウム酸化膜と反応して、ク
ロム層３中に取り込むためクロム層とアルミニウム層と
の接合は酸化膜のないアルミニウム層２−クロム層３の
接着強度の強い接合ができる。なお、クロム層３の厚さ
を０．０３μｍ以下にすると均一なクロム層３の形成が
困難となりアルミニウム層２表面の酸化膜を部分的にし
か還元除去できなくなるため接着強度の低下や素子抵抗
の増大等の問題が生じる。このため、クロム層３の厚さ
は０．０３μｍ以上にする必要がある。
錫−クロム−アルミニウム合金を形成し、表面が平坦の
まま半導体レ−ザ素子５が接合されるのでその活性層５
ａの位置する領域には錫半田層の影響はほとんどなくな
る。アルミニウムは酸化されやすいため、いったん空気
中に取り出してアルミニウム層２のパタ−ニングを行っ
ているので、アルミニウム層２の表面には酸化膜が生じ
やすい状態となっている。クロム層３は酸化膜を還元除
去する作用があるので、アルミニウム酸化膜上に形成さ
れたクロム層３は、アルミニウム酸化膜と反応して、ク
ロム層３中に取り込むためクロム層とアルミニウム層と
の接合は酸化膜のないアルミニウム層２−クロム層３の
接着強度の強い接合ができる。なお、クロム層３の厚さ
を０．０３μｍ以下にすると均一なクロム層３の形成が
困難となりアルミニウム層２表面の酸化膜を部分的にし
か還元除去できなくなるため接着強度の低下や素子抵抗
の増大等の問題が生じる。このため、クロム層３の厚さ
は０．０３μｍ以上にする必要がある。
【００１３】本実施例では還元作用のある層としては、
クロムを用いたが、チタンでも同様の効果が得られる。
また、半田材料としては、錫半田の代わりにインジウム
半田あるいは鉛−錫半田等を用いてもかまわない。な
お、本実施例では半導体レ−ザ素子の例を用いて説明し
たが、発光ダイオ−ド、ＦＥＴ（電界効果トランジス
タ）等の半導体素子に対しても本発明を適用できること
はいうまでもない。
クロムを用いたが、チタンでも同様の効果が得られる。
また、半田材料としては、錫半田の代わりにインジウム
半田あるいは鉛−錫半田等を用いてもかまわない。な
お、本実施例では半導体レ−ザ素子の例を用いて説明し
たが、発光ダイオ−ド、ＦＥＴ（電界効果トランジス
タ）等の半導体素子に対しても本発明を適用できること
はいうまでもない。
【００１４】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体素子とサブマウント基板との間に還
元作用のあるクロムまたはチタンを挟むことによって、
サブマウント基板上の酸化膜を除去できるので、前記半
導体素子と前記サブマウント基板との接着強度を増すこ
とができる。また、酸化膜の影響による素子抵抗の増大
に伴う発熱、導通不良といった電気的特性を改善するこ
とができ、半導体素子の信頼性を向上させることができ
る。
置によれば、半導体素子とサブマウント基板との間に還
元作用のあるクロムまたはチタンを挟むことによって、
サブマウント基板上の酸化膜を除去できるので、前記半
導体素子と前記サブマウント基板との接着強度を増すこ
とができる。また、酸化膜の影響による素子抵抗の増大
に伴う発熱、導通不良といった電気的特性を改善するこ
とができ、半導体素子の信頼性を向上させることができ
る。
【図１】本発明の半導体素子のマウント構造を示す断面
図である。
図である。
【図２】第１の従来例の半導体素子のマウント構造を示
す断面図である。
す断面図である。
【図３】第２の従来例の半導体素子のマウント構造を示
す断面図である。
す断面図である。
１…シリコン基板（サブマウント基板） ２…アルミニウム層 ３…クロム層 ４…錫半田層 ５…半導体レ−ザ素子 ６…ヒ−トシンク（放熱体） ７…樹脂
Claims (1)
- 【請求項１】半導体素子と、 前記半導体素子を一方の側に載置したサブマウント基板
と、 前記サブマウント基板の他方の側に設けられた放熱体と
を備え、 前記半導体素子と前記サブマウント基板との間に厚さ
０．０３μｍ以上のクロム層またはチタン層を設けたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6733996A JPH09232690A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6733996A JPH09232690A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232690A true JPH09232690A (ja) | 1997-09-05 |
Family
ID=13342174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6733996A Pending JPH09232690A (ja) | 1996-02-27 | 1996-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232690A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949727A2 (en) * | 1998-04-08 | 1999-10-13 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
| JP2002057401A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 半導体レーザおよび半導体装置 |
| KR100446714B1 (ko) * | 1999-12-01 | 2004-09-01 | 샤프 가부시키가이샤 | 반도체 레이저 장치, 그의 제조방법 및 반도체 레이저장치를 사용한 광 픽업 |
| US6800948B1 (en) * | 2002-07-19 | 2004-10-05 | Asat Ltd. | Ball grid array package |
| JP2006040987A (ja) * | 2004-07-23 | 2006-02-09 | Nichia Chem Ind Ltd | 半導体レーザパッケージ |
| US7372151B1 (en) | 2003-09-12 | 2008-05-13 | Asat Ltd. | Ball grid array package and process for manufacturing same |
| US7371610B1 (en) | 2002-07-19 | 2008-05-13 | Asat Ltd. | Process for fabricating an integrated circuit package with reduced mold warping |
| JP2012080053A (ja) * | 2010-09-30 | 2012-04-19 | Arima Lasers Corp | 伝導冷却パッケージレーザー及びそのパッケージ方法 |
| US8610262B1 (en) | 2005-02-18 | 2013-12-17 | Utac Hong Kong Limited | Ball grid array package with improved thermal characteristics |
-
1996
- 1996-02-27 JP JP6733996A patent/JPH09232690A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0949727A2 (en) * | 1998-04-08 | 1999-10-13 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
| EP0949727A3 (en) * | 1998-04-08 | 2002-09-25 | Fuji Photo Film Co., Ltd. | Heat sink and method of manufacturing heat sink |
| KR100446714B1 (ko) * | 1999-12-01 | 2004-09-01 | 샤프 가부시키가이샤 | 반도체 레이저 장치, 그의 제조방법 및 반도체 레이저장치를 사용한 광 픽업 |
| JP2002057401A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 半導体レーザおよび半導体装置 |
| US6800948B1 (en) * | 2002-07-19 | 2004-10-05 | Asat Ltd. | Ball grid array package |
| US7371610B1 (en) | 2002-07-19 | 2008-05-13 | Asat Ltd. | Process for fabricating an integrated circuit package with reduced mold warping |
| US7372151B1 (en) | 2003-09-12 | 2008-05-13 | Asat Ltd. | Ball grid array package and process for manufacturing same |
| JP2006040987A (ja) * | 2004-07-23 | 2006-02-09 | Nichia Chem Ind Ltd | 半導体レーザパッケージ |
| JP4635501B2 (ja) * | 2004-07-23 | 2011-02-23 | パナソニック株式会社 | 半導体レーザパッケージ |
| US8610262B1 (en) | 2005-02-18 | 2013-12-17 | Utac Hong Kong Limited | Ball grid array package with improved thermal characteristics |
| JP2012080053A (ja) * | 2010-09-30 | 2012-04-19 | Arima Lasers Corp | 伝導冷却パッケージレーザー及びそのパッケージ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006080408A1 (ja) | 発光素子及び発光素子の製造方法 | |
| GB2304995A (en) | Mounting semiconductor lasers on heat sinks | |
| KR20010013085A (ko) | 발광 소자의 제조 방법 | |
| JP2757805B2 (ja) | 半導体装置 | |
| US5247203A (en) | Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material | |
| JPH09232690A (ja) | 半導体装置 | |
| JPH11220218A (ja) | 半導体発光装置、その製造方法およびマウント部材 | |
| JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
| JP2003347650A (ja) | 半導体発光装置 | |
| JPH05190973A (ja) | 半導体レーザ用サブマウント | |
| JPH0750813B2 (ja) | 半導体レーザ素子用サブマウント | |
| JP5031136B2 (ja) | 半導体レーザ装置 | |
| JP3912130B2 (ja) | サブマウント | |
| JPH02504572A (ja) | 装置取付け方法 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JPH11145562A (ja) | 半導体レーザ装置 | |
| JP3377553B2 (ja) | 半導体レーザ装置 | |
| JP3269251B2 (ja) | 積層型半導体装置の製造方法 | |
| JPH04186688A (ja) | 半導体レーザ装置 | |
| JPH06350202A (ja) | 半導体発光装置 | |
| JP2874819B2 (ja) | 半導体装置 | |
| JPH06188516A (ja) | 光半導体装置およびその製造方法 | |
| JPS59159583A (ja) | 半導体発光装置 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPH02128486A (ja) | 半導体レーザ素子放熱体のサブマウントの接合層 |