JPH0439956A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0439956A JPH0439956A JP2147761A JP14776190A JPH0439956A JP H0439956 A JPH0439956 A JP H0439956A JP 2147761 A JP2147761 A JP 2147761A JP 14776190 A JP14776190 A JP 14776190A JP H0439956 A JPH0439956 A JP H0439956A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- heat sink
- amorphous
- metal film
- sink material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 343
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 108
- 229910052751 metal Inorganic materials 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 24
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000003825 pressing Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000007774 longterm Effects 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000002023 wood Substances 0.000 description 8
- 238000005566 electron beam evaporation Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000579646 Penaeus vannamei Penaeidin-1 Proteins 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3738—Semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/0014—Measuring characteristics or properties thereof
- H01S5/0021—Degradation or life time measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
- H01S5/02484—Sapphire or diamond heat spreaders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
- Die Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に半導体素子にかか
る応力を緩和し、熱抵抗を低減して半導体素子の長寿命
化を実現できる半導体装置及びその製造方法に関するも
のである。
る応力を緩和し、熱抵抗を低減して半導体素子の長寿命
化を実現できる半導体装置及びその製造方法に関するも
のである。
第１４図は、例えば「三菱電機技報」（Ｖｏｌ、６０゜
Ｎｏ、１２． ｐｐ、２７〜３１．１９８６）に示され
た従来の半導体レーザを示す斜視図あり、図において、
１は銀あるいはダイヤモンドからなるヒートシンクであ
る。Ｓｉ結晶からなるサブマウント２はヒートシンク１
上に載置される。サブマウント２の上下表面には金メツ
キ膜３が設けられている。半導体レーザチップ６はサブ
マウント２上に載置される。
Ｎｏ、１２． ｐｐ、２７〜３１．１９８６）に示され
た従来の半導体レーザを示す斜視図あり、図において、
１は銀あるいはダイヤモンドからなるヒートシンクであ
る。Ｓｉ結晶からなるサブマウント２はヒートシンク１
上に載置される。サブマウント２の上下表面には金メツ
キ膜３が設けられている。半導体レーザチップ６はサブ
マウント２上に載置される。
Ｐ側電極（又はｎ側電極）４．及びｎ側電ｉ（又はＰ側
電極）５はそれぞれレーザチンプロの下面。
電極）５はそれぞれレーザチンプロの下面。
上面に設けられている。特に電極４のサブマウント２に
対向する表面には金メツキが施されている。
対向する表面には金メツキが施されている。
金線７は電橋５にボンディングされている。
次に、半導体レーザチップにかかる応力を、この従来技
術ではどのように低減しているかについて説明する。ヒ
ートシンク材１は金属であり、レーザチップ６は半導体
であるので、各々の熱膨張係数は大幅に異なる。たとえ
ば、ヒートシンク材１が銀でできており、レーザチップ
６がＧａＡｓ半導体でできているものとすると熱膨張係
数はそれぞれ、約１９，５ Ｘ １０−”／”Ｃと約６
．５Ｘ１０−ｂ／”Ｃである。通常レーザチップ６をヒ
ートシンク材ｌに取り付けるには、高温に加熱して適当
なハンダ材で接着する。この高温状態から室温（低温）
状態に戻したときに、先に述べた熱膨張係数の違いから
、レーザチンプロに応力がかかり、レーザ特性の劣化を
もたらす。これを回避するため、この従来技術では、Ｓ
ｉ結晶からなるサブマウント２をヒートシンク材１とレ
ーザチップ６０間に挿入している。Ｓｉ結晶の熱膨張係
数はＧａＡｓ０熱膨張係数に比較的近く、また該Ｓｉ結
晶からなるサブマウント２が適当な厚さ（約１５０μｍ
）を有していることから、熱膨張係数の差によって発生
する応力はこのサブマウント２により緩和され、レーザ
チップ６には応力が働かない様になっている。
術ではどのように低減しているかについて説明する。ヒ
ートシンク材１は金属であり、レーザチップ６は半導体
であるので、各々の熱膨張係数は大幅に異なる。たとえ
ば、ヒートシンク材１が銀でできており、レーザチップ
６がＧａＡｓ半導体でできているものとすると熱膨張係
数はそれぞれ、約１９，５ Ｘ １０−”／”Ｃと約６
．５Ｘ１０−ｂ／”Ｃである。通常レーザチップ６をヒ
ートシンク材ｌに取り付けるには、高温に加熱して適当
なハンダ材で接着する。この高温状態から室温（低温）
状態に戻したときに、先に述べた熱膨張係数の違いから
、レーザチンプロに応力がかかり、レーザ特性の劣化を
もたらす。これを回避するため、この従来技術では、Ｓ
ｉ結晶からなるサブマウント２をヒートシンク材１とレ
ーザチップ６０間に挿入している。Ｓｉ結晶の熱膨張係
数はＧａＡｓ０熱膨張係数に比較的近く、また該Ｓｉ結
晶からなるサブマウント２が適当な厚さ（約１５０μｍ
）を有していることから、熱膨張係数の差によって発生
する応力はこのサブマウント２により緩和され、レーザ
チップ６には応力が働かない様になっている。
また、レーザチップ６にかかる応力を減らす方法として
、比較的低融点であるハンダ材（たとえばＩｎＰｂ）を
用いて、レーザチ・ンブ６とヒートシンクＩとをボンデ
ィングする方法もある。
、比較的低融点であるハンダ材（たとえばＩｎＰｂ）を
用いて、レーザチ・ンブ６とヒートシンクＩとをボンデ
ィングする方法もある。
従来の半導体レーザは以上のように、厚さ約１５０μｍ
というＳｉ結晶をサブマウントとしてヒートシンク材と
レーザチップの間に挿入しているので、レーザチップ内
で発生した熱の伝導が非常に悪く、高出力、高電流注入
動作には不向きであるという問題があった。
というＳｉ結晶をサブマウントとしてヒートシンク材と
レーザチップの間に挿入しているので、レーザチップ内
で発生した熱の伝導が非常に悪く、高出力、高電流注入
動作には不向きであるという問題があった。
また、低融点ハンダ材を用いる方法は、その後に行う工
程である金線の取り付けを更に低温で行わなければなら
ず、良好に金線が付かないという問題があった。
程である金線の取り付けを更に低温で行わなければなら
ず、良好に金線が付かないという問題があった。
この発明で上記のような問題点を解消するためになされ
たもので、半導体素子にかかる応力を低減できかつ該半
導体素子が発生する熱を良好に放熱できる、長寿命の半
導体装置を得ることを目的とする。
たもので、半導体素子にかかる応力を低減できかつ該半
導体素子が発生する熱を良好に放熱できる、長寿命の半
導体装置を得ることを目的とする。
この発明に係る半導体装置は、ヒートシンク材上にアモ
ルファス半導体層を設け、半導体素子を該アモルファス
半導体層を介して上記ヒートシンク材上に載置したもの
である。
ルファス半導体層を設け、半導体素子を該アモルファス
半導体層を介して上記ヒートシンク材上に載置したもの
である。
また、この発明に係る半導体装置は、ヒートシンク材上
に第１の金属膜を介してアモルファスシリコンあるいは
アモルファスゲルマニウムからなるアモルファス半導体
層を設け、半導体素子を該アモルファス半導体層上に第
２の金属膜を介してボンディングしたものである。
に第１の金属膜を介してアモルファスシリコンあるいは
アモルファスゲルマニウムからなるアモルファス半導体
層を設け、半導体素子を該アモルファス半導体層上に第
２の金属膜を介してボンディングしたものである。
また、この発明に係る半導体装置は、ヒートシンク材上
の上記半導体素子が載置される領域部分のみに設けられ
たアモルファス半導体層と、該アモルファス半導体層上
及び上記ヒートシンク材上に設けられた上記アモルファ
ス半導体層よりも電気抵抗の低い金属膜とを備え、半導
体素子を上記アモルファス半導体層及び上記金属膜を介
して上記ヒートシンク材上に載置したものである。
の上記半導体素子が載置される領域部分のみに設けられ
たアモルファス半導体層と、該アモルファス半導体層上
及び上記ヒートシンク材上に設けられた上記アモルファ
ス半導体層よりも電気抵抗の低い金属膜とを備え、半導
体素子を上記アモルファス半導体層及び上記金属膜を介
して上記ヒートシンク材上に載置したものである。
また、この発明に係る半導体装置は、ヒートシンク材上
全面に設けられたアモルファス半導体層と、該アモルフ
ァス半導体層上に設けられた金属膜とを備え、半導体素
子を上記アモルファス半導体層及び上記金属膜を介して
上記ヒートシンク材上に載置したものである。
全面に設けられたアモルファス半導体層と、該アモルフ
ァス半導体層上に設けられた金属膜とを備え、半導体素
子を上記アモルファス半導体層及び上記金属膜を介して
上記ヒートシンク材上に載置したものである。
また、この発明に係る半導体装置の製造方法は、ヒート
シンク材上に第１の金属膜を形成する工程と、該金属膜
上にアモルファス半導体を形成する工程と、該アモルフ
ァス半導体上に第２の金属膜を介して半導体素子を載置
し、上記半導体素子を上記ヒートシンクに押し付けるよ
うに加圧しつつ全体を加熱して、上記第１．第２の金属
膜と上記アモルファス半導体との境界に合金を形成する
ことにより上記半導体素子をボンディングする工程とを
含むものである。
シンク材上に第１の金属膜を形成する工程と、該金属膜
上にアモルファス半導体を形成する工程と、該アモルフ
ァス半導体上に第２の金属膜を介して半導体素子を載置
し、上記半導体素子を上記ヒートシンクに押し付けるよ
うに加圧しつつ全体を加熱して、上記第１．第２の金属
膜と上記アモルファス半導体との境界に合金を形成する
ことにより上記半導体素子をボンディングする工程とを
含むものである。
また、この発明に係る半導体装置の製造方法は、ヒート
シンク材上に第１の金属膜を形成する工程と、該金属膜
上にアモルファス半導体を形成し続いて該アモルファス
半導体上に第２の金属膜を形成する工程と、該第２の金
属膜上に半導体素子を載置し、上記半導体素子を上記ヒ
ートシンクに押し付けるように加圧しつつ全体を加熱し
て、上記半導体素子をボンディングする工程とを含むも
のである。
シンク材上に第１の金属膜を形成する工程と、該金属膜
上にアモルファス半導体を形成し続いて該アモルファス
半導体上に第２の金属膜を形成する工程と、該第２の金
属膜上に半導体素子を載置し、上記半導体素子を上記ヒ
ートシンクに押し付けるように加圧しつつ全体を加熱し
て、上記半導体素子をボンディングする工程とを含むも
のである。
〔作用］
この発明においては、半導体素子とヒートシンク材との
間にアモルファス半導体層を設けた構成としたから、該
アモルファス半導体層により、半導体装置組立時および
前記半導体装置動作時に半導体素子にかかる応力を緩和
することができる。
間にアモルファス半導体層を設けた構成としたから、該
アモルファス半導体層により、半導体装置組立時および
前記半導体装置動作時に半導体素子にかかる応力を緩和
することができる。
また、この発明においては、ヒートシンク材上に第１の
金属膜を介してアモルファスシリコンあるいはアモルフ
ァスゲルマニウムからなるアモルファス半導体層を設け
、半導体素子を該アモルファス半導体層上に第２の金属
膜を介してボンディングした構成としたから、上記アモ
ルファス半導体層により、半導体装置組立時および前記
半導体装置動作時に半導体素子にかかる応力を緩和する
ことができるとともに、上記アモルファス半導体と第１
．第２の金属膜との間に形成される合金（たとえば金シ
リコンあるいは金ゲルマニウム）によりオーミック接触
となり、電気特性が向上される。
金属膜を介してアモルファスシリコンあるいはアモルフ
ァスゲルマニウムからなるアモルファス半導体層を設け
、半導体素子を該アモルファス半導体層上に第２の金属
膜を介してボンディングした構成としたから、上記アモ
ルファス半導体層により、半導体装置組立時および前記
半導体装置動作時に半導体素子にかかる応力を緩和する
ことができるとともに、上記アモルファス半導体と第１
．第２の金属膜との間に形成される合金（たとえば金シ
リコンあるいは金ゲルマニウム）によりオーミック接触
となり、電気特性が向上される。
また、この発明においては、ヒートシンク材上の上記半
導体素子が載置される領域部分のみに設けられたアモル
ファス半導体層と、該アモルファス半導体層上及び上記
ヒートシンク材上に設けられた上記アモルファス半導体
層よりも電気抵抗の低い金属膜とを備え、半導体素子を
上記アモルファス半導体層及び上記金属膜を介して上記
ヒートシンク材上に載置した構成としたから、上記アモ
ルファス半導体層により半導体装置組立時および前記半
導体装置動作時に半導体素子にかかる応力を緩和するこ
とができるとともに、半導体素子駆動の電流は金属膜部
分を流れるので、半導体装置の電気特性を向上できる。
導体素子が載置される領域部分のみに設けられたアモル
ファス半導体層と、該アモルファス半導体層上及び上記
ヒートシンク材上に設けられた上記アモルファス半導体
層よりも電気抵抗の低い金属膜とを備え、半導体素子を
上記アモルファス半導体層及び上記金属膜を介して上記
ヒートシンク材上に載置した構成としたから、上記アモ
ルファス半導体層により半導体装置組立時および前記半
導体装置動作時に半導体素子にかかる応力を緩和するこ
とができるとともに、半導体素子駆動の電流は金属膜部
分を流れるので、半導体装置の電気特性を向上できる。
また、この発明においては、ヒートシンク材上全面に設
けられたアモルファス半導体層と、該アモルファス半導
体層上に設けられた金属膜とを備え、半導体素子を上記
アモルファス半導体層及び上記金属膜を介して上記ヒー
トシンク材上に載置した構成としたから、上記アモルフ
ァス半導体層により半導体装置組立時および前記半導体
装置動作時に半導体素子にかかる応力を緩和することが
できるとともに、半導体素子駆動の電流は上記金属膜に
導線を接続することで該金属膜部分を流れるので、半導
体装置の電気特性を向上できる。
けられたアモルファス半導体層と、該アモルファス半導
体層上に設けられた金属膜とを備え、半導体素子を上記
アモルファス半導体層及び上記金属膜を介して上記ヒー
トシンク材上に載置した構成としたから、上記アモルフ
ァス半導体層により半導体装置組立時および前記半導体
装置動作時に半導体素子にかかる応力を緩和することが
できるとともに、半導体素子駆動の電流は上記金属膜に
導線を接続することで該金属膜部分を流れるので、半導
体装置の電気特性を向上できる。
また、この発明においては、ヒートシンク材上に第１の
金属膜を形成し、該金属膜上にアモルファス半導体を形
成し、この後、該アモルファス半導体上に第２の金属膜
を介して半導体素子を載置し、上記半導体素子を上記ヒ
ートシンクに押し付けるように加圧しつつ全体を加熱し
て、上記第１゜第２の金属膜と上記アモルファス半導体
との境界に合金を形成することにより上記半導体素子を
ボンディングするようにしたから、ハンダ材を用いるこ
となく、容易に、半導体素子にかかる応力を低減できか
つ該半導体素子が発生する熱を良好に放熱できる、長寿
命の半導体装置を製造することができる。
金属膜を形成し、該金属膜上にアモルファス半導体を形
成し、この後、該アモルファス半導体上に第２の金属膜
を介して半導体素子を載置し、上記半導体素子を上記ヒ
ートシンクに押し付けるように加圧しつつ全体を加熱し
て、上記第１゜第２の金属膜と上記アモルファス半導体
との境界に合金を形成することにより上記半導体素子を
ボンディングするようにしたから、ハンダ材を用いるこ
となく、容易に、半導体素子にかかる応力を低減できか
つ該半導体素子が発生する熱を良好に放熱できる、長寿
命の半導体装置を製造することができる。
また、この発明においては、ヒートシンク材上に第１の
金属膜を形成し、該金属膜上にアモルファス半導体を形
成し続いて該アモルファス半導体上に第２の金属膜を形
成し、この後、該第２の金属膜上に半導体素子を載置し
、上記半導体素子を上記ヒートシンクに押し付けるよう
に加圧しつつ全体を加熱して、上記半導体素子をボンデ
ィングするようにしたから、上記アモルファス半導体の
酸化を防止でき、電気特性の良好な半導体装置を得るこ
とができる。
金属膜を形成し、該金属膜上にアモルファス半導体を形
成し続いて該アモルファス半導体上に第２の金属膜を形
成し、この後、該第２の金属膜上に半導体素子を載置し
、上記半導体素子を上記ヒートシンクに押し付けるよう
に加圧しつつ全体を加熱して、上記半導体素子をボンデ
ィングするようにしたから、上記アモルファス半導体の
酸化を防止でき、電気特性の良好な半導体装置を得るこ
とができる。
［実施例］
以下、この発明の実施例を図について説明する。
第１図は本発明の第１の実施例による半導体装置である
半導体レーザを示す斜視図であり、図において、１はた
とえば銀からなるヒートシンク材テアリ、アモルファス
半導体層８はヒートシンク材１上に配置され、半導体レ
ーザチップ６はヒートシンク材１上にアモルファス半導
体８を介して載置される。４は半導体レーザチップ６の
Ｐ！’１極（又はｎ側電極）、５は同じくｎ側電極（又
はＰ側電極）である。金線７は電極５にボンディングさ
れる。
半導体レーザを示す斜視図であり、図において、１はた
とえば銀からなるヒートシンク材テアリ、アモルファス
半導体層８はヒートシンク材１上に配置され、半導体レ
ーザチップ６はヒートシンク材１上にアモルファス半導
体８を介して載置される。４は半導体レーザチップ６の
Ｐ！’１極（又はｎ側電極）、５は同じくｎ側電極（又
はＰ側電極）である。金線７は電極５にボンディングさ
れる。
次に本実施例の製造工程について説明する。
まず、たとえば銀、ダイヤモンドからなるヒートシンク
材ｌを準備し、該ヒートシンク材１上にエレクトロンビ
ーム蒸着法やスパッタリング法などでアモルファス半導
体層８を形成する。ここで、アモルファス半導体形成の
際の基板温度は２００°Ｃ前後とする０次に両面に電極
４及び５を形成した半導体レーザチップ６を適当なハン
ダ材を用いてアモルフス半導体上８上に固着する。最後
に半導体レーザチップ６の電極５に金線７をボンディン
グして第１図に示す半導体レーザが完成する。
材ｌを準備し、該ヒートシンク材１上にエレクトロンビ
ーム蒸着法やスパッタリング法などでアモルファス半導
体層８を形成する。ここで、アモルファス半導体形成の
際の基板温度は２００°Ｃ前後とする０次に両面に電極
４及び５を形成した半導体レーザチップ６を適当なハン
ダ材を用いてアモルフス半導体上８上に固着する。最後
に半導体レーザチップ６の電極５に金線７をボンディン
グして第１図に示す半導体レーザが完成する。
次に本実施例の作用について説明する。
木筆１の実施例においては、ヒートシンク材１と半導体
レーザチンプロの間にたとえばアモルファスシリコンか
らなるアモルファス半導体層８が挿入されている。通常
、ヒートシンクと半導体レーザとのボンディングは、比
較的高温状態（３００〜４００°Ｃ）で行うため、室温
まで戻したとき、半導体レーザチップに応力がかかって
しまう。また、半導体レーザの通常動作時においても、
半導体レーザチップ内で発熱が起こる。半導体レーザチ
ップを構成している結晶とヒートシンク材との熱膨張係
数が異なるため、動作中でも半導体レーザチップに応力
がかかる。このため、長期動作が不可能であった。木筆
１の実施例で採用したアモルファス半導体は、結晶の半
導体とは異なり様々な格子定数を有する。このため、第
１図の様に構成すると、半導体レーザチップとヒートシ
ンク材との熱膨張係数の違いによる応力が、アモルファ
ス半導体にかかり、半導体レーザチップにはかからなく
なる。このため、半導体レーザの長期安定動作が可能に
なる。また、第１４図の従来例では、応力を緩和するの
に厚さ約１５０μｍのＳｉ結晶を用いていたため熱抵抗
が非常に大きくなっていた。これに対し、木筆１の実施
例によるアモルファス半導体は、たとえば、本実施例で
は約３０００人と非常に薄くしても有効に応力緩和の機
能を果たすので、熱抵抗を下げることができる。
レーザチンプロの間にたとえばアモルファスシリコンか
らなるアモルファス半導体層８が挿入されている。通常
、ヒートシンクと半導体レーザとのボンディングは、比
較的高温状態（３００〜４００°Ｃ）で行うため、室温
まで戻したとき、半導体レーザチップに応力がかかって
しまう。また、半導体レーザの通常動作時においても、
半導体レーザチップ内で発熱が起こる。半導体レーザチ
ップを構成している結晶とヒートシンク材との熱膨張係
数が異なるため、動作中でも半導体レーザチップに応力
がかかる。このため、長期動作が不可能であった。木筆
１の実施例で採用したアモルファス半導体は、結晶の半
導体とは異なり様々な格子定数を有する。このため、第
１図の様に構成すると、半導体レーザチップとヒートシ
ンク材との熱膨張係数の違いによる応力が、アモルファ
ス半導体にかかり、半導体レーザチップにはかからなく
なる。このため、半導体レーザの長期安定動作が可能に
なる。また、第１４図の従来例では、応力を緩和するの
に厚さ約１５０μｍのＳｉ結晶を用いていたため熱抵抗
が非常に大きくなっていた。これに対し、木筆１の実施
例によるアモルファス半導体は、たとえば、本実施例で
は約３０００人と非常に薄くしても有効に応力緩和の機
能を果たすので、熱抵抗を下げることができる。
第２図（ａ）は本発明の第２の実施例による半導体装置
である半導体レーザを示す斜視図であり、第２図（ｂ）
は第２図（ａＪ中のｎｂの部分を拡大した図である。図
において、第１図と同一符号は同−又は相当部分である
。８ａはアモルファスシリコンあるいはアモルファスゲ
ルマニウム、９はヒートシンク材１上にたとえば金メツ
キ等を施して形成した金属膜、１０はアモルファスシリ
コンあるいはアモルファスゲルマニウム８ａと金属膜９
との合金膜、１１はアモルファスシリコンあるいはアモ
ルファスゲルマニウム８ａとＰ側電極（又はｎ側電極）
４との合金膜である。
である半導体レーザを示す斜視図であり、第２図（ｂ）
は第２図（ａＪ中のｎｂの部分を拡大した図である。図
において、第１図と同一符号は同−又は相当部分である
。８ａはアモルファスシリコンあるいはアモルファスゲ
ルマニウム、９はヒートシンク材１上にたとえば金メツ
キ等を施して形成した金属膜、１０はアモルファスシリ
コンあるいはアモルファスゲルマニウム８ａと金属膜９
との合金膜、１１はアモルファスシリコンあるいはアモ
ルファスゲルマニウム８ａとＰ側電極（又はｎ側電極）
４との合金膜である。
第３図は上記第２の実施例による半導体レーザ装置の製
造方法を示す工程別斜視図である。
造方法を示す工程別斜視図である。
次に木筆２の実施例の製造工程について説明する。
まず第３図（ａ）に示すようにたとえば銀、ダイヤモン
ドからなるヒートシンク材１を準備し、該ヒートシンク
材１上にたとえば金メツキ等を施すことにより第３図（
ｂ）に示すように金属膜９を形成する。次に該金属膜９
上にエレクトロンビーム蒸着法やスパッタリング法など
を用いて第３図（Ｃ）に示すようにアモルファスシリコ
ンあるいはアモルファスゲルマニウムからなるアモルフ
ァス半導体層８ａを形成する。ここで、アモルファス半
導体形成の際の基板温度は２００°Ｃ前後とする。次に
第３図（ｄ）に示すように両面に電極４及び５を形成し
た半導体レーザチップ６を上記アモルフス半導体層ａ上
に載せ、上から加圧（加重を与える）するとともに加熱
する。このとき、アモルファス半導体８ａと金属膜９お
よび電極４間に合金膜が形成され、レーザチップ６はハ
ンダ材を用いることなくアモルファス半導体層８ａに固
着される。最後に第３図（ｅ）に示すように半導体レー
ザチンプロの電極５に金線７をボンディングして半導体
レーザが完成する。
ドからなるヒートシンク材１を準備し、該ヒートシンク
材１上にたとえば金メツキ等を施すことにより第３図（
ｂ）に示すように金属膜９を形成する。次に該金属膜９
上にエレクトロンビーム蒸着法やスパッタリング法など
を用いて第３図（Ｃ）に示すようにアモルファスシリコ
ンあるいはアモルファスゲルマニウムからなるアモルフ
ァス半導体層８ａを形成する。ここで、アモルファス半
導体形成の際の基板温度は２００°Ｃ前後とする。次に
第３図（ｄ）に示すように両面に電極４及び５を形成し
た半導体レーザチップ６を上記アモルフス半導体層ａ上
に載せ、上から加圧（加重を与える）するとともに加熱
する。このとき、アモルファス半導体８ａと金属膜９お
よび電極４間に合金膜が形成され、レーザチップ６はハ
ンダ材を用いることなくアモルファス半導体層８ａに固
着される。最後に第３図（ｅ）に示すように半導体レー
ザチンプロの電極５に金線７をボンディングして半導体
レーザが完成する。
次に本実施例の作用について説明する。
木筆２の実施例においては、アモルファス半導体として
アモルファスシリコン又はアモルファスゲルマニウム８
ａを半導体レーザチップ６とヒートシンク材１の間に挿
入するとともに、ヒートシンク材の上面に金属膜９を設
けている。アモルファスシリコン又はアモルファスゲル
マニウムと金属膜とを接着して加熱すると、接着領域に
合金膜１０ができる。半導体レーザの電極４とマモルフ
ァスシリコン又はアモルファスゲルマニウムとの間にも
同様の合金膜１１ができる。このため、上記第１の実施
例と同様の効果が得られるとともに、ハンダ材を用いな
（でも十分な組立強度が得られ、容易に組立ができる効
果がある。また、これら合金膜によりオーミック接触が
実現できるため電気特性も向上される。
アモルファスシリコン又はアモルファスゲルマニウム８
ａを半導体レーザチップ６とヒートシンク材１の間に挿
入するとともに、ヒートシンク材の上面に金属膜９を設
けている。アモルファスシリコン又はアモルファスゲル
マニウムと金属膜とを接着して加熱すると、接着領域に
合金膜１０ができる。半導体レーザの電極４とマモルフ
ァスシリコン又はアモルファスゲルマニウムとの間にも
同様の合金膜１１ができる。このため、上記第１の実施
例と同様の効果が得られるとともに、ハンダ材を用いな
（でも十分な組立強度が得られ、容易に組立ができる効
果がある。また、これら合金膜によりオーミック接触が
実現できるため電気特性も向上される。
第６図は本発明の詳細な説明するためのデータを示す図
である。第６図（ａ）はアモルファス半導体層として厚
さ約３０００人のアモルファスシリコンを、ヒートシン
ク材として銀を、金属膜として金メツキ膜を用いたとき
の、半導体レーザ装置の動作試験結果である。ただし、
動作条件は、周囲温度２５°Ｃ１光出力ＩＷ一定である
。第６図（ｂ）は、比較のため、金シリコンハンダ材を
用いて銀ヒートシンク材と半導体レーザチップとを直接
ポンディングした場合の例を示す。動作条件は、同一で
ある。図から明らかな様に、直接ボンディングしたもの
は、半導体レーザチップにかかる応力のため、２時間以
内に全ての素子が劣化してしまう。一方、本発明によれ
ば、安定な動作が長時間持続して得られる。なお、１５
０μｍ厚のＳｉ結晶を用いた従来のものでは、熱抵抗が
大きすぎて、動作条件を満たす光出力が得られない。
である。第６図（ａ）はアモルファス半導体層として厚
さ約３０００人のアモルファスシリコンを、ヒートシン
ク材として銀を、金属膜として金メツキ膜を用いたとき
の、半導体レーザ装置の動作試験結果である。ただし、
動作条件は、周囲温度２５°Ｃ１光出力ＩＷ一定である
。第６図（ｂ）は、比較のため、金シリコンハンダ材を
用いて銀ヒートシンク材と半導体レーザチップとを直接
ポンディングした場合の例を示す。動作条件は、同一で
ある。図から明らかな様に、直接ボンディングしたもの
は、半導体レーザチップにかかる応力のため、２時間以
内に全ての素子が劣化してしまう。一方、本発明によれ
ば、安定な動作が長時間持続して得られる。なお、１５
０μｍ厚のＳｉ結晶を用いた従来のものでは、熱抵抗が
大きすぎて、動作条件を満たす光出力が得られない。
第４図は本発明の第３の実施例による半導体装置である
半導体レーザを示す斜視図であり、図において、第１図
、第２図と同一符号は同−又は相当部分であり、１２は
アモルファス半導体８（８ａ）上および金属膜９上に設
けた電気伝導用金属膜である。
半導体レーザを示す斜視図であり、図において、第１図
、第２図と同一符号は同−又は相当部分であり、１２は
アモルファス半導体８（８ａ）上および金属膜９上に設
けた電気伝導用金属膜である。
第５図は上記第３の実施例による半導体レーザの製造方
法を示す工程別斜視図である。
法を示す工程別斜視図である。
次に木筆３の実施例による半導体レーザの製造工程につ
いて説明する。
いて説明する。
まず第５図（ａ）に示すようにたとえば銀、ダイヤモン
ドからなるヒートシンク材ｌを準備し、該ヒートシンク
材１上に第５図（ｂ）に示すようにたとえば金メツキを
施す等して金属膜９を形成する。次に、該金属膜９上に
エレクトロンビーム蒸着法やスパッタリング法を用いて
アモルファス半導体膜を形成する。ここでアモルファス
半導体形成の際の基板温度は上記第１．第２の実施例に
おける場合と同様２００°Ｃ前後とする。次に工・ンチ
ングにより上記アモルファス半導体膜８ （８ａ）を第
５図（Ｃ）に示すように半導体レーザチップの大きさ程
度に整形する。このアモルファス半導体膜の整形は上述
のエツチングによる整形の他にリフトオフ法による整形
が可能である。これは金属膜９上にアモルファス半導体
膜を形成する前に酸化膜等をアモルファス半導体膜８（
８ａ）が形成されるべき領域以外の金属膜９上に形成し
、しかる後、上記酸化膜等の表面を含む金属膜９の表面
に上述と同様の方法でアモルファス半導体膜を形成し、
この後、上記酸化膜等を除去することによりアモルファ
ス半導体膜の不要部を除去するものである。
ドからなるヒートシンク材ｌを準備し、該ヒートシンク
材１上に第５図（ｂ）に示すようにたとえば金メツキを
施す等して金属膜９を形成する。次に、該金属膜９上に
エレクトロンビーム蒸着法やスパッタリング法を用いて
アモルファス半導体膜を形成する。ここでアモルファス
半導体形成の際の基板温度は上記第１．第２の実施例に
おける場合と同様２００°Ｃ前後とする。次に工・ンチ
ングにより上記アモルファス半導体膜８ （８ａ）を第
５図（Ｃ）に示すように半導体レーザチップの大きさ程
度に整形する。このアモルファス半導体膜の整形は上述
のエツチングによる整形の他にリフトオフ法による整形
が可能である。これは金属膜９上にアモルファス半導体
膜を形成する前に酸化膜等をアモルファス半導体膜８（
８ａ）が形成されるべき領域以外の金属膜９上に形成し
、しかる後、上記酸化膜等の表面を含む金属膜９の表面
に上述と同様の方法でアモルファス半導体膜を形成し、
この後、上記酸化膜等を除去することによりアモルファ
ス半導体膜の不要部を除去するものである。
次に抵抗加熱蒸着法、エレクトロンビーム蒸着法、スパ
ッタリング法あるいはメツキ法などを用いて、アモルフ
ァス半導体８ （８ａ）および金属９上に第５図（ｄ）
に示すように電気伝導用金属膜１２を形成する。次に第
５図（ｅ）に示すように両面に電極４．及び５を形成し
た半導体レーザチップ６を上記アモルファス半導体８
（８ａ）上の上記電気伝導用金属膜１２上に適当なハン
ダ材を介して載置し、半導体レーザチップの上から加圧
（加重を与える）するとともに全体を加熱する。これに
より半導体レーザチップ６は金属膜１２に固着されると
ともに、アモルファス半導体が上述のアモルファスシリ
コン又はアモルファスゲルマニウム８ａである場合はこ
れと金属膜９および電気伝導用金属膜１２間に合金膜が
形成される。最後に第５図（ｆ）に示すように半導体レ
ーザチップ６の電極５に金線７をポンディングして第４
図に示す半導体レーザが完成する。
ッタリング法あるいはメツキ法などを用いて、アモルフ
ァス半導体８ （８ａ）および金属９上に第５図（ｄ）
に示すように電気伝導用金属膜１２を形成する。次に第
５図（ｅ）に示すように両面に電極４．及び５を形成し
た半導体レーザチップ６を上記アモルファス半導体８
（８ａ）上の上記電気伝導用金属膜１２上に適当なハン
ダ材を介して載置し、半導体レーザチップの上から加圧
（加重を与える）するとともに全体を加熱する。これに
より半導体レーザチップ６は金属膜１２に固着されると
ともに、アモルファス半導体が上述のアモルファスシリ
コン又はアモルファスゲルマニウム８ａである場合はこ
れと金属膜９および電気伝導用金属膜１２間に合金膜が
形成される。最後に第５図（ｆ）に示すように半導体レ
ーザチップ６の電極５に金線７をポンディングして第４
図に示す半導体レーザが完成する。
次に本実施例の作用について説明する。
木筆３の実施例においては主に電流が流れる部分と主に
熱が流れる部分とを分けるため、電気伝導用金属膜１２
を設けた。また、アモルファス半導体は半導体レーザ直
下近傍のみとし、半導体レーザチップに応力がかかるこ
とを防いでいる。熱は主にアモルファス半導体部分を流
れるが、該アモルファス半導体は上述のように約３００
０人と薄いので、熱抵抗が増大することはない。一方、
電気伝導用金属膜１２や金属膜９は、アモルファス半導
体に比べて電気伝導度が格段に良いので、電気は前記金
属膜９，１２を流れることとなり、電気特性を良好なも
のとできる。なお、本実施例においては金属膜９は必ず
しも必要ではない。
熱が流れる部分とを分けるため、電気伝導用金属膜１２
を設けた。また、アモルファス半導体は半導体レーザ直
下近傍のみとし、半導体レーザチップに応力がかかるこ
とを防いでいる。熱は主にアモルファス半導体部分を流
れるが、該アモルファス半導体は上述のように約３００
０人と薄いので、熱抵抗が増大することはない。一方、
電気伝導用金属膜１２や金属膜９は、アモルファス半導
体に比べて電気伝導度が格段に良いので、電気は前記金
属膜９，１２を流れることとなり、電気特性を良好なも
のとできる。なお、本実施例においては金属膜９は必ず
しも必要ではない。
第７図は本発明の第４の実施例による半導体装置である
半導体レーザを示す斜視図であり、９ａはアモルファス
半導体上に設けた金属膜である。
半導体レーザを示す斜視図であり、９ａはアモルファス
半導体上に設けた金属膜である。
木筆４の実施例の製造工程においては、第８図に示すよ
うに、ヒートシンク材１に金属膜９．アモルファス半導
体８ （８ａ）、及び金属膜９ａを設けた状態で一度加
熱する。ここでは金属膜９ａまで設けているので、アモ
ルファス半導体が酸化される心配が全くないばかりか、
第９図に示すようにアモルファス半導体がアモルファス
シリコン又はアモルファスゲルマニウム８ａである場合
はこれと金属膜９および９ａとの間に確実に合金膜がで
き、オーミック接触となり、電気特性を向上できるもの
である。
うに、ヒートシンク材１に金属膜９．アモルファス半導
体８ （８ａ）、及び金属膜９ａを設けた状態で一度加
熱する。ここでは金属膜９ａまで設けているので、アモ
ルファス半導体が酸化される心配が全くないばかりか、
第９図に示すようにアモルファス半導体がアモルファス
シリコン又はアモルファスゲルマニウム８ａである場合
はこれと金属膜９および９ａとの間に確実に合金膜がで
き、オーミック接触となり、電気特性を向上できるもの
である。
第１０図は本発明の第５の実施例による半導体装置であ
る半導体レーザおよびその製造工程を示す図であり、本
実施例ではその製造工程において半導体レーザチップ側
にアモルファス半導体８（８ａ）をつけるようにしたも
のである。
る半導体レーザおよびその製造工程を示す図であり、本
実施例ではその製造工程において半導体レーザチップ側
にアモルファス半導体８（８ａ）をつけるようにしたも
のである。
以下、本実施例を工程別に説明する。まず第１Ｏ図（ａ
）に示すようにヒートシンク材１を準備し、該ヒートシ
ンク材１上に第１０図（ｂ）に示すように金属膜９を形
成する。予め、両面（上面と下面）に電極４．５を形成
した半導体レーザチンプロの下面にエレクトロンビーム
蒸着法やスパッタリング法などで第１０図（Ｃ）に示す
ようにアモルファス半導体８ （８ａ）を着ける。第１
０図（Ｃ）に示すように作製された半導体レーザチップ
を第１０図（ｄ）に示すように金属膜９上に載せ、上か
ら加圧（加重を与える）するとともに加熱する。これに
よりアモルファス半導体がアモルファスシリコン又はア
モルファスゲルマニウムである場合はこれと金属膜９お
よび電極４間に合金膜が形成され、半導体レーザチップ
は金属膜９に固着される。合金膜が形成されにくいアモ
ルファス半導体を用いる場合には適当なハンダ材を用い
てレーザチップの固着を行なえばよい。最後に第１０図
（ｅ）に示すように半導体レーザチップの電極５に金線
７をボンディングしてレーザが完成する。
）に示すようにヒートシンク材１を準備し、該ヒートシ
ンク材１上に第１０図（ｂ）に示すように金属膜９を形
成する。予め、両面（上面と下面）に電極４．５を形成
した半導体レーザチンプロの下面にエレクトロンビーム
蒸着法やスパッタリング法などで第１０図（Ｃ）に示す
ようにアモルファス半導体８ （８ａ）を着ける。第１
０図（Ｃ）に示すように作製された半導体レーザチップ
を第１０図（ｄ）に示すように金属膜９上に載せ、上か
ら加圧（加重を与える）するとともに加熱する。これに
よりアモルファス半導体がアモルファスシリコン又はア
モルファスゲルマニウムである場合はこれと金属膜９お
よび電極４間に合金膜が形成され、半導体レーザチップ
は金属膜９に固着される。合金膜が形成されにくいアモ
ルファス半導体を用いる場合には適当なハンダ材を用い
てレーザチップの固着を行なえばよい。最後に第１０図
（ｅ）に示すように半導体レーザチップの電極５に金線
７をボンディングしてレーザが完成する。
このようにして作製された木筆５の実施例においても、
ヒートシンク材１と半導体レーザチップ６の半導体との
熱膨張係数の差による歪みはアモルファス半導体８ （
８ａ）により緩和され、しかもアモルファス半導体は非
常に薄＜シてもその歪み緩和の効果を有することから、
熱抵抗の問題も生じないため、レーザ素子の長寿命化を
図ることができる。さらに、アモルファス半導体と金属
膜との間には合金膜が形成されるので電気特性も良好な
ものが得られる。
ヒートシンク材１と半導体レーザチップ６の半導体との
熱膨張係数の差による歪みはアモルファス半導体８ （
８ａ）により緩和され、しかもアモルファス半導体は非
常に薄＜シてもその歪み緩和の効果を有することから、
熱抵抗の問題も生じないため、レーザ素子の長寿命化を
図ることができる。さらに、アモルファス半導体と金属
膜との間には合金膜が形成されるので電気特性も良好な
ものが得られる。
第１１図は、本発明の第６の実施例による半導体装置で
ある半導体レーザのヒートシンク材に固着する前のレー
ザチップを示す図である。木筆６の実施例は第１０図の
実施例において、その第１０図（Ｃ）の工程で半導体レ
ーザチップにアモルファス半導体を形成した直後にさら
に金属膜９ｂを形成するようにしたもので、こうするこ
とにより、レーザチップ固着前のアモルファス半導体表
面の酸化を防ぐことができ、熱伝導および電気伝導の良
好な半導体レーザ装置が得られる。
ある半導体レーザのヒートシンク材に固着する前のレー
ザチップを示す図である。木筆６の実施例は第１０図の
実施例において、その第１０図（Ｃ）の工程で半導体レ
ーザチップにアモルファス半導体を形成した直後にさら
に金属膜９ｂを形成するようにしたもので、こうするこ
とにより、レーザチップ固着前のアモルファス半導体表
面の酸化を防ぐことができ、熱伝導および電気伝導の良
好な半導体レーザ装置が得られる。
第１２図は本発明の第７の実施例による半導体装置であ
る半導体レーザを示す斜視図であり、アモルファス半導
体上全面に電気伝導用金属膜１２を形成し、かつ該金属
膜１２に金線７ａをボンディングしたものであり、電流
の流れと熱の流れを完全に分けたものである。電流は実
線で示した矢印の様に流れ、熱は破線で示した矢印の様
に流れる。このため、電気伝導はアモルファス半導体の
影響を全く受けない。
る半導体レーザを示す斜視図であり、アモルファス半導
体上全面に電気伝導用金属膜１２を形成し、かつ該金属
膜１２に金線７ａをボンディングしたものであり、電流
の流れと熱の流れを完全に分けたものである。電流は実
線で示した矢印の様に流れ、熱は破線で示した矢印の様
に流れる。このため、電気伝導はアモルファス半導体の
影響を全く受けない。
第１３図は本発明の第７の実施例による半導体レーザの
製造方法を示す工程別斜視図である。以下、工程別に説
明する。まず第１３図（ａ）に示すようにヒートシンク
材１を準備し、該ヒートシンク材１上に第１３図（ｂ）
に示すように金属膜９を形成する。次にエレクトロンビ
ーム蒸着法やスパッタリング法を用いて第１３図（Ｃ）
に示すようにアモルファス半導体膜８（８ａ）を形成す
る。該アモルファス半導体膜８ （８ａ）形成時の基板
温度は２００°Ｃ程度とする。次に抵抗加熱渾着法、エ
レクトロンビーム蒸着法あるいはスパッタリング法など
を用いて、第１３図（ｄ）に示すように前記アモルファ
ス半導体８ （８ａ）上全面に電気伝導用金属膜１２を
形成する。この状態で一度加熱して、前記アモルファス
半導体８ （８ａ）と金属膜９．１２間に合金膜を形成
しておいても良い。この後、第１３図（ｅ）に示すよう
に、予め両面（上面と下面）に電極４．５を形成した半
導体レーザチップ６を上記電気伝導用金属膜１２上に載
せ、半導体レーザチップの上から加圧（加重を与える）
するとともに加熱してレーザチップを金属膜１２に固着
する。前工程即ち第１３図（ｄ）の状態で加熱していな
イ場合には、本第１３図（ｅ）の工程時にアモルファス
半導体８ （８ａ）と金属膜９，１２間に合金膜が形成
される。最後に第１３図（ｆｌに示すように半導体レー
ザチップの電極５上及び電気伝導用金属膜１２上に金線
７及び７ａをボンディングして第１２図に示す半導体レ
ーザが完成する。
製造方法を示す工程別斜視図である。以下、工程別に説
明する。まず第１３図（ａ）に示すようにヒートシンク
材１を準備し、該ヒートシンク材１上に第１３図（ｂ）
に示すように金属膜９を形成する。次にエレクトロンビ
ーム蒸着法やスパッタリング法を用いて第１３図（Ｃ）
に示すようにアモルファス半導体膜８（８ａ）を形成す
る。該アモルファス半導体膜８ （８ａ）形成時の基板
温度は２００°Ｃ程度とする。次に抵抗加熱渾着法、エ
レクトロンビーム蒸着法あるいはスパッタリング法など
を用いて、第１３図（ｄ）に示すように前記アモルファ
ス半導体８ （８ａ）上全面に電気伝導用金属膜１２を
形成する。この状態で一度加熱して、前記アモルファス
半導体８ （８ａ）と金属膜９．１２間に合金膜を形成
しておいても良い。この後、第１３図（ｅ）に示すよう
に、予め両面（上面と下面）に電極４．５を形成した半
導体レーザチップ６を上記電気伝導用金属膜１２上に載
せ、半導体レーザチップの上から加圧（加重を与える）
するとともに加熱してレーザチップを金属膜１２に固着
する。前工程即ち第１３図（ｄ）の状態で加熱していな
イ場合には、本第１３図（ｅ）の工程時にアモルファス
半導体８ （８ａ）と金属膜９，１２間に合金膜が形成
される。最後に第１３図（ｆｌに示すように半導体レー
ザチップの電極５上及び電気伝導用金属膜１２上に金線
７及び７ａをボンディングして第１２図に示す半導体レ
ーザが完成する。
なお、上記実施例はいずれも半導体レーザ装置について
記述したが、本発明は半導体レーザ装置に限るものでは
なく、ヒートシンク材上に半導体素子が載置される構成
を有する半導体装置であって、組立時および素子動作時
に応力が発生する全ての半導体装置に適用可能であり、
上記実施例と同様の効果を奏するものである。
記述したが、本発明は半導体レーザ装置に限るものでは
なく、ヒートシンク材上に半導体素子が載置される構成
を有する半導体装置であって、組立時および素子動作時
に応力が発生する全ての半導体装置に適用可能であり、
上記実施例と同様の効果を奏するものである。
以上のように、この発明によれば、半導体素子とヒート
シンク材の間に、アモルファス半導体を挿入したので、
前記半導体素子にかかる応力が低減できるとともに半導
体装置全体の熱抵抗が低減できるので、長寿命である半
導体装置が得られる効果がある。
シンク材の間に、アモルファス半導体を挿入したので、
前記半導体素子にかかる応力が低減できるとともに半導
体装置全体の熱抵抗が低減できるので、長寿命である半
導体装置が得られる効果がある。
また、本発明によれば、上記アモルファス半導体として
、アモルファスシリコンあるいはアモルファスゲルマニ
ウムを用いているので、半導体素子にかかる応力が低減
できるとともに、アモルファス半導体と金属との間に形
成された合金によりオーミック接触が実現でき、良好な
ボンディング強度と電気伝導を有する半導体装置が得ら
れる効果がある。
、アモルファスシリコンあるいはアモルファスゲルマニ
ウムを用いているので、半導体素子にかかる応力が低減
できるとともに、アモルファス半導体と金属との間に形
成された合金によりオーミック接触が実現でき、良好な
ボンディング強度と電気伝導を有する半導体装置が得ら
れる効果がある。
さらに、本発明によれば、ヒートシンク材上の半導体素
子が載置される領域部分のみに設けられたアモルファス
半導体層と、該アモルファス半導体層上及びヒートシン
ク材上に形成された上記アモルファス半導体層よりも電
気抵抗の低い金属膜とを備え、半導体素子を該アモルフ
ァス半導体層及び金属膜を介してヒートシンク材上に載
置した構成とし、これにより電流が流れる経路と熱が流
れる経路とを分けたので、半導体素子にかかる応力が低
減できかつ低熱抵抗化を実現できるとともに、良好な電
気伝導特性を示す半導体装置が得られる効果がある。
子が載置される領域部分のみに設けられたアモルファス
半導体層と、該アモルファス半導体層上及びヒートシン
ク材上に形成された上記アモルファス半導体層よりも電
気抵抗の低い金属膜とを備え、半導体素子を該アモルフ
ァス半導体層及び金属膜を介してヒートシンク材上に載
置した構成とし、これにより電流が流れる経路と熱が流
れる経路とを分けたので、半導体素子にかかる応力が低
減できかつ低熱抵抗化を実現できるとともに、良好な電
気伝導特性を示す半導体装置が得られる効果がある。
さらに、本発明によれば、ヒートシンク材上全面に設け
られたアモルファス半導体層と、該アモルファス半導体
層上に形成された金属膜とを備え、半導体素子を該アモ
ルファス半導体層及び金属膜を介してヒートシンク材上
に載置した構成とし、かつ上記金属膜に素子駆動用の電
流供給のための導線を接続し、これにより電流が流れる
経路と熱が流れる経路とを分けたので、半導体素子にか
がる応力が低減できかつ低熱抵抗化を実現できるととも
に、良好な電気伝導特性を示す半導体装置が得られる効
果がある。
られたアモルファス半導体層と、該アモルファス半導体
層上に形成された金属膜とを備え、半導体素子を該アモ
ルファス半導体層及び金属膜を介してヒートシンク材上
に載置した構成とし、かつ上記金属膜に素子駆動用の電
流供給のための導線を接続し、これにより電流が流れる
経路と熱が流れる経路とを分けたので、半導体素子にか
がる応力が低減できかつ低熱抵抗化を実現できるととも
に、良好な電気伝導特性を示す半導体装置が得られる効
果がある。
さらに、本発明によれば、ヒートシンク材上に第１の金
属膜を形成し、該金属膜上にアモルファス半導体を形成
し、この後、該アモルファス半導体上に第２の金属膜を
介して半導体素子を載置し、上記半導体素子を上記ヒー
トシンクに押し付けるように加圧しつつ全体を加熱して
、上記第１．第２の金属膜と上記アモルファス半導体と
の境界に合金を形成することにより上記半導体素子をボ
ンディングするようにしたから、シンターとボンディン
グが一度にでき、工程が簡略化されるとともに信軌性の
高い半導体装置が得られる効果がある。
属膜を形成し、該金属膜上にアモルファス半導体を形成
し、この後、該アモルファス半導体上に第２の金属膜を
介して半導体素子を載置し、上記半導体素子を上記ヒー
トシンクに押し付けるように加圧しつつ全体を加熱して
、上記第１．第２の金属膜と上記アモルファス半導体と
の境界に合金を形成することにより上記半導体素子をボ
ンディングするようにしたから、シンターとボンディン
グが一度にでき、工程が簡略化されるとともに信軌性の
高い半導体装置が得られる効果がある。
さらに、本発明によれば、ヒートシンク材上に第１の金
属膜を形成し、該金属膜上にアモルファス半導体を形成
し続いて該アモルファス半導体上に第２の金属膜を形成
し、この後、該第２の金属膜上に半導体素子を載置し、
上記半導体素子を上記ヒートシンクに押し付けるように
加圧しつつ全体を加熱して、上記半導体素子をボンディ
ングするようにしたから、上記アモルファス半導体の酸
化を防止でき、電気特性の良好な半導体装置が得られる
効果がある。
属膜を形成し、該金属膜上にアモルファス半導体を形成
し続いて該アモルファス半導体上に第２の金属膜を形成
し、この後、該第２の金属膜上に半導体素子を載置し、
上記半導体素子を上記ヒートシンクに押し付けるように
加圧しつつ全体を加熱して、上記半導体素子をボンディ
ングするようにしたから、上記アモルファス半導体の酸
化を防止でき、電気特性の良好な半導体装置が得られる
効果がある。
第１図はこの発明の第１の実施例による半導体装置であ
る半導体レーザを示す斜視図、第２図は本発明の第２の
実施例による半導体装置である半導体レーザを示す斜視
図、第３図は第２図の実施例装置の製造方法を示す工程
別斜視図、第４図はこの発明の第３の実施例による半導
体装置である半導体レーザを示す斜視図、第５図は第４
図の実施例装置の製造方法を示す工程別斜視図、第６図
（ａ）は第２図の実施例装置の一定光出力時（ＩＷ２５
°Ｃ）の動作電流の時間変化を示す図、第６図℃）は半
導体レーザチップとヒートシンク材を直接会シリコンハ
ンダでボンディングした半導体レーザの一定光出力時（
ＩＷ、２５°Ｃ）の動作電流の時間変化を示す図、第７
図はこの発明の第４の実施例による半導体装置である半
導体レーザを示す斜視図、第８図は第７図の実施例装置
の製造方法を示す一工程図、第９図は第７図の実施例装
置のチップ固着部分を拡大した図、第１０図はこの発明
の第５の実施例による半導体装置である半導体レーザ及
びその製造方法を示す斜視図、第１１図は本発明の第６
の実施例による半導体装置である半導体レーザのヒート
シンク材に固着する前のレーザチップを示す図、第１２
図はこの発明の第７の実施例による半導体装置である半
導体レーザを示す斜視図、第１３図は第１２図の実施例
装置の製造方法を示す工程別斜視図、第１４図は従来の
半導体レーザ装置を示す斜視図である。 １はヒートシンク材、２はサブマウント、３はメツキ膜
、４はＰ側電極（又はｎ側電極）、５はｎ側電極（又は
Ｐ側電極）、６は半導体レーザチップ、７および７ａは
金線、８はアモルファス半導体、８ａはアモルファスシ
リコン又はアモルファスゲルマニウム、９．９ａ、９ｂ
は金属膜、１０．１１は合金膜、１２は電気伝導用金属
。 なお図中同一符号は同−又は相当部分を示す。
る半導体レーザを示す斜視図、第２図は本発明の第２の
実施例による半導体装置である半導体レーザを示す斜視
図、第３図は第２図の実施例装置の製造方法を示す工程
別斜視図、第４図はこの発明の第３の実施例による半導
体装置である半導体レーザを示す斜視図、第５図は第４
図の実施例装置の製造方法を示す工程別斜視図、第６図
（ａ）は第２図の実施例装置の一定光出力時（ＩＷ２５
°Ｃ）の動作電流の時間変化を示す図、第６図℃）は半
導体レーザチップとヒートシンク材を直接会シリコンハ
ンダでボンディングした半導体レーザの一定光出力時（
ＩＷ、２５°Ｃ）の動作電流の時間変化を示す図、第７
図はこの発明の第４の実施例による半導体装置である半
導体レーザを示す斜視図、第８図は第７図の実施例装置
の製造方法を示す一工程図、第９図は第７図の実施例装
置のチップ固着部分を拡大した図、第１０図はこの発明
の第５の実施例による半導体装置である半導体レーザ及
びその製造方法を示す斜視図、第１１図は本発明の第６
の実施例による半導体装置である半導体レーザのヒート
シンク材に固着する前のレーザチップを示す図、第１２
図はこの発明の第７の実施例による半導体装置である半
導体レーザを示す斜視図、第１３図は第１２図の実施例
装置の製造方法を示す工程別斜視図、第１４図は従来の
半導体レーザ装置を示す斜視図である。 １はヒートシンク材、２はサブマウント、３はメツキ膜
、４はＰ側電極（又はｎ側電極）、５はｎ側電極（又は
Ｐ側電極）、６は半導体レーザチップ、７および７ａは
金線、８はアモルファス半導体、８ａはアモルファスシ
リコン又はアモルファスゲルマニウム、９．９ａ、９ｂ
は金属膜、１０．１１は合金膜、１２は電気伝導用金属
。 なお図中同一符号は同−又は相当部分を示す。
Claims (6)
- （１）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置において、 上記ヒートシンク材上に設けられたアモルファス半導体
層を備え、 上記半導体素子は該アモルファス半導体層を介して上記
ヒートシンク材上に載置されていることを特徴とする半
導体装置。 - （２）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置において、 上記ヒートシンク材上に第１の金属膜を介して設けられ
たアモルファスシリコンあるいはアモルファスゲルマニ
ウムからなるアモルファス半導体層を備え、 上記半導体素子は該アモルファス半導体層上に第２の金
属膜を介してボンディングされ、 上記第１、第２の金属膜と前記アモルファス半導体の境
界はオーミック接触になっていることを特徴とする半導
体装置。 - （３）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置において、 上記ヒートシンク材上の上記半導体素子が載置される領
域部分のみに設けられたアモルファス半導体層と、 該アモルファス半導体層上及び上記ヒートシンク材上に
設けられた上記アモルファス半導体層よりも電気抵抗の
低い金属膜とを備え、 上記半導体素子は上記アモルファス半導体層及び上記金
属膜を介して上記ヒートシンク材上に載置されているこ
とを特徴とする半導体装置。 - （４）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置において、 上記ヒートシンク材上全面に設けられたアモルファス半
導体層と、 該アモルファス半導体層上に設けられた金属膜とを備え
、 上記半導体素子は上記アモルファス半導体層及び上記金
属膜を介して上記ヒートシンク材上に載置されているこ
とを特徴とする半導体装置。 - （５）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置を製造する方
法において、 上記ヒートシンク材上に第１の金属膜を形成する工程と
、 該金属膜上にアモルファス半導体を形成する工程と、 該アモルファス半導体上に第２の金属膜を介して上記半
導体素子を載置し、上記半導体素子を上記ヒートシンク
に押し付けるように加圧しつつ全体を加熱して、上記第
１、第２の金属膜と上記アモルファス半導体との境界に
合金を形成することにより上記半導体素子をボンディン
グする工程とを含むことを特徴とする半導体装置の製造
方法。 - （６）半導体素子と、該半導体素子で発生する熱を放熱
するヒートシンク材とを有する半導体装置を製造する方
法において、 上記ヒートシンク材上に第１の金属膜を形成する工程と
、 該金属膜上にアモルファス半導体を形成し、続いて該ア
モルファス半導体上に第２の金属膜を形成する工程と、 該第２の金属膜上に上記半導体素子を載置し、上記半導
体素子を上記ヒートシンクに押し付けるように加圧しつ
つ全体を加熱して、上記半導体素子をボンディングする
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147761A JP2726141B2 (ja) | 1990-06-05 | 1990-06-05 | 半導体装置およびその製造方法 |
| DE69118750T DE69118750T2 (de) | 1990-06-05 | 1991-01-25 | Halbleiteranordnung mit einer Wärmesenke |
| EP91300584A EP0460785B1 (en) | 1990-06-05 | 1991-01-25 | Semiconductor device having a heat sink |
| US07/649,062 US5247203A (en) | 1990-06-05 | 1991-02-01 | Semiconductor device mounted on a heat sink with an intervening amorphous semiconductor material |
| US08/065,761 US5332695A (en) | 1990-06-05 | 1993-05-24 | Method of manufacturing semi conductor device mounted on a heat sink |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2147761A JP2726141B2 (ja) | 1990-06-05 | 1990-06-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0439956A true JPH0439956A (ja) | 1992-02-10 |
| JP2726141B2 JP2726141B2 (ja) | 1998-03-11 |
Family
ID=15437570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2147761A Expired - Lifetime JP2726141B2 (ja) | 1990-06-05 | 1990-06-05 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5247203A (ja) |
| EP (1) | EP0460785B1 (ja) |
| JP (1) | JP2726141B2 (ja) |
| DE (1) | DE69118750T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293287A (ja) * | 1991-03-22 | 1992-10-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
| US6351109B1 (en) | 1999-02-26 | 2002-02-26 | Sharp Kabushiki Kaisha | Integrated circuit |
| JP2015018843A (ja) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | 電力用半導体装置の製造方法および電力用半導体装置 |
| JP2019036566A (ja) * | 2017-08-10 | 2019-03-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG59997A1 (en) * | 1995-06-07 | 1999-02-22 | Ibm | Apparatus and process for improved die adhesion to organic chip carries |
| US5792677A (en) * | 1997-01-16 | 1998-08-11 | Ford Motor Company | Embedded metal planes for thermal management |
| US6084775A (en) * | 1998-12-09 | 2000-07-04 | International Business Machines Corporation | Heatsink and package structures with fusible release layer |
| US6273322B1 (en) * | 1999-05-12 | 2001-08-14 | Aichi Steel Corporation | Productive method of amorphous metal-metal jointed parts and amorphous metal-metal jointed parts |
| US6486499B1 (en) * | 1999-12-22 | 2002-11-26 | Lumileds Lighting U.S., Llc | III-nitride light-emitting device with increased light generating capability |
| JP4514376B2 (ja) * | 2001-09-27 | 2010-07-28 | シャープ株式会社 | 窒化物半導体レーザ装置 |
| US6449158B1 (en) * | 2001-12-20 | 2002-09-10 | Motorola, Inc. | Method and apparatus for securing an electronic power device to a heat spreader |
| US6749105B2 (en) * | 2002-03-21 | 2004-06-15 | Motorola, Inc. | Method and apparatus for securing a metallic substrate to a metallic housing |
| JP4430112B2 (ja) * | 2007-03-28 | 2010-03-10 | 古河電気工業株式会社 | 熱伝導膜、熱伝導膜を備える半導体デバイスおよび電子機器 |
| US7816155B2 (en) * | 2007-07-06 | 2010-10-19 | Jds Uniphase Corporation | Mounted semiconductor device and a method for making the same |
| EP2769408A1 (en) * | 2011-10-20 | 2014-08-27 | Crucible Intellectual Property, LLC | Bulk amorphous alloy heat sink |
| DE102018101453A1 (de) * | 2018-01-23 | 2019-07-25 | Borgwarner Ludwigsburg Gmbh | Heizvorrichtung und Verfahren zum Herstellung eines Heizstabes |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628641U (ja) * | 1985-06-28 | 1987-01-19 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698662A (en) * | 1985-02-05 | 1987-10-06 | Gould Inc. | Multichip thin film module |
| GB2194388A (en) * | 1986-08-20 | 1988-03-02 | Plessey Co Plc | Integrated circuit devices |
| DE3851735T2 (de) * | 1987-08-20 | 1995-03-16 | Canon Kk | Hybrid-Substrat. |
| JP2539878B2 (ja) * | 1988-02-12 | 1996-10-02 | 三菱電機株式会社 | レ―ザプリンタ用半導体レ―ザ装置の駆動方法 |
| JPH0750813B2 (ja) * | 1988-05-23 | 1995-05-31 | 三菱電機株式会社 | 半導体レーザ素子用サブマウント |
| US4861426A (en) * | 1989-01-23 | 1989-08-29 | The United States Of America As Represented By The Secretary Of The Army | Method of making a millimeter wave monolithic integrated circuit |
| US5031029A (en) * | 1990-04-04 | 1991-07-09 | International Business Machines Corporation | Copper device and use thereof with semiconductor devices |
-
1990
- 1990-06-05 JP JP2147761A patent/JP2726141B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-25 EP EP91300584A patent/EP0460785B1/en not_active Expired - Lifetime
- 1991-01-25 DE DE69118750T patent/DE69118750T2/de not_active Expired - Fee Related
- 1991-02-01 US US07/649,062 patent/US5247203A/en not_active Expired - Fee Related
-
1993
- 1993-05-24 US US08/065,761 patent/US5332695A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628641U (ja) * | 1985-06-28 | 1987-01-19 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293287A (ja) * | 1991-03-22 | 1992-10-16 | Sanyo Electric Co Ltd | 半導体レーザ装置 |
| US6351109B1 (en) | 1999-02-26 | 2002-02-26 | Sharp Kabushiki Kaisha | Integrated circuit |
| JP2015018843A (ja) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | 電力用半導体装置の製造方法および電力用半導体装置 |
| JP2019036566A (ja) * | 2017-08-10 | 2019-03-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US10483185B2 (en) | 2017-08-10 | 2019-11-19 | Fujitsu Limited | Semiconductor device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118750D1 (de) | 1996-05-23 |
| US5332695A (en) | 1994-07-26 |
| DE69118750T2 (de) | 1996-09-05 |
| EP0460785B1 (en) | 1996-04-17 |
| JP2726141B2 (ja) | 1998-03-11 |
| EP0460785A1 (en) | 1991-12-11 |
| US5247203A (en) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0439956A (ja) | 半導体装置およびその製造方法 | |
| US4360965A (en) | Method of mounting a semiconductor laser device | |
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| JP4822155B2 (ja) | サブマウント及びその製造方法 | |
| JP4072093B2 (ja) | 半導体レーザモジュール | |
| JP4908982B2 (ja) | 半導体レーザ素子 | |
| JPH0637403A (ja) | 半導体レーザ装置 | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH02116186A (ja) | 半導体レーザ | |
| JP2529397B2 (ja) | チップ部品載置用電極 | |
| JPH01138777A (ja) | 光半導体素子用サブマウント | |
| JPS60261185A (ja) | 半導体レ−ザの実装方法 | |
| JPS58201388A (ja) | 半導体装置 | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| JPH0846289A (ja) | 半導体レーザの製造方法 | |
| JPH02244689A (ja) | 半導体レーザ素子放熱体のサブマウントの製造方法 | |
| JPS60110127A (ja) | 積層金属電極を有する半導体装置 | |
| KR100351836B1 (ko) | 서브-마운트 및 그를 이용한 레이저 다이오드 조립 방법 | |
| WO2024042023A1 (en) | Electronic structure and method for the production thereof | |
| JPS60113954A (ja) | 半導体基板とヒ−トシンクとの固着方法 | |
| JPH05243636A (ja) | 磁電変換素子 | |
| JPH0888197A (ja) | ２−６族化合物半導体用電極 | |
| JPS615593A (ja) | 発光電子装置およびその製造方法 | |
| JPH0777245B2 (ja) | チップ部品載置用電極 | |
| JPS623590B2 (ja) |